JP4813204B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP4813204B2 JP4813204B2 JP2006039380A JP2006039380A JP4813204B2 JP 4813204 B2 JP4813204 B2 JP 4813204B2 JP 2006039380 A JP2006039380 A JP 2006039380A JP 2006039380 A JP2006039380 A JP 2006039380A JP 4813204 B2 JP4813204 B2 JP 4813204B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- interlayer connection
- hole
- forming
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
フレキシブルな内層コア基板に外層ビルドアップ層を積層し、層間接続孔により接続した多層回路基板の製造方法において、
a)可撓性絶縁ベース材の両面に銅箔を有する、両面銅張積層板を用意し、スルーホールを形成する工程、
b)前記スルーホールとその周辺部、および後工程で形成されるビアホールの底部に位置する回路基板の層間接続部に部分めっきする工程、
c)前記両面銅張積層板における銅箔をフォトファブリケーション手法によって処理して配線パターンを形成し、かつ前記層間接続部に前記配線パターンの厚みよりも厚い受けランドを形成する工程、
d)平滑性のある熱盤を持ったプレス装置でカバーレイを貼り付け、内層コア基板を製造する工程、
e)片面型銅張積層板における前記層間接続孔を形成する部位に、穿孔用の開口を形成した前記外層ビルドアップ層のベース絶縁樹脂側を前記内層コア基板に対向させ、接着材を介して前記内層コア基板に積層して積層回路基材を形成する工程、
f)前記積層回路基材に対し、前記開口を用いたレーザ加工により穿孔し、前記受けランドに達する有底の層間接続孔を形成する工程、および
g)前記層間接続孔に対し導電化処理および電解めっきを行ってビアホールを形成する工程、
をそなえたことを特徴とする多層回路基板の製造方法、
を提供するものである。
そして、本発明により製造される多層回路基板は、ビアホールの受けランドのめっきを厚付けしているため、この受けランドを底面として利用するビアホールの深さを浅くして壁面が短縮されたビアホールを形成できる。この結果、壁面へのめっき皮膜の電着が容易となり構成部材の熱膨張の影響を受け難くなる。
これにより、歩留まりの向上や信頼性を確保するのに必要なめっき厚の低減が図れて、微細な配線パターンを外層に歩留まり良く形成することができ、回路基板の高密度実装化ができる。
2,3 銅箔
4 層間接続孔
5 受けランド形成部
6 部分めっき用レジスト層
7 電解めっき皮膜
8 スルーホールランド
9 配線パターン
10 受けランド部
11 ポリイミドフィルム
12 接着材
13 カバーレイ
14 両面コア基板
15 可撓性絶縁ベース材
16 開口
17 コンフォーマルマスク
18 接着剤
19 層間接続孔
20 電解めっき皮膜
21 外層のパターン
22 可撓性ケーブル部
Claims (1)
- フレキシブルな内層コア基板に外層ビルドアップ層を積層し、層間接続孔により接続した多層回路基板の製造方法において、
a)可撓性絶縁ベース材の両面に銅箔を有する、両面銅張積層板を用意し、スルーホールを形成する工程、
b)前記スルーホールとその周辺部、および後工程で形成されるビアホールの底部に位置する回路基板の層間接続部に部分めっきする工程、
c)前記両面銅張積層板における銅箔をフォトファブリケーション手法によって処理して配線パターンを形成し、かつ前記層間接続部に前記配線パターンの厚みよりも厚い受けランドを形成する工程、
d)平滑性のある熱盤を持ったプレス装置でカバーレイを貼り付け、内層コア基板を製造する工程、
e)片面型銅張積層板における前記層間接続孔を形成する部位に、穿孔用の開口を形成した前記外層ビルドアップ層のベース絶縁樹脂側を前記内層コア基板に対向させ、接着材を介して前記内層コア基板に積層して積層回路基材を形成する工程、
f)前記積層回路基材に対し、前記開口を用いたレーザ加工により穿孔し、前記受けランドに達する有底の層間接続孔を形成する工程、および
g)前記層間接続孔に対し導電化処理および電解めっきを行ってビアホールを形成する工程、
をそなえたことを特徴とする多層回路基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039380A JP4813204B2 (ja) | 2006-02-16 | 2006-02-16 | 多層回路基板の製造方法 |
TW095141333A TWI391063B (zh) | 2006-02-16 | 2006-11-08 | Multilayer circuit board and manufacturing method thereof |
KR1020060111952A KR101170764B1 (ko) | 2006-02-16 | 2006-11-14 | 다층 회로기판 제조방법 |
CN200610166785A CN100594758C (zh) | 2006-02-16 | 2006-11-30 | 多层电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039380A JP4813204B2 (ja) | 2006-02-16 | 2006-02-16 | 多層回路基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007220893A JP2007220893A (ja) | 2007-08-30 |
JP2007220893A5 JP2007220893A5 (ja) | 2011-03-17 |
JP4813204B2 true JP4813204B2 (ja) | 2011-11-09 |
Family
ID=38497840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039380A Active JP4813204B2 (ja) | 2006-02-16 | 2006-02-16 | 多層回路基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4813204B2 (ja) |
KR (1) | KR101170764B1 (ja) |
CN (1) | CN100594758C (ja) |
TW (1) | TWI391063B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101946989B1 (ko) * | 2011-12-09 | 2019-02-12 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101390696B1 (ko) * | 2012-11-27 | 2014-04-30 | 대덕지디에스 주식회사 | 인쇄회로기판 및 그 제조방법 |
CN106163141A (zh) * | 2016-07-08 | 2016-11-23 | 台山市精诚达电路有限公司 | 四层fpc的制作方法 |
JP7381323B2 (ja) * | 2019-12-17 | 2023-11-15 | 日東電工株式会社 | 両面配線回路基板の製造方法および両面配線回路基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246724A (ja) * | 1996-03-04 | 1997-09-19 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JPH11150370A (ja) * | 1997-11-18 | 1999-06-02 | Kyocera Corp | 多層配線基板 |
JP2004228446A (ja) * | 2003-01-24 | 2004-08-12 | Nec Corp | プリント基板 |
-
2006
- 2006-02-16 JP JP2006039380A patent/JP4813204B2/ja active Active
- 2006-11-08 TW TW095141333A patent/TWI391063B/zh active
- 2006-11-14 KR KR1020060111952A patent/KR101170764B1/ko active IP Right Grant
- 2006-11-30 CN CN200610166785A patent/CN100594758C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007220893A (ja) | 2007-08-30 |
CN101022697A (zh) | 2007-08-22 |
TWI391063B (zh) | 2013-03-21 |
TW200742523A (en) | 2007-11-01 |
CN100594758C (zh) | 2010-03-17 |
KR101170764B1 (ko) | 2012-08-03 |
KR20070082492A (ko) | 2007-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4527045B2 (ja) | ケーブル部を有する多層配線基板の製造方法 | |
JP5198105B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
JP5165265B2 (ja) | 多層プリント配線板の製造方法 | |
JP5313202B2 (ja) | ビルドアップ型多層プリント配線板及びその製造方法 | |
JP2008016482A (ja) | 多層プリント配線板の製造方法 | |
JP2009260204A (ja) | プリント基板およびその製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
JP5073395B2 (ja) | 多層プリント配線板の製造方法 | |
TWI500366B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
JP5485299B2 (ja) | 多層プリント配線板の製造方法 | |
JP4857433B2 (ja) | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 | |
JP4813204B2 (ja) | 多層回路基板の製造方法 | |
KR20080101762A (ko) | 다층 프린트 배선판의 제조방법 및 그 배선판 | |
JP4602783B2 (ja) | リジッドフレックスビルドアップ配線板の製造方法 | |
JP2007287721A (ja) | ケーブル部を有する多層回路基板およびその製造方法 | |
JP2006287007A (ja) | 多層プリント配線板とその製造方法 | |
JP2007335631A (ja) | 積層配線板の製造方法 | |
JP2005109299A (ja) | 多層配線板およびその製造方法 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
JP2921504B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP5000742B2 (ja) | ケーブル部を有する多層配線基板の製造方法 | |
JP4397793B2 (ja) | 回路基板およびその製造方法 | |
TWI441586B (zh) | 多層電路板之製作方法 | |
JP2005109298A (ja) | 多層配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4813204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |