JP4813204B2 - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP4813204B2
JP4813204B2 JP2006039380A JP2006039380A JP4813204B2 JP 4813204 B2 JP4813204 B2 JP 4813204B2 JP 2006039380 A JP2006039380 A JP 2006039380A JP 2006039380 A JP2006039380 A JP 2006039380A JP 4813204 B2 JP4813204 B2 JP 4813204B2
Authority
JP
Japan
Prior art keywords
circuit board
interlayer connection
hole
forming
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006039380A
Other languages
English (en)
Other versions
JP2007220893A (ja
JP2007220893A5 (ja
Inventor
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2006039380A priority Critical patent/JP4813204B2/ja
Priority to TW095141333A priority patent/TWI391063B/zh
Priority to KR1020060111952A priority patent/KR101170764B1/ko
Priority to CN200610166785A priority patent/CN100594758C/zh
Publication of JP2007220893A publication Critical patent/JP2007220893A/ja
Publication of JP2007220893A5 publication Critical patent/JP2007220893A5/ja
Application granted granted Critical
Publication of JP4813204B2 publication Critical patent/JP4813204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Description

本発明は、ビルドアップ型多層回路基板およびその製造方法に係わり、特にビルドアップ層の配線パターンを微細化する多層回路基板およびその製造方法に関する。
近年、電子機器の小型化および高機能化は益々促進されてきており、そのために回路基板に対する高密度化の要求が高まってきている。
そこで、高密度実装を実現するため、両面あるいは多層フレキシブル回路基板をコア基板として、1〜2層程度のビルドアップ層を両面あるいは片面に有するビルドアップ型多層フレキシブル回路基板も実用化されている(特許文献1)。
しかしながら、上述のビルドアップ型多層フレキシブル回路基板には、高密度実装を必ずしも容易に行えない問題がある。すなわち、ビルドアップ層と内層の両面コア基板を電気的に接続する有底型の導通部、いわゆるビアホールで内層コア基板の回路と最外層の回路を電気的に接続する際に、ビアホールの深さが深くなるにつれて、各構成部材の厚み方向の熱膨張によるビア導通部が破壊されたり、めっき皮膜形成工程でめっき液が底部で滞留し易くなったりして、厚みを十分に得られないことがある。
そこで、電気的信頼性を確保するために、ビアホール壁面のめっき厚を厚くすることになり最外層導体層の厚さが厚くなってしまい、微細回路の形成が困難なものとなり、高密度実装の要求を満たすことが困難となる。
図5は、従来の多層回路基板の製造方法を示す断面工程図であって、先ず、図5(1)に示すように、ポリイミド等の可撓性絶縁ベース材151(ここでは、厚さ25μmのポリイミド)の両面に厚さ8μmの銅箔152,153を有する、いわゆる両面銅張積層板に対し、層間接続孔154をNCドリル等で形成すると共に、層間接続孔154とその周辺部を除いて、部分めっき用レジスト層155を形成する。
次に図5(2)に示すように、層間接続孔154に対し、導電化処理とそれに続く電解メッキ処理により、10μm程度の電解めっき皮膜156を形成して層間接続路を完成する。ここまでの工程で貫通型の導通部であるスルーホールが形成される。このように、両面の導通部にのみめっき皮膜を形成し、配線パターンを形成する領域の銅箔上にはめっき皮膜を形成しない構成は、配線パターンのための導電層を薄く構成できることから、微細回路を形成するのに好適である。
次いで、図5(3)に示すように、両面の配線パターンをフォトファブリケーション手法により形成するためのレジスト層の形成、露光、現像、エッチング、レジスト層剥離等の一連の工程によって、スルーホールランド157を含む配線パターン158を形成する。
続いて、図5(4)に示すように、例えば12μm厚のポリイミドフィルム160を厚さ20μmのアクリル・エポキシ等の接着材159を用いて、接着して、カバーレイ161を形成する。
両面にカバーレイ161を接着するには、回路間隙や、層間接続孔への気泡の混入を防止するべく、真空プレス、真空ラミネータ等を用いて接着される。
ここまでの工程で、両面型のコア基板162を得る。
この後、図6(5)に示すように、ポリイミド等の可撓性絶縁ベース材163(ここでは厚さ25μmのポリイミド)の片面に厚さ12μmの銅箔を有する、いわゆる片面銅張積層板の銅箔に対し、レーザ加工によって樹脂を除去して有底の層間接続孔を形成するための開口164を、レジスト層の形成、露光、現像、エッチング、レジスト層の剥離等の一連の工程によるフォトファブリケーション手法にて形成して、レーザの遮光用コンフォーマルマスク165とすると共に、両面コア基板162にビルドアップするための接着材166により、両面コア基板162に積層接着する。接着剤166としては、ローフロータイプのプリプレグ、ボンディングシート等の流れ出しの少ないものが好ましい。
次に図6(6)に示すように、上記工程で作製したコンフォーマルマスク165を用い、レーザ加工を行い、層間接続孔167を形成する。レーザ加工法は、UV-YAGレーザ、炭酸レーザ、エキシマレーザ等を選択可能である。
次いで、図6(7)に示すように、導電化処理とそれに続く電解メッキ処理により、層間接続のための25〜30μm程度の厚みを有する電解めっき皮膜168の形成を行い、有底のビアホールによる層間接続路を形成する。
続いて、図7(8)に示すように、外層のパターン169を通常のフォトファブリケーション手法により形成する。この後、必要に応じてフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで多層回路基板を得る。
上述のように、25〜30μm程度の電解めっきを12μm厚の銅箔上に行うと、外層の総導体厚は37〜42μmになり、回路ピッチ100μmの微細パターンを歩留まりよく形成することは困難であるため、高密度実装の要求を満足することができない。
特開2004-200260号公報
このように、従来の手法では、ビルドアップ層と内層の両面コア基板を電気的に接続するビアホールの接続信頼性を確保するために必要なビルドアップ層のビアホールめっき厚が厚くなり、微細回路の形成が困難なものとなり、高密度実装の要求を満足することができない。このため、高密度実装が可能な多層回路基板を安価かつ安定的に製造する方法の出現が望まれている。
本発明は上述の点を考慮してなされたもので、微細で高密度実装が可能な回路を形成し得る多層回路基板を提供するとともに、そのような多層回路基板を安価かつ安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本発明では、
フレキシブルな内層コア基板に外層ビルドアップ層を積層し、層間接続孔により接続した多層回路基板の製造方法において、
a)可撓性絶縁ベース材の両面に銅箔を有する、両面銅張積層板を用意し、スルーホールを形成する工程、
b)前記スルーホールとその周辺部、および後工程で形成されるビアホールの底部に位置する回路基板の層間接続部部分めっきする工程、
c)前記両面銅張積層板における銅箔をフォトファブリケーション手法によって処理して配線パターンを形成し、かつ前記層間接続部に前記配線パターンの厚みよりも厚い受けランドを形成する工程、
d)平滑性のある熱盤を持ったプレス装置でカバーレイを貼り付け、内層コア基板を製造する工程、
e)片面型銅張積層板における前記層間接続孔を形成する部位に、穿孔用の開口を形成した前記外層ビルドアップ層のベース絶縁樹脂側を前記内層コア基板に対向させ、接着材を介して前記内層コア基板に積層して積層回路基材を形成する工程、
f)前記積層回路基材に対し、前記開口を用いたレーザ加工により穿孔し、前記受けランドに達する有底の層間接続孔を形成する工程、および
g)前記層間接続孔に対し導電化処理および電解めっきを行ってビアホールを形成する工程、
をそなえたことを特徴とする多層回路基板の製造方法、
を提供するものである。
これらの特徴により、本発明は次のような効果を奏する。
本発明の製造方法によれば、部分厚めっきした受けランドを有する内層コア基板を形成し、穿孔用の開口を形成した外層ビルドアップ基板を形成して内層コア基板に外層ビルドアップ基板を積層し、受けランドおよび穿孔用の開口を用いて層間接続を行うようにしたため、従来の製造方法では困難であった高密度実装が可能な多層回路基板を安価かつ安定的に製造することができる。
そして、本発明により製造される多層回路基板は、ビアホールの受けランドのめっきを厚付けしているため、この受けランドを底面として利用するビアホールの深さを浅くして壁面が短縮されたビアホールを形成できる。この結果、壁面へのめっき皮膜の電着が容易となり構成部材の熱膨張の影響を受け難くなる。
これにより、歩留まりの向上や信頼性を確保するのに必要なめっき厚の低減が図れて、微細な配線パターンを外層に歩留まり良く形成することができ、回路基板の高密度実装化ができる。
以下、添付図面を参照して本発明の実施形態を説明する。
実施形態1
図1は、本発明の実施形態1による多層回路基板の構造を示す概念的な断面構成図である。この実施形態1は、内層の両面コア基板14に対して、片面の外層回路基板を積層し、内層回路とビルドアップした外層回路基板の回路を、有底のビアホールで接合する構成である。
この多層回路基板では、内層回路基板および外層回路基板が可撓性を有するフレキシブル回路基板用の素材を用いており、フレキシブルな内層の両面基板の一部が多層部の外部に伸張してケーブル部を構成するフレキシブル多層回路基板となっている。
そして、この実施形態1の特徴は、内層回路基板の回路と外層回路基板の回路とを電気的に接続するビアホールの受けランド部10に、電解メッキ皮膜7が形成されている点にある。
図2は、本発明の実施形態1による多層回路基板の製造方法を示す断面工程図である。この実施形態1では、図1に示したフレキシブル多層回路基板を構造例として取り上げて説明する。
まず、ポリイミド等の可撓性絶縁ベース材1(ここでは厚さ25μmのポリイミド)の図示上下両面に、厚さ8μmの銅箔2および3を有する、いわゆる両面銅張積層板を用意する。このときの銅箔は、屈曲性に優れる圧延銅箔あるいは特殊電解銅箔が好ましい。
続いて図2(1)に示すように、この両面銅張積層板に対し、層間接続孔4をNCドリル等で形成する。さらに、層間接続孔4とその周辺部、および後工程で形成される層間接続用孔の底部に位置するビアホール受けランド形成部5を除いて、部分めっき用レジスト層6を形成する。
次に図2(2)に示すように、層間接続孔4および受けランド形成部5に対し、導電化処理とそれに続く電解メッキ処理により、10μm程度の電解めっき皮膜7を形成して層間接続孔とする。この際、受けランド部5の導体厚を厚く構成する。ここまでの工程で、貫通型の導通部であるスルーホールが形成される。
次いで、両面の配線パターンをフォトファブリケーション手法によって形成するためのレジスト層の形成、露光、現像、エッチング、レジスト層剥離等の一連の工程を施し、図2(3)に示すスルーホールランド8を含む配線パターン9および受けランド部10を形成する。
続いて、図2(4)に示すように、例えば12μm厚のポリイミドフィルム11を厚さ20μmのアクリル・エポキシ等の接着材12を用いて接着することにより、カバーレイ13を形成する。このカバーレイ13を形成する際、例えば平板プレス等の平行度、平滑性のある熱盤を持ったプレス装置で貼り付ける。
ここで、平板プレス等を用いる理由は、導体厚みの異なる場所でもカバーレイ表面が平滑に処理される必要があるからである。また、鏡面処理されたステンレス板等を中間板として用いても同様の効果が得られる。
さらに、逐次ラミネート工程を適用する場合には、最初のラミネートを接着剤の流動性がなくならない温度で、真空ラミネータ等の充填性の良い装置で行い、続いて上述の平板プレス等を用いる方法も採用できる。ここまでの工程で、多層回路基板のコア基板となる両面コア基板14を得る。
この後、図3(5)に示すように、片面銅張積層板の銅箔に開口16を形成してコンフォーマルマスク17とし、両面コア基板14の図示上下両面に積層する。
すなわち、ポリイミド等の可撓性絶縁ベース材15(ここでは厚さ25μmのポリイミド)の片面に厚さ12μmの銅箔を有する、いわゆる片面銅張積層板の銅箔に対し、レーザ加工によって樹脂を除去して有底の層間接続孔を形成するための開口16を、レジスト層の形成、露光、現像、エッチング、レジスト層の剥離等の一連の工程によるフォトファブリケーション手法にて形成して、レーザの遮光用コンフォーマルマスク17とする。これと共に、両面コア基板14にビルドアップするための接着材18により、両面コア基板14に積層接着する。接着剤18としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。
次に図3(6)に示すように、上記工程で作製したコンフォーマルマスク17を用いてレーザ加工を行い、層間接続孔19を形成する。レーザ加工法は、UV-YAGレーザ、炭酸レーザ、エキシマレーザ等を選択して実施することができる。
次いで、図4(7)に示すように、導電化処理とそれに続く電解メッキ処理により、層間接続のための25〜30μm程度の厚みを有する電解めっき皮膜20の形成を行い、有底のビアホール層間接続路とする。
続いて、図4(8)に示すように、外層のパターン21を通常のフォトファブリケーション手法により形成する。この後、必要に応じてフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで、多層回路基板を得る。
上記製造方法によれば、層間接続孔の受けランド部10にめっき皮膜7が形成されているため、層間接続孔19の深さが、従来の構造に比べて10μm程度浅くなり、層間接続孔19に対するビアホールの壁面めっき皮膜の電着容易性の向上が図れること、構成部材の熱膨張の影響を受け難いこと等の有利な構造となる。このため、歩留まりの向上や信頼性を確保するのに必要なめっき厚の低減が図れる。
また、この受けランド部10にもめっきを付けている構造は、層間接続孔を形成するためのレーザ加工時の熱ダメージを緩和する効果も有する。
更に、層間接続孔を、NCドリルを用いた非貫通加工により形成すれば、従来工法では深さ方向に高い加工精度が要求され作業が難しかったのに比べ、加工マージンを増やす効果もある。このことから、設計仕様によっては、レーザ加工よりも、さらに安価なNCドリルによる非貫通加工を選択することも可能となる。
実施形態1では、めっきの厚付けにより、層間接続孔の深さを浅くする手法を選択したが、受けランドに導電性のペースト・インキ等を印刷する等の手法も選択できる。
なお、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、予めレーザのビーム径よりも大きく銅マスクを開口しておき、そこへレーザ加工を行うラージウインドウ法も適用可能である。
さらに、銅箔と樹脂とを直接レーザ光で貫通させるダイレクトレーザ法も適用可能である。加えて、上記コンフォーマルマスクを用いた加工とラージウインドウ法、ダイレクトレーザ法とを組み合わせてもよい。なお、ダイレクトレーザ法を用いる場合、実施形態1のように銅箔の厚さは20μm以下であることが好ましい。
他の実施形態
図2ないし図4に示した多層回路基板は、コア基板を可撓性回路基板とし、その一部を可撓性ケーブル部22として、多層の部品実装部から伸張する構成のフレキシブル多層回路基板としてあるが、コア基板が可撓性ケーブルを構成しない多層回路基板であってもまた、同様である。
また、多層回路基板は、コア基板の両面ではなく片面だけに外層ビルドアップ層を積層する構成としてもよい。
本発明の実施形態1による多層回路基板の構造を示す断面図。 本発明の実施形態1による多層回路基板の製造方法を示す断面工程図。 本発明の実施形態1による多層回路基板の製造方法を示す断面工程図。 本発明の実施形態1による多層回路基板の製造方法を示す断面工程図。 従来工法による多層回路基板の製造方法を示す断面工程図。 従来工法による多層回路基板の製造方法を示す断面工程図。 従来工法による多層回路基板の製造方法を示す断面工程図。
符号の説明
1 可撓性絶縁ベース材
2,3 銅箔
4 層間接続孔
5 受けランド形成部
6 部分めっき用レジスト層
7 電解めっき皮膜
8 スルーホールランド
9 配線パターン
10 受けランド部
11 ポリイミドフィルム
12 接着材
13 カバーレイ
14 両面コア基板
15 可撓性絶縁ベース材
16 開口
17 コンフォーマルマスク
18 接着剤
19 層間接続孔
20 電解めっき皮膜
21 外層のパターン
22 可撓性ケーブル部

Claims (1)

  1. フレキシブルな内層コア基板に外層ビルドアップ層を積層し、層間接続孔により接続した多層回路基板の製造方法において、
    a)可撓性絶縁ベース材の両面に銅箔を有する、両面銅張積層板を用意し、スルーホールを形成する工程、
    b)前記スルーホールとその周辺部、および後工程で形成されるビアホールの底部に位置する回路基板の層間接続部部分めっきする工程、
    c)前記両面銅張積層板における銅箔をフォトファブリケーション手法によって処理して配線パターンを形成し、かつ前記層間接続部に前記配線パターンの厚みよりも厚い受けランドを形成する工程、
    d)平滑性のある熱盤を持ったプレス装置でカバーレイを貼り付け、内層コア基板を製造する工程、
    e)片面型銅張積層板における前記層間接続孔を形成する部位に、穿孔用の開口を形成した前記外層ビルドアップ層のベース絶縁樹脂側を前記内層コア基板に対向させ、接着材を介して前記内層コア基板に積層して積層回路基材を形成する工程、
    f)前記積層回路基材に対し、前記開口を用いたレーザ加工により穿孔し、前記受けランドに達する有底の層間接続孔を形成する工程、および
    g)前記層間接続孔に対し導電化処理および電解めっきを行ってビアホールを形成する工程、
    をそなえたことを特徴とする多層回路基板の製造方法。
JP2006039380A 2006-02-16 2006-02-16 多層回路基板の製造方法 Active JP4813204B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006039380A JP4813204B2 (ja) 2006-02-16 2006-02-16 多層回路基板の製造方法
TW095141333A TWI391063B (zh) 2006-02-16 2006-11-08 Multilayer circuit board and manufacturing method thereof
KR1020060111952A KR101170764B1 (ko) 2006-02-16 2006-11-14 다층 회로기판 제조방법
CN200610166785A CN100594758C (zh) 2006-02-16 2006-11-30 多层电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039380A JP4813204B2 (ja) 2006-02-16 2006-02-16 多層回路基板の製造方法

Publications (3)

Publication Number Publication Date
JP2007220893A JP2007220893A (ja) 2007-08-30
JP2007220893A5 JP2007220893A5 (ja) 2011-03-17
JP4813204B2 true JP4813204B2 (ja) 2011-11-09

Family

ID=38497840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039380A Active JP4813204B2 (ja) 2006-02-16 2006-02-16 多層回路基板の製造方法

Country Status (4)

Country Link
JP (1) JP4813204B2 (ja)
KR (1) KR101170764B1 (ja)
CN (1) CN100594758C (ja)
TW (1) TWI391063B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946989B1 (ko) * 2011-12-09 2019-02-12 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101390696B1 (ko) * 2012-11-27 2014-04-30 대덕지디에스 주식회사 인쇄회로기판 및 그 제조방법
CN106163141A (zh) * 2016-07-08 2016-11-23 台山市精诚达电路有限公司 四层fpc的制作方法
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH11150370A (ja) * 1997-11-18 1999-06-02 Kyocera Corp 多層配線基板
JP2004228446A (ja) * 2003-01-24 2004-08-12 Nec Corp プリント基板

Also Published As

Publication number Publication date
TW200742523A (en) 2007-11-01
KR20070082492A (ko) 2007-08-21
TWI391063B (zh) 2013-03-21
JP2007220893A (ja) 2007-08-30
KR101170764B1 (ko) 2012-08-03
CN100594758C (zh) 2010-03-17
CN101022697A (zh) 2007-08-22

Similar Documents

Publication Publication Date Title
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP5198105B2 (ja) 多層フレキシブルプリント配線板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP5165265B2 (ja) 多層プリント配線板の製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
JP2008016482A (ja) 多層プリント配線板の製造方法
JP2009260204A (ja) プリント基板およびその製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP5073395B2 (ja) 多層プリント配線板の製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP4813204B2 (ja) 多層回路基板の製造方法
KR20080101762A (ko) 다층 프린트 배선판의 제조방법 및 그 배선판
JP4602783B2 (ja) リジッドフレックスビルドアップ配線板の製造方法
JP2007287721A (ja) ケーブル部を有する多層回路基板およびその製造方法
JP2006287007A (ja) 多層プリント配線板とその製造方法
JP2007335631A (ja) 積層配線板の製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP2921504B2 (ja) 多層プリント配線板およびその製造方法
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP4397793B2 (ja) 回路基板およびその製造方法
TWI441586B (zh) 多層電路板之製作方法
JP2005109298A (ja) 多層配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4813204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250