JP4397793B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP4397793B2
JP4397793B2 JP2004333547A JP2004333547A JP4397793B2 JP 4397793 B2 JP4397793 B2 JP 4397793B2 JP 2004333547 A JP2004333547 A JP 2004333547A JP 2004333547 A JP2004333547 A JP 2004333547A JP 4397793 B2 JP4397793 B2 JP 4397793B2
Authority
JP
Japan
Prior art keywords
conductive
circuit board
layer
circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004333547A
Other languages
English (en)
Other versions
JP2006147721A (ja
Inventor
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2004333547A priority Critical patent/JP4397793B2/ja
Publication of JP2006147721A publication Critical patent/JP2006147721A/ja
Application granted granted Critical
Publication of JP4397793B2 publication Critical patent/JP4397793B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路基板の製造方法および構造に関し、特に、可撓性ケーブル部を有する多層フレキシブル回路基板およびビルドアップ型多層フレキシブル回路基板の製造方法に関する。
近年、電子機器の小型化および高機能化は益々促進されており、そのために回路基板に対する高密度化の要求が高まっている。そこで、回路基板を片面回路のものから両面や三層以上の多層回路基板とすることにより、回路基板の高密度化を図っている。
この一環として、各種電子部品を実装する多層回路基板や硬質回路基板間を、コネクタ等を介して接続する別体のフレキシブル配線基板やフレキシブルフラットケーブルを一体化した可撓性ケーブル部を有する多層フレキシブル回路基板が、携帯電話などの小型電子機器を中心に広く普及している。
多層フレキシブル回路基板の代表的な構造は、両面又は片面のフレキシブル配線基板を内層とし、それに外層となるフレキシブル又は硬質ベースの回路基板を積層し、メッキなどによるスルーホール接続を施して4〜8層程度の多層フレキシブル回路基板とする構造である。
また、高密度実装を実現するため、特許文献1および2に記載されているように、多層フレキシブル回路基板をコア基板として、1〜2層程度のビルドアップ層を両面又は片面に有するビルドアップ型多層フレキシブル回路基板も実用化されている。
特許文献1および2に記載の、ビルドアップ型多層フレキシブル回路基板の最外層の配線密度を向上させる目的で、ビアホール等の導通は部分めっきで取り、回路パターン部の銅箔厚を抑えるといった工法が適用されることもある。
しかしながら、部分めっきによるビルドアップ型多層フレキシブル回路基板の製造は工程が煩雑で、歩留まりが悪いといった問題や、最外層の平坦性に乏しく、回路パターン形成時の露光クリアランスの保持や部品実装性の悪化等の問題がある。
また、近年ではフリップチップ実装も普及しつつあるが、挿し部品も依然、全体に占める割合としては高く、無視できない。このため、ビルドアップ型多層フレキシブル回路基板においても全層を貫通する、貫通スルーホールが必要であった。
これらの問題を解決する方法として、ビルドアップ型多層フレキシブル回路基板の最外層を、特許文献3および4に記載されているような導電性突起により接続し、その後、穴開けを行い、全層を貫通する、貫通スルーホールを形成する方法が考案されている。
しかしながら、この方法では、ビルドアップ層の配線密度向上や高密度実装の妨げとなるスルーホールめっきによる導体層厚の増加が挙げられる。また、煩雑なめっき工程を複数回行う必要もあることも問題である。
図7ないし図13は、従来のビルドアップ型多層フレキシブル回路基板の製造方法を示す断面工程図であって、まず図7(1)に示すように、ポリイミド等の可撓性絶縁ベース材41の両面に銅箔等の導電層42,43を有する、所謂、両面銅張積層板44を用意する。
次に、図7(2)に示すように、この両面型銅張積層板44の銅箔層42,43に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、ケーブル等の回路パターン45を形成し、内層回路46とする。
次いで、図7(3)に示すように、ケーブル等の回路パターン45に、ポリイミドフィルム47を接着材48を介し貼り合わせることでカバー49を形成し、ケーブル部50を形成する。
続いて、図7(4)に示すように、絶縁ベース材51の片面に、銅箔等の導電層52を有する、所謂、片面銅張積層板53、およびこれを金型等により所望の形状に打ち抜き加工した図7(3)のケーブル部50に貼り合わせるための接着材54を用意する。このときの導電層52の厚みとしては、50μm以下が適当で、特に35μm以下が好ましい。
この後、図7(5)に示すように、片面銅張積層板53と接着材54とを貼り合わせ、これを金型等により所望の形状に打ち抜き加工する。
次に、図8(6)に示すように、図7(3)のケーブル部50に接着材54を介して図7(5)の打ち抜き加工した片面銅張積層板55を積層する。
次いで、図8(7)に示すように、NCドリル等で導通用孔56を形成する。このとき、内層のカバー49のポリイミドフィルムおよび接着剤がドリル加工時に熱ダレを起こし、内層回路46の銅箔層42,43へのスルーホールめっき付き周りが悪化するため、デスミア処理を行う。
続いて、図9(8)に示すように、導通用孔56に無電解めっきあるいは導電化処理等を施した後、電気めっきでスルーホール57を形成する。
この後、図9(9)に示すように、スルーホール57の図示上面に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、回路パターン58を形成し、ケーブル部を有する回路基材59を得る。
次に、図10(10)に示すように、特許文献3、4に記載されている銅箔60(例えば厚さ100μm)/ニッケル箔61(例えば厚さ1μm)/銅箔62(例えば厚さ10μm)の3層構造を有する金属基材63を用意する。このときのニッケル箔61は、銅エッチングの際のエッチングストッパーであり、ニッケル箔に限定するものではない。
次いで、図10(11)に示すように、この金属基材63の両面の銅箔層60および62に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、コニーデ状(円錐台形)の導電性突起を形成するためのレジスト層64を形成する。
続いて、図10(12)に示すように、レジスト層64を用いて、金属基材63の両面の銅箔層60および62に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、コニーデ状(円錐台形)の導電性突起65を形成する。このときのエッチング液としては、特許文献4に記載の選択性を有するエッチング液を用いる。
この後、図10(13)に示すように、レジスト層64を剥離し、銅箔層62上にコニーデ状(円錐台形)の導電性突起65を有する金属基材66を得る。
次に、図10(14)に示すように、エポキシ系あるいはポリイミド等の層間絶縁樹脂67および接着材68を金型等で打ち抜き加工し、打ち抜き加工された接着性絶縁樹脂層69を形成する。
次いで、図11(15)に示すように、金属基材66に対し、接着性絶縁樹脂層69を、接着材68が接着性を発現しない温度でラミネートにより熱圧着した。その他の接着性絶縁樹脂層69の形成手法としてはキャスト、コーティング等も適用可能で、絶縁樹脂の種類、形態(ワニス、フィルム)によって最適な手法を選択する。
続いて、図11(16)に示すように、金属基材66上の導電性突起65の頂部70をCMP、機械研磨等により露出させ、回路基材71を得る。
この後、図11(17)に示すように、回路基材71を図9(9)までの工程で得た回路基材59に積層する。
次に、同図(18)に示すように、NCドリル等で挿し部品実装等に用いる導通用孔72を形成する。このとき、内層のカバー49のポリイミドフィルムおよび接着剤がドリル加工時に熱ダレを起こし、内層回路46の銅箔層へのスルーホールめっき付き周りが悪化するため、デスミア処理を行う。
次いで、図12(19)に示すように、導通用孔72に無電解めっきあるいは導電化処理等を施した後、電気めっきで挿し部品実装等に用いるスルーホール73を形成する。
続いて、図13(20)に示すように、上記めっき金属層面を含む最外導電層74に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、回路パターンを形成するためのレジスト層75を形成する。
この後、図13(21)に示すように、上記めっき金属層面を含む最外導電層に対し、通常のフォトファブリケーション手法によるエッチング手法を用いて、回路パターン76を形成する。この後、必要に応じて基板表面にフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことでビルドアップ型多層フレキシブル回路基板77を得る。
特許第2631287号公報 特許第3427011号公報 特開2001-53189号公報 特開2003-129259号公報
上述したような、ビルドアップ型多層フレキシブル回路基板の最外層を特許文献3および4に記載されているような導電性突起による接続で行い、その後、穴開けを行い、全層を貫通する、貫通スルーホールを形成する方法では、ビルドアップ層の配線密度向上や高密度実装の妨げとなるスルーホールめっきによる導体層厚の増加が生じる。また、煩雑なめっき工程を複数回行う必要もあり、製造工程が複雑かつ煩瑣である。
本発明は上述の点を考慮してなされたもので、最外層の平坦性に優れ、微細な回路パターンを形成することができ、かつ貫通スルーホールを有するビルドアップ型多層フレキシブル回路基板を安定的かつ安価に製造する方法を提供することを課題とする。
上記目的達成のため、本発明では、次のような回路基板およびその製造方法を提供する。
本発明は、
一面に導電性突起が立設された金属箔と、この金属箔の前記一面に前記導電性突起が貫通した状態で積層される絶縁樹脂層とを有する回路基材が他の導通スルーホールを有する回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板の製造方法において、
金属箔における前記導電性突起が立設されるべき一面をエッチングすることにより、前記導電性突起およびリング状の導電性突起を同時に形成し
前記リング状の導電性突起の中心を、前記回路部材の導通スルーホールの中心に位置合わせして積層する
ことを特徴とする。
本発明によれば、一面に導電性突起が立設された金属箔と、この金属箔の前記一面に前記導電性突起が貫通した状態で積層される絶縁樹脂層とを有する回路基材が他の導通スルーホールを有する回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板の製造方法において、金属箔における前記導電性突起が立設されるべき一面をエッチングすることにより、前記導電性突起およびリング状の導電性突起を同時に形成し
前記リング状の導電性突起の中心を、前記回路部材の導通スルーホールの中心に位置合わせして積層することができる。これにより、ビルドアップ型多層フレキシブル回路基板の最外層の微細パターン形成が可能であり、また実装性にも優れた回路基板を提供することができる。そして、ビルドアップ型多層フレキシブル回路基板を安価かつ安定的に提供することができる。
以下、添付図面を参照して本発明の実施例を説明する。
図1ないし図6は、本発明の実施例1としての、ビルドアップ型多層フレキシブル回路基板の製造方法を示す断面工程図であって、まず図1(1)に示すように、ポリイミド等の可撓性絶縁ベース材1の両面に、銅箔等の導電層2,3を有する、所謂、両面銅張積層板4を用意する。
次に、図1(2)に示すように、この両面型銅張積層板4の銅箔層2,3に対し、通常のフォトファブリケーション手法によるエッチングを用いて、ケーブル等の回路パターン5を形成し、内層回路6とする。
次いで、図1(3)に示すように、ケーブル等の回路パターン5に、ポリイミドフィルム7を接着材8を介して貼り合わせることでカバー9を形成し、ケーブル部10を形成する。
続いて、図1(4)に示すように、絶縁ベース材11の片面に銅箔等の導電層12を有する、所謂、片面銅張積層板13およびこれを金型等により所望の形状に打ち抜き加工した図1(3)のケーブル部10に貼り合わせるための接着材14を用意する。このときの導電層12の厚みとしては、50μm以下が適当で、特に35μm以下が好ましい。
この後、図1(5)に示すように、片面銅張積層板13と接着材14とを貼り合わせ、これを金型等により所望の形状に打ち抜き加工する。次に、図2(6)に示すように、図2(3)のケーブル部10に、接着材14を介して図2(5)の打ち抜き加工した片面銅張積層板15を積層する。
次いで、図2(7)に示すように、NCドリル等で導通用孔16を形成する。このとき、内層のカバー9のポリイミドフィルム7および接着剤8がドリル加工時に熱ダレを起こし、内層回路6の銅箔層2,3へのスルーホールめっき付き周りが悪化するため、デスミア処理を行う。
続いて、図3(8)に示すように、導通用孔16に無電解めっきあるいは導電化処理等を施した後、電気めっきでスルーホール17を形成する。この後、図3(9)に示すように、スルーホールの図示上面に対し、通常のフォトファブリケーション手法によるエッチングを用いて、回路パターン18を形成し、ケーブル部を有する回路基材19を得る。
そして、図4(10)に示すように、特許文献3,4に記載されている銅箔20(例えば厚さ100μm)/ニッケル箔21(例えば厚さ1μm)/銅箔22(例えば厚さ10μm)の3層構造を有する金属基材23を用意する。このときのニッケル箔21は、銅エッチングの際のエッチングストッパであり、ニッケル箔に限定するものではない。
次に、図4(11)に示すように、この金属基材23の両面の銅箔層20および22に対し、通常のフォトファブリケーション手法によるエッチングを用いて、コニーデ状(円錐台形)の導電性突起、およびリング状の導電性突起を形成するためのレジスト層24を形成する。
次いで、図4(12)に示すように、レジスト層24を用いて、金属基材23の両面の銅箔層20および22に対し、通常のフォトファブリケーション手法によるエッチングにより、コニーデ状(円錐台形)の導電性突起25およびリング状の導電性突起26を形成する。このときのエッチング液としては、特許文献4に記載の選択性を有するエッチング液を用いる。
続いて、図4(13)に示すように、レジスト層24を剥離し、銅箔層22上にコニーデ状(円錐台形)の導電性突起25およびリング状の導電性突起26を有する金属基材27を得る。
この後、図4(14)に示すように、エポキシ系あるいはポリイミド等の層間絶縁樹脂28および接着材29を金型等で打ち抜き加工し、打ち抜き加工された接着性絶縁樹脂層30を形成する。
そして、図5(15)に示すように、金属基材27に対しラミネートにより、接着性絶縁樹脂層30を接着材29が接着性を発現しない温度で熱圧着した。その他の接着性絶縁樹脂層30の形成手法としては、キャスト、コーティング等も適用可能であり、絶縁樹脂の種類、形態(ワニス、フィルム)によって最適な手法を選択する。
次に、図5(16)に示すように、金属基材27上の導電性突起25およびリング状の導電性突起26の頂部31および32を、CMP、機械研磨等により露出させて回路基材33を得る。次いで、図5(17)に示すように、回路基材33を図3(9)までの工程で得たケーブル部を有する回路基材19に積層する。
続いて、図6(18)に示すように、最外導電層に対し、回路パターンを形成するためのレジスト層34を形成する。この後、図6(19)に示すように、レジスト層28を用いて、通常のフォトファブリケーション手法によるエッチングを用いて、回路パターン35を形成する。
このとき、挿し部品実装等に用いる貫通スルーホール36が形成される。通常の塩化第二銅等のエッチャントを用いた場合には、挿し部品実装等に用いる貫通スルーホール36内にもエッチャントが入り込み、貫通スルーホールに悪影響を及ぼすので、特許文献3,4に記載の銅選択エッチャント、ニッケル選択エッチャントを組み合わせて使用することで、挿し部品実装等に用いる貫通スルーホール36内の悪影響を防ぐことができる。
そして、必要に応じて、基板表面にフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで、ビルドアップ型多層フレキシブル回路基板37を得る。
本発明に係る製造方法の工程を示す概念的断面構成図。 本発明に係る製造方法の工程を示す概念的断面構成図。 本発明に係る製造方法の工程を示す概念的断面構成図。 本発明に係る製造方法の工程を示す概念的断面構成図。 本発明に係る製造方法の工程を示す概念的断面構成図。 本発明に係る製造方法の工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。 従来の回路基板の製造工程を示す概念的断面構成図。
符号の説明
[1〜37 本発明の実施例の概念的断面構成図に対応する符号]
1 絶縁樹脂、2,3 銅箔、4 両面銅張り積層板、5 回路パターン、
6 ケーブルを含む内層回路、7 カバー、8 ポリイミドフィルム、9 接着材、
10 ケーブル部、11 絶縁ベース材、12 導電層、13 片面銅張り積層板、
14 接着材、15 打ち抜き加工した片面銅張り積層板および接着材、
16 導通用貫通孔、17 スルーホール、18 回路パターン、
19 ケーブル部を有する内層回路基板、20 銅箔、21 ニッケル箔、
22 銅箔、23 金属基材、24 レジスト層、25 コニーデ状導電性突起、
26 リング状導電性突起、27 銅箔上に導電性突起を有する金属基材、
28 層間絶縁樹脂、29 接着剤、30 打ち抜き加工された接着性絶縁樹脂層、
31 コニーデ状導電性突起の頂部、32 リング状導電性突起頂部、33 回路基材、
34 レジスト層、35 回路パターン、
36 導通用および挿し部品実装用貫通スルーホール、
37 本発明によるビルドアップ型多層フレキシブル回路基板。
[41〜76 従来工法の概念的断面構成図に対応する符号]
41 絶縁樹脂、42 銅箔、43 銅箔、44 両面銅張り積層板、
45 回路パターン、46 ケーブルを含む内層回路、47 カバー、
48 ポリイミドフィルム、49 接着材、50 ケーブル部、51 絶縁ベース材、
52 導電層、53 片面銅張り積層板、54 接着材、
55 打ち抜き加工した片面銅張り積層板と接着材、
56 導通用貫通孔、57 スルーホール、58 回路パターン、
59 ケーブル部を有する内層回路基板、60 銅箔、61 ニッケル箔、62 銅箔、
63 金属基材、64 レジスト層、65 コニーデ状導電性突起、
66 銅箔上に導電性突起を有する金属基材、67 層間絶縁樹脂、68 接着剤、
69 打ち抜き加工された接着性絶縁樹脂層、70 コニーデ状導電性突起の頂部、
71 回路基材、72 導通用および挿し部品実装用貫通孔、
73 導通用および挿し部品実装用の貫通スルーホール、74 レジスト層、
75 回路パターン、76 本発明によるビルドアップ型多層フレキシブル回路基板。

Claims (1)

  1. 一面に導電性突起が立設された金属箔と、この金属箔の前記一面に前記導電性突起が貫通した状態で積層される絶縁樹脂層とを有する回路基材が他の導通スルーホールを有する回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板の製造方法において、
    金属箔における前記導電性突起が立設されるべき一面をエッチングすることにより、前記導電性突起およびリング状の導電性突起を同時に形成し
    前記リング状の導電性突起の中心を、前記回路部材の導通スルーホールの中心に位置合わせして積層する
    ことを特徴とする多層回路基板の製造方法。
JP2004333547A 2004-11-17 2004-11-17 回路基板およびその製造方法 Expired - Fee Related JP4397793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004333547A JP4397793B2 (ja) 2004-11-17 2004-11-17 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333547A JP4397793B2 (ja) 2004-11-17 2004-11-17 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006147721A JP2006147721A (ja) 2006-06-08
JP4397793B2 true JP4397793B2 (ja) 2010-01-13

Family

ID=36627073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333547A Expired - Fee Related JP4397793B2 (ja) 2004-11-17 2004-11-17 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4397793B2 (ja)

Also Published As

Publication number Publication date
JP2006147721A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP5165265B2 (ja) 多層プリント配線板の製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
US20120066902A1 (en) Method of manufacturing printed circuit board including landless via
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP4554381B2 (ja) ビルドアップ型多層回路基板の製造方法
JP4813204B2 (ja) 多層回路基板の製造方法
JP2006287007A (ja) 多層プリント配線板とその製造方法
JP4738895B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
US20070133184A1 (en) Printed Circuit Board and Manufacturing Method Thereof
JP2006165242A (ja) プリント配線板およびその製造方法
JP4397793B2 (ja) 回路基板およびその製造方法
JP4347143B2 (ja) 回路基板およびその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP4522282B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP4705261B2 (ja) ビルドアップ多層プリント配線板
JP4233528B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP4389769B2 (ja) フレキシブルプリント配線板の製造方法
JP5512578B2 (ja) ビルドアップ型多層フレキシブル回路基板の製造方法
JP2009081334A (ja) 多層プリント配線基板及びその製造方法。
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004063908A (ja) 多層フレキシブル配線板及びその製造方法
JP2005136034A (ja) 多層フレキシブルプリント配線板及びその製造方法
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4397793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees