JP6888668B2 - 配線基板および電子モジュール - Google Patents

配線基板および電子モジュール Download PDF

Info

Publication number
JP6888668B2
JP6888668B2 JP2019509747A JP2019509747A JP6888668B2 JP 6888668 B2 JP6888668 B2 JP 6888668B2 JP 2019509747 A JP2019509747 A JP 2019509747A JP 2019509747 A JP2019509747 A JP 2019509747A JP 6888668 B2 JP6888668 B2 JP 6888668B2
Authority
JP
Japan
Prior art keywords
electrode
wiring board
capacitor
area
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019509747A
Other languages
English (en)
Other versions
JPWO2018181076A1 (ja
Inventor
良太 浅井
良太 浅井
一生 山元
一生 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018181076A1 publication Critical patent/JPWO2018181076A1/ja
Application granted granted Critical
Publication of JP6888668B2 publication Critical patent/JP6888668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Description

本発明は、絶縁体層の同一の層間に、少なくとも第1電極と第2電極とが形成された配線基板に関する。
また、本発明は、本発明の配線基板に電子部品を実装した電子モジュールに関する。
複数の絶縁体層が積層され、絶縁体層の層間に電極が形成された配線基板が、特許文献1(実開平6-62570号公報)に開示されている。
図14に、特許文献1に開示された配線基板(コンデンサ内蔵多層基板)1000を示す。ただし、図14は、配線基板1000の分解斜視図である。
配線基板1000は、積層された絶縁体層(誘電体層)101a〜101dを有する。また、積層された絶縁体層101a〜101dの上下両側に、保護層としての絶縁体層(絶縁性保護シート)102a、102bが積層されている。
絶縁体層101aの上側主面に、キャパシタ電極(大面積容量電極)103が形成されている。絶縁体層101bの上側主面に、キャパシタ電極(小面積容量電極)104が形成されている。絶縁体層101cの上側主面に、キャパシタ電極(大面積容量電極)105が形成されている。絶縁体層101dの上側主面に、キャパシタ電極(小面積容量電極)106が形成されている。
配線基板1000において、キャパシタ電極103とキャパシタ電極105とが、同一形状、かつ、同じ大きさである。また、キャパシタ電極104とキャパシタ電極106とが、同一形状、かつ、同じ大きさである。そして、キャパシタ電極103、105の大きさが、キャパシタ電極104、106の大きさよりも大きい。
絶縁体層101a〜101dの積層方向に透視したとき、キャパシタ電極103、105の外縁の内側にキャパシタ電極104、106の外縁が入っている。また、キャパシタ電極103〜106が重なっている。
配線基板1000は、キャパシタ電極103、105と、キャパシタ電極104、106との間に形成される容量により、キャパシタが構成されている。
上記の構成からなる配線基板1000は、絶縁体層101a〜101dの1つまたは複数に平面方向の積ずれが発生しても、キャパシタの容量が変動しない。
すなわち、配線基板1000は、上述したとおり、キャパシタ電極103、105の大きさがキャパシタ電極104、106の大きさよりも大きく、かつ、絶縁体層101a〜101dの積層方向に透視したとき、キャパシタ電極103、105の外縁の内側にキャパシタ電極104、106の外縁が入っているため、絶縁体層101a〜101dに積ずれが発生しても、キャパシタ電極104、106の外縁がキャパシタ電極103、105の外縁からはみ出さない限り、キャパシタ電極103、105とキャパシタ電極104、106との重なり面積は変動せず、キャパシタの容量が変動しない。
配線基板1000は、絶縁体層101a〜101dの1つまたは複数に平面方向の積ずれが発生しても、その積ずれが許容範囲内の大きさであれば、キャパシタの容量が変動しない。したがって、配線基板1000は、キャパシタの容量が規定外であることに起因する不良品率が極めて低く、歩留まりが高く、生産性が高い。
実開平6-62570号公報
配線基板1000は、絶縁体層101a〜101dの積ずれに起因するキャパシタの容量変動を抑制することはできるが、配線基板1000にうねりが発生した場合における、同一層間に隣接して形成された2つの電極間の浮遊容量の変動を抑制することはできなかった。
すなわち、近時の高精度に設計された配線基板においては、配線基板にうねりが発生した場合における、同一層間に隣接して形成された2つの電極間の浮遊容量の変動(低下)が問題になっている。うねりとは、配線基板の一部分が、厚さ方向に隆起したり沈降したりする現象である。たとえば、配線基板がセラミックにより作製されている場合には、焼成時の焼成むらなどにより、配線基板にうねりが発生する場合がある。
本来、同一層間に隣接して形成された2つの電極間においては、浮遊容量が発生しないことが望ましい。しかしながら、同一層間に2つの電極が近接して形成される場合には、2つの電極間に不可避的に浮遊容量が発生する。そこで、近時の高精度に設計された配線基板においては、同一層間において隣接する2つの電極間の浮遊容量を計算に入れたうえで、配線基板の電気的特性を設計している。しかしながら、配線基板にうねりが発生すると、同一層間において隣接する2つの電極の対向面積が変動し、2つの電極間の浮遊容量が変動してしまうという問題があった。そして、2つの電極間の浮遊容量が変動してしまうことにより、配線基板の電気的特性が変動してしまうという問題があった。
配線基板1000は、絶縁体層101a〜101dの積ずれに起因するキャパシタの容量変動を抑制することはできるが、配線基板1000にうねりが発生した場合における、同一層間において隣接して形成された2つの電極間の浮遊容量の変動を抑制することはできなかった。
本発明の配線基板は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の配線基板は、複数の絶縁体層が積層され、絶縁体層の層間に電極が形成され、同一の層間に、間隔を開けて、第1電極と第2電極とが形成され、第1電極の厚みは、第2電極の厚みよりも大きく、絶縁体層の積層方向に対して垂直な方向から透視したとき、絶縁体層の積層方向において、第1電極の下側主面は第2電極の下側主面よりも低く、第1電極の上側主面は第2電極の上側主面よりも高い位置にあり、絶縁体層がセラミックであるようにした。
第1電極を、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種とし、第2電極も、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種とすることができる。第1電極の種類と第2電極の種類とは、同じであっても良いし、異なっていても良い。なお、インダクタ電極とは、インダクタを形成するための電極である。キャパシタ電極とは、キャパシタを形成するための電極である。配線電極とは、2点間またはそれ以上の間を電気的に接続するための電極である。グランド電極とは、グランド電位を有する電極である。なお、グランド電極は、キャパシタ電極を兼用する場合がある。
絶縁体層は、セラミックにより作製する。絶縁体層をセラミックにより作製した場合には、焼成時の焼成むらなどにより、配線基板にうねりが発生する場合があるが、本発明の配線基板であれば、配線基板のうねりに起因する第1電極と第2電極との間の浮遊容量の変動を抑制することができる。
絶縁体層の積層方向に透視したとき、第1電極の面積が、第2電極の面積よりも大きいものとすることができる。たとえば、第2電極が通電に伴って熱を発生させるような場合に、この構造を採用すれば、厚みの大きい第1電極の面積を大きくし、第1電極の容積を大きくすることによって、第1電極の熱容量を大きくすることができるため、第2電極で発生した熱を第1電極で吸熱し、かつ、第1電極を介して放熱させることができ、第2電極の温度が高温なることを抑制することができる。
あるいは逆に、絶縁体層の積層方向に透視したとき、第2電極の面積が、第1電極の面積よりも大きいものとすることができる。たとえば、第1電極が配線電極やインダクタ電極であり、第2電極がキャパシタ電極であるような場合に、上記の構造を採用することが好ましい。上記の構造を採用すれば、第1電極は、厚みが大きいため、内部抵抗が小さくなり、通過する信号の損失を小さくすることができる。一方、第2電極は、面積が大きいため、第2電極を使って形成したキャパシタの容量を大きくすることができる。
絶縁体層の積層方向に対して垂直な方向から透視したとき、第1電極および第2電極の少なくとも一方を、断面が複数の角部を有する多角形とし、かつ、全ての角部を鈍角とすることも好ましい。この構造を採用した場合には、電極を通過する信号の損失を小さくすることができる。
本発明の配線基板に電子部品を実装することにより、電子モジュールを作製することができる。
本発明の配線基板によれば、配線基板にうねりが発生した際における、第1電極と第2電極との間に発生する浮遊容量の変動が抑制される。したがって、配線基板にうねりが発生した際における、電気的特性の変動が抑制される。
また、本発明の電子モジュールは、本発明の配線基板を使用しているため、配線基板にうねりが発生した際における、電気的特性の変動が抑制されている。
第1実施形態にかかる配線基板100を示す斜視図である。 図2(A)は、うねりの発生していない配線基板100を示す断面図である。図2(B)は、うねりRが発生した配線基板100を示す断面図である。 図3(A)は、うねりの発生していない比較例にかかる配線基板1100を示す断面図である。図(B)は、うねりRが発生した配線基板1100を示す断面図である。 図4(A)は、うねりが発生しなかった場合と、うねりRが発生した場合の、配線基板100の第1電極3と第2電極4との相対的な位置関係を示す説明図である。図4(B)は、うねりが発生しなかった場合と、うねりRが発生した場合の、配線基板1100の第1電極203と第2電極204との相対的な位置関係を示す説明図である。 図5(A)〜(F)は、それぞれ、配線基板100の製造方法の一例において実施される工程を示す断面図である。 第2実施形態にかかる配線基板200を示す要部分解斜視図である。 第3実施形態にかかる配線基板300を示す要部分解斜視図である。 第4実施形態にかかる配線基板400を示す要部分解斜視図である。 第5実施形態にかかる配線基板500を示す要部分解斜視図である。 第6実施形態にかかる配線基板600を示す要部分解斜視図である。 第7実施形態にかかる配線基板700を示す断面図である。 図12(A)〜(E)は、それぞれ、配線基板700の製造方法の一例において実施される工程を示す断面図である。 第8実施形態にかかる電子モジュール800を示す斜視図である。 特許文献1に開示された配線基板1000を示す分解斜視図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
[第1実施形態]
図1、図2(A)、(B)に、第1実施形態にかかる配線基板100を示す。ただし、図1は、配線基板100の斜視図である。図2(A)は、配線基板100の断面図であり、図1の一点鎖線A-A部分を示している。図2(B)は、うねりRが発生した場合における配線基板100の断面図であり、図1の一点鎖線A-A部分を示している。
配線基板100は、積層され、かつ、一体化された絶縁体層1a〜1fを備えている。絶縁体層1a〜1fは、たとえば、電極を形成する導体材料と同時焼成が可能なセラミックによって作製されている。
絶縁体層1aの上側主面に、電子部品を実装するための、複数のランド電極2が形成されている。ランド電極2は、たとえば、CuあるいはAgなどを主成分とする導体材料によって形成され、表面に、Ni、Au、Snなどからなるめっき層が、単層または複数層形成されている。
図示を省略するが、絶縁体層1fの下側主面に、配線基板100を電子機器の基板などに実装するための、複数の実装用電極が形成されている。実装用電極も、たとえば、CuあるいはAgなどを主成分とする導体材料によって形成され、表面に、Ni、Au、Snなどからなるめっき層が、単層または複数層形成されている。
図2(A)に示すように、絶縁体層1cと絶縁体層1dとの層間に、層の平面方向に間隔を空けて、第1電極3と第2電極4とが形成されている。
第1電極3の厚みは、第2電極4の厚みよりも大きい。本実施形態においては、第1電極3の厚みを30μm、第2電極4の厚みを10μmとした。
絶縁体層1a〜1fの積層方向に対して垂直な方向から透視したとき、絶縁体層1a〜1fの積層方向において、第1電極3の下側主面は第2電極4の下側主面よりも低く、第1電極3の上側主面は第2電極4の上側主面よりも高くなっている。すなわち、厚み方向において、第2電極4は第1電極3に内包されるようになっている。
第1電極3は、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種である。第2電極4も、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種である。なお、第1電極3の種類と第2電極4の種類とは、同じであっても良いし、異なっていても良い。
第1電極3、第2電極4は、たとえば、CuあるいはAgなどを主成分とする導体材料によって形成されている。
配線基板100は、図示を省略するが、絶縁体層1a〜1fの層間に、第1電極3、第2電極4以外の、別の層間電極が形成されている場合がある。別の層間電極は、それぞれ、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極などから選ばれる1種である。別の層間電極は、たとえば、CuあるいはAgなどを主成分とする導体材料によって形成されている。
また、配線基板100は、同じく図示を省略するが、絶縁体層1a〜1fに、それぞれ、1つまたは複数の、上側主面と下側主面とを貫通するビア電極が形成されている。ビア電極は、たとえば、CuあるいはAgなどを主成分とする導体材料によって形成されている。
配線基板100は、第1電極3、第2電極4を含む層間電極と、ビア電極とで、内部配線回路が構成されている。内部配線回路は、ランド電極2および実装用電極と、それぞれ、電気的に接続されている。
配線基板100は、上述したとおり、第1電極3の厚みが第2電極4の厚みよりも大きく、かつ、絶縁体層1a〜1fの積層方向に対して垂直な方向から透視したとき、絶縁体層1a〜1fの積層方向において、第1電極3の下側主面は第2電極4の下側主面よりも低く、第1電極3の上側主面は第2電極4の上側主面よりも高くなっている。また、配線基板100は、うねりが発生しても、前述の状態が維持される。したがって、配線基板100は、うねりが発生しても、第1電極3と第2電極4とが対向している面積の大きさが変動せず、第1電極3と第2電極4との間の浮遊容量の大きさの変動が抑制されている。
比較のために、図3(A)に示す、比較例にかかる配線基板1100を作製した。配線基板1100は、第1電極203の厚みと、第2電極204の厚みとが同一である。より具体的には、配線基板1100は、第1電極203の厚みおよび第2電極204の厚みを、それぞれ、20μmとした。配線基板1100の他の構成については、配線基板100と同一にした。
第1実施形態にかかる配線基板100に、うねりRが発生した状態を図2(B)に示す。また、比較例にかかる配線基板1100に、うねりRが発生した状態を図3(B)に示す。なお、ここに示したうねりRは、配線基板の一部分が厚さ方向に沈降したものからなる。
図4(A)に、うねりが発生しなかった場合と、うねりRが発生した場合の、それぞれの、配線基板100の第1電極3と第2電極4との相対的な位置関係を示す。また、図4(B)に、うねりが発生しなかった場合と、うねりRが発生した場合の、それぞれの、配線基板1100の第1電極203と第2電極204との相対的な位置関係を示す。
配線基板100は、図4(A)から分かるように、うねりRが発生しなかった場合も、うねりRが発生した場合も、第1電極3と第2電極4とが対向する厚みの大きさXは同一であり変動しない。すなわち、配線基板100は、うねりRの有無にかかわらず、第1電極3と第2電極4とが対向している面積の大きさが同一であり変動しない。
これに対し、配線基板1100は、図4(B)から分かるように、うねりRが発生しなかった場合の第1電極203と第2電極204とが対向する厚みの大きさXが、うねりRが発生することによって、X-αに変動(減少)している。すなわち、配線基板1100は、うねりRが発生することによって、第1電極203と第2電極204とが対向している面積の大きさが変動(減少)している。
配線基板100は、うねりRが発生しても、第1電極3と第2電極4とが対向する面積の大きさが変動しないため、第1電極3と第2電極4との間の浮遊容量の大きさの変動が抑制されている。これに対し、配線基板1100は、うねりRが発生することによって、第1電極203と第2電極204とが対向する面積の大きさが変動(減少)するため、第1電極203と第2電極204との間の浮遊容量の大きさが大きく変動(減少)する。
以上のように、第1実施形態にかかる配線基板100は、うねりが発生しても、第1電極3と第2電極4との間に発生する浮遊容量の変動が抑制されている。
また、第1実施形態にかかる配線基板100は、浮遊容量の変動が抑制されているため、第1電極3と第2電極4とを、同一の層間に近接して形成することが可能となる。このため、平面方向の大型化を回避することが可能である。
次に、配線基板100の製造方法の一例について説明する。
まず、絶縁体層1a〜1fを作製するための、セラミックグリーンシートを作製する。なお、セラミックグリーンシートは、多数の配線基板100を一括して製造するために、多数個分のセラミックグリーンシートがマトリックス状に配置されたマザーセラミックグリーンシートとして作製する。
具体的には、まず、それぞれ所定量のセラミック原料と樹脂材料と有機溶剤とを混合し、混練して、セラミックスラリーを作製する。
次に、セラミックスラリーを樹脂フィルム上に塗工し、乾燥させてマザーセラミックグリーンシートを作製する。
次に、マザーセラミックグリーンシートに、ビア導体を形成するための貫通孔を形成する。貫通孔は、たとえば、レーザー光を照射するなどの方法によって形成する。
次に、マザーセラミックグリーンシートに形成した貫通孔の内部に、導電性ペーストを充填する。
次に、マザーセラミックグリーンシートの主面に、必要に応じて、スクリーン印刷やインクジェット印刷などの方法によって、導電性ペーストを塗布し、第1電極3および第2電極4を含む層間電極と、ランド電極2と、実装用電極とを形成するための導電性ペーストパターンを形成する。
ただし、上側主面に第1電極3および第2電極4を形成する絶縁体層1dを形成するためのマザーセラミックグリーンシートについては、別途、特別な工程を施行する。
まず、図5(A)に示すように、絶縁体層1dを形成するためのマザーセラミックグリーンシート1d’を用意する。
次に、図5(B)に示すように、マザーセラミックグリーンシート1d’の上側主面に、厚みの大きい第1電極3を形成するための深さの大きい溝83と、厚みの小さい第2電極4を形成するための深さの小さい溝84とを形成する。溝83、84は、たとえば、レーザー光の照射、ルーターによる切削、金型によるプレスなどの方法によって形成する。
次に、図5(C)に示すように、溝83の内部に、第1電極3を形成するための、第1回目の導電性ペースト3’の塗布をおこなう。
次に、図5(D)に示すように、第1回目に塗布された導電性ペースト3’上に、第2回目の導電性ペースト3’の塗布をおこなう。
次に、図5(E)に示すように、第2回目に塗布された導電性ペースト3’上に、第3回目の導電性ペースト3’の塗布をおこなうとともに、溝84の内部に、第2電極4を形成するための導電性ペースト4’の塗布をおこなう。
次に、図5(F)に示すように、上記工程を経たマザーセラミックグリーンシート1d’を含む、絶縁体層1a〜1fを作製するためのマザーセラミックグリーンシート1a’〜1f’を積層し、加熱しながら上下方向から加圧することによって一体化させ、未焼成マザー積層体100’を作製する。なお、このとき、3回に分けて塗布された導電性ペースト3’も一体化する。
次に、未焼成マザー積層体100’を分割して、個々の未焼成積層体を作製する。
次に、未焼成積層体を所定のプロファイルで焼成して、絶縁体層1a〜1fが積層された積層体を作製する。
最後に、たとえば電解めっきによって、絶縁体層1aの上側主面に形成されたランド電極2の表面、および、絶縁体層1fの下側主面に形成された実装用電極の表面に、それぞれめっき層を形成し、配線基板100を完成させる。
なお、上述した配線基板100の製造方法においては、第1電極3を形成するための導電性ペースト3’を3回に分けて塗布し、第2電極4を形成するための導電性ペースト4’の塗布を1回でおこなったが、各塗布回数は、所望する第1電極3の厚み、所望する第2電極4の厚みに応じて、それぞれ、増減させることができる。
また、上述した配線基板100の製造方法においては、マザーセラミックグリーンシート1d’の上側主面に、第1電極3を形成するための溝83と、第2電極4を形成するための溝84とを形成したが、第1電極3を形成するための溝83のみを形成し、第2電極4を形成するための溝84を省略し、第2電極4を形成するための導電性ペースト4’は、マザーセラミックグリーンシート1d’の溝の形成されていない平坦な上側主面に塗布するようにしても良い。あるいは、マザーセラミックグリーンシート1d’の上側主面に溝は形成せずに、導電性ペースト3’の塗布回数を導電性ペースト4’の塗布回数よりも多くするだけであっても良い。なお、この場合は、マザーセラミックグリーンシート1a’〜1f’を積層して上下方向から加圧した際に、導電性ペースト3’が導電性ペースト4’よりも大きく沈み込むことによって、導電性ペースト3’と導電性ペースト4’とが所定の位置関係になる。
完成した配線基板100は、絶縁体層1cと絶縁体層1dとの層間に、間隔を開けて、厚みの大きな第1電極3と、厚みの小さな第2電極4とが形成されている。
[第2実施形態]
図6に、第2実施形態にかかる配線基板200を示す。ただし、図6は、は、第1電極13および第2電極14のみを示した配線基板200の要部分解斜視図である。
第2実施形態にかかる配線基板200は、第1実施形態にかかる配線基板100の構成の一部に変更を加えた。具体的には、配線基板100においては、絶縁体層1a〜1fの積層方向に透視したとき、第1電極3の面積と、第2電極4の面積とが同一であった。これに対し、配線基板200では、絶縁体層1a〜1fの積層方向に透視したとき、厚みの大きい第1電極13の面積が、厚みの小さい第2電極14の面積よりも大きくなるようにした。配線基板200の他の構成については、配線基板100と同じにした。
たとえば、第2電極14が、通電に伴って熱を発生させるような場合に、この構造を採用することが好ましい。すなわち、厚みの大きい第1電極13の面積を大きくし、第1電極13の容積を大きくすることによって、第1電極13の熱容量を大きくすることができるため、第2電極14で発生した熱を第1電極13で吸熱し、かつ、第1電極13を介して放熱させることができ、第2電極14の温度が高温になることを抑制することができる。
配線基板200は、配線基板100と同様に、うねりが発生しても第1電極13と第2電極14とが対向する面積の大きさは変動せず、第1電極13と第2電極14との間の浮遊容量の大きさの変動が抑制されている。
[第3実施形態]
図7に、第3実施形態にかかる配線基板300を示す。ただし、図7は、は、第1電極23および第2電極24のみを示した配線基板300の要部分解斜視図である。
第3実施形態にかかる配線基板300も、第1実施形態にかかる配線基板100の構成の一部に変更を加えた。具体的には、配線基板100においては、絶縁体層1a〜1fの積層方向に透視したとき、第1電極3の面積と、第2電極4の面積とが同一であった。これに対し、配線基板300では、絶縁体層1a〜1fの積層方向に透視したとき、厚みの小さい第2電極24の面積が、厚みの大きい第1電極23の面積よりも大きくなるようにした。配線基板300の他の構成については、配線基板100と同じにした。
たとえば、第1電極23が配線電極やインダクタ電極であり、第2電極24がキャパシタ電極であるような場合に、配線基板300の構造を採用することが好ましい。配線基板300の構造を採用すれば、第1電極23は厚みが大きいため、内部抵抗が小さくなり、通過する信号の損失を小さくすることができる。一方、第2電極24は面積が大きいため、第2電極24を使ったキャパシタの容量を大きくすることができる。
配線基板300は、うねりが発生しても第1電極23と第2電極24とが対向する面積の大きさは変動せず、第1電極23と第2電極24との間の浮遊容量の大きさの変動が抑制されている。
[第4実施形態]
図8に、第4実施形態にかかる配線基板400を示す。ただし、図8は、は、第1電極33および第2電極34のみを示した配線基板400の要部分解斜視図である。
第4実施形態にかかる配線基板400も、第1実施形態にかかる配線基板100の構成の一部に変更を加えた。具体的には、配線基板100においては、第1電極3と第2電極4とが、並行に延びるように形成されていた。これに対し、配線基板400では、厚みの大きい第1電極33が、厚みの小さい第2電極34を囲むように、第1電極33と第2電極34とを形成した。配線基板400の他の構成については、配線基板100と同じにした。
第1電極33は、たとえば、インダクタ電極や配線電極である。第2電極34は、たとえば、キャパシタ電極やグランド電極である。
配線基板400は、うねりが発生しても第1電極33と第2電極34とが対向する面積の大きさは変動せず、第1電極33と第2電極34との間の浮遊容量の大きさの変動が抑制されている。
[第5実施形態]
図9に、第5実施形態にかかる配線基板500を示す。ただし、図9は、は、第1電極43および第2電極44のみを示した配線基板500の要部分解斜視図である。
配線基板500は、厚みの大きい第1電極43と、厚みの小さい第2電極44とを備えている。第1電極43および第2電極44は、いずれもインダクタ電極であり、通電されると第1電極43と第2電極44とは電磁界結合する。
配線基板500にうねりが発生した場合においても、第1電極43と第2電極44とが対向する面積の大きさは変動せず、第1電極43と第2電極44との間の浮遊容量の大きさの変動が抑制されている。したがって、配線基板500は、第1電極43と第2電極44とを極めて近接して形成することが可能であり、通電により第1電極43と第2電極44とを強く電磁界結合させることができる。
[第6実施形態]
図10に、第6実施形態にかかる配線基板600を示す。ただし、図10は、第1電極53および第2電極54のみを示した配線基板600の要部分解斜視図である。
第6実施形態にかかる配線基板600は、第5実施形態にかかる配線基板500に変更を加えた。具体的には、配線基板500においては、インダクタ電極である厚みの大きい第1電極43と、同じくインダクタ電極である厚みの小さい第2電極44とを、対向させるように形成していた。これに対し、配線基板600では、インダクタ電極である厚みの大きい第1電極53と、同じくインダクタ電極である厚みの小さい第2電極54とを、並行に、かつ、スパイラルを構成するように形成した。
配線基板600は、第1電極53、第2電極54に通電されたとき、第1電極53と第2電極54とが、第5実施形態にかかる配線基板500の第1電極43と第2電極44との電磁界結合よりも、さらに強く電磁界結合する。
[第7実施形態]
図11に、第7実施形態にかかる配線基板700を示す。ただし、図11は、配線基板700の断面図である。
第7実施形態にかかる配線基板700も、第1実施形態にかかる配線基板100の構成の一部に変更を加えた。具体的には、配線基板100は、絶縁体層1a〜1fの積層方向に対して垂直な方向から透視したとき、第1電極3の断面および第2電極4の断面が、いずれも長方形をなしていた。そして、長方形の各角部は、直角であった。これに対し、配線基板700は、絶縁体層1a〜1fの積層方向に対して垂直な方向から透視したとき、厚みの大きい第1電極63の断面、および、厚みの小さい第2電極64の断面が、いずれも六角形をなしている。そして、第1電極63の断面の角部、および、第2電極64の断面の角部が、全て鈍角をなしている。配線基板700の他の構成については、配線基板100と同じにした。
電極に高周波の信号を通す場合、表皮効果を原因とする、鋭角部への電流集中が発生し回路抵抗値が増大するため、電極の断面に直角部がある場合よりも、電極の断面が五角形、六角形、七角形と、より多角形になるほど信号の損失が小さくなり、電極の断面が円形である場合が最も信号の損失が小さくなる。また、電極の断面の角部の角度が大きいほど、信号の損失が小さくなる。
そこで、配線基板700は、第1電極63の断面および第2電極64の断面をいずれも六角形とし、かつ、第1電極63の断面の角部および第2電極64の断面の角部を全て鈍角とすることによって、第1電極63、第2電極64電極に高周波の信号を通した場合の、信号の損失を小さくしている。
配線基板700の第1電極63、第2電極64電極は、上述した第1実施形態にかかる配線基板100の製造方法の一部に変更を加えることにより、形成することができる。以下、簡単に説明する。
まず、図12(A)に示すように、マザーセラミックグリーンシート1d’の上側主面に、厚みの大きい第1電極63を形成するための深さの大きい溝93と、厚みの小さい第2電極64を形成するための深さの小さい溝94とを形成する。このとき、溝93、94の側壁に、それぞれ、傾斜をもたせてテーパーTを形成しておく。
次に、図12(B)に示すように、溝93に第1電極63を形成するための導電性ペースト63’を塗布し、溝94に第2電極64を形成するための導電性ペースト64’を塗布する。なお、このとき、導電性ペースト63’の厚みと導電性ペースト64’の厚みとが、それぞれ所望の大きさとなるように、それぞれ導電性ペーストの塗布を繰り返す。
次に、図12(C)に示すように、導電性ペースト63’上、および導電性ペースト64’上に、それぞれ、両肩部を除いて、レジスト95を形成する。
次に、図12(D)に示すように、乾式ブラスト、湿式ブラスト、乾式エッチング、湿式エッチングなどの方法により、導電性ペースト63’、64’の両肩部分を、それぞれ削り取る。
次に、レジスト95を除去することにより、図12(E)に示すように、マザーセラミックグリーンシート1d’の上側主面に、断面が六角形をなし、断面の全ての角部が鈍角からなる導電性ペースト63’、64’を形成することができる。
次に、第1実施形態に示した製造方法と同様に、導電性ペースト63’、64’が形成されたマザーセラミックグリーンシート1d’含む、マザーセラミックグリーンシート1a’〜1f’を積層し、加熱しながら上下方向から加圧することによって一体化させ、未焼成マザー積層体700’を作製する。
この後は、第1実施形態に示した製造方法と同様の方法によって、配線基板700を完成させる。
[第8実施形態]
図13に、第8実施形態にかかる電子モジュール800を示す。ただし、図13は、電子モジュール800の斜視図である。
電子モジュール800は、第1実施形態にかかる配線基板100のランド電極2に、半導体装置76や、キャパシタ、インダクタ、抵抗などの受動部品77を実装することによって作製されている。
電子モジュール800は、第1実施形態にかかる配線基板100を使用しているため、配線基板100にうねりが発生しても、電気的特性の変動が抑制されている。
以上、第1実施形態〜第7実施形態にかかる配線基板100、200、300、400、500、600、700と、第8実施形態にかかる電子モジュール800とについて説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
たとえば、配線基板100等では、絶縁体層が6層の絶縁体層1a〜1fで構成されていたが、絶縁体層の層数は任意であり、6層から増減することができる。
また、配線基板100等では、絶縁体層1a〜1fをセラミックにより作製したが、絶縁体層1a〜1fの材質は任意であり、樹脂、ガラスセラミックなどにより作製されても良い。
また、配線基板100等では、内部にインダクタやキャパシタが内蔵され得ることを示唆したが、内蔵される機能はインダクタやキャパシタには限定されず、抵抗などであっても良い。
1a〜1f・・・絶縁体層
2・・・ランド電極
3、13、23、33、43、53、63・・・第1電極
4、14、24、34、44、54、64・・・第2電極
76・・・半導体装置
77・・・受動部品(キャパシタ、インダクタ、抵抗など)
100、200、300、400、500、600・・・配線基板
800・・・電子モジュール

Claims (6)

  1. 複数の絶縁体層が積層され、前記絶縁体層の層間に電極が形成された配線基板であって、
    同一の前記層間に、間隔を開けて、第1電極と第2電極とが形成され、
    前記第1電極の厚みは、前記第2電極の厚みよりも大きく、
    前記絶縁体層の積層方向に対して垂直な方向から透視したとき、前記絶縁体層の積層方向において、前記第1電極の下側主面は前記第2電極の下側主面よりも低く、前記第1電極の上側主面は前記第2電極の上側主面よりも高い位置にあり、
    前記絶縁体層がセラミックである、配線基板。
  2. 前記第1電極が、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種であり、
    前記第2電極も、インダクタ電極、キャパシタ電極、配線電極、グランド電極から選ばれる1種である、請求項1に記載された配線基板。
  3. 前記絶縁体層の積層方向に透視したとき、
    前記第1電極の面積が、前記第2電極の面積よりも大きい、請求項1または2に記載された配線基板。
  4. 前記絶縁体層の積層方向に透視したとき、
    前記第2電極の面積が、前記第1電極の面積よりも大きい、請求項1または2に記載された配線基板。
  5. 前記絶縁体層の積層方向に対して垂直な方向から透視したとき、
    前記第1電極および前記第2電極の少なくとも一方は、断面が複数の角部を有する多角形であり、
    全ての前記角部が鈍角である、請求項1ないしのいずれか1項に記載された配線基板。
  6. 請求項1ないしのいずれか項に記載された配線基板に、電子部品が実装された電子モジュール。
JP2019509747A 2017-03-27 2018-03-24 配線基板および電子モジュール Active JP6888668B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017061949 2017-03-27
JP2017061949 2017-03-27
PCT/JP2018/011943 WO2018181076A1 (ja) 2017-03-27 2018-03-24 配線基板および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2018181076A1 JPWO2018181076A1 (ja) 2020-01-23
JP6888668B2 true JP6888668B2 (ja) 2021-06-16

Family

ID=63676095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509747A Active JP6888668B2 (ja) 2017-03-27 2018-03-24 配線基板および電子モジュール

Country Status (4)

Country Link
US (1) US11923284B2 (ja)
JP (1) JP6888668B2 (ja)
CN (1) CN110463358B (ja)
WO (1) WO2018181076A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490690A (en) * 1982-04-22 1984-12-25 Junkosha Company, Ltd. Strip line cable
JPH0662570A (ja) 1992-08-03 1994-03-04 Toyota Autom Loom Works Ltd 共振形dc−dcコンバータ
JPH09237955A (ja) * 1995-12-28 1997-09-09 Fuji Elelctrochem Co Ltd 積層部品の導体膜パターン形成方法
JP4032577B2 (ja) * 1999-09-10 2008-01-16 松下電器産業株式会社 高電流・高電圧用回路基板及びその製造方法
JP4557386B2 (ja) * 2000-07-10 2010-10-06 キヤノン株式会社 記録ヘッド用基板の製造方法
SG99360A1 (en) * 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN101053287A (zh) * 2004-10-08 2007-10-10 松下电器产业株式会社 积层陶瓷部件及其制造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
JP5139169B2 (ja) * 2008-06-20 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
JP2013062293A (ja) * 2011-09-12 2013-04-04 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体

Also Published As

Publication number Publication date
WO2018181076A1 (ja) 2018-10-04
CN110463358B (zh) 2022-05-10
US20200027825A1 (en) 2020-01-23
JPWO2018181076A1 (ja) 2020-01-23
CN110463358A (zh) 2019-11-15
US11923284B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
US7212095B2 (en) Inductive element and manufacturing method of the same
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
KR100481393B1 (ko) 적층 세라믹 전자 부품과 그 도전 페이스트
JP6863458B2 (ja) 積層型電子部品
WO2014174882A1 (ja) プリント配線板およびプリント配線板製造方法
JP2004235584A (ja) インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法
CN108288534B (zh) 电感部件
KR100370670B1 (ko) 인덕터 소자 및 그 제조방법
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
TW201837938A (zh) 積層陶瓷電子零件
US7926154B2 (en) Method of manufacturing multi-layer ceramic condenser
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
JP2006121046A (ja) 回路基板
JP6888668B2 (ja) 配線基板および電子モジュール
US20170042033A1 (en) Component built-in multilayer board
US20040028888A1 (en) Three dimensional multilayer RF module having air cavities and method fabricating same
JP6537079B2 (ja) インダクタの製造方法
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
WO2024075428A1 (ja) 積層セラミックコンデンサ
JP6631748B2 (ja) 電子回路モジュールの製造方法
JP5262272B2 (ja) 電子部品
WO2024075427A1 (ja) 積層セラミックコンデンサ
JP2001352004A (ja) 回路基板及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210503

R150 Certificate of patent or registration of utility model

Ref document number: 6888668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150