JP5139169B2 - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP5139169B2
JP5139169B2 JP2008161599A JP2008161599A JP5139169B2 JP 5139169 B2 JP5139169 B2 JP 5139169B2 JP 2008161599 A JP2008161599 A JP 2008161599A JP 2008161599 A JP2008161599 A JP 2008161599A JP 5139169 B2 JP5139169 B2 JP 5139169B2
Authority
JP
Japan
Prior art keywords
wiring patterns
wiring
insulating layer
height
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008161599A
Other languages
English (en)
Other versions
JP2010003893A (ja
Inventor
勝利 亀井
ブーンイー ホー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2008161599A priority Critical patent/JP5139169B2/ja
Priority to US12/485,091 priority patent/US8049111B2/en
Priority to CN2009101639115A priority patent/CN101616540B/zh
Publication of JP2010003893A publication Critical patent/JP2010003893A/ja
Application granted granted Critical
Publication of JP5139169B2 publication Critical patent/JP5139169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。
ハードディスクドライブ装置等のドライブ装置にはアクチュエータが用いられる。このようなアクチュエータは、回転軸に回転可能に設けられるアームと、アームに取り付けられる磁気ヘッド用のサスペンション基板とを備える。サスペンション基板は、磁気ディスクの所望のトラックに磁気ヘッドを位置決めするための配線回路基板である。
サスペンション基板として用いられる配線回路基板は、例えば２つの配線パターンからなる信号線路対を有する。特許文献１には、誘電体基板の上面に平行な２つの信号線路からなる差動信号線路が形成された高周波用配線回路基板が示される。
特開２００６−４２０９８号公報
ところで、近年、電子機器の低消費電力化のために、サスペンション基板の伝送損失を低くすることが望まれる。上記のように、同一平面上に信号線路対が形成されている場合には、伝送損失が高くなる。
本発明の目的は、伝送損失を低減することが可能な配線回路基板およびその製造方法を提供することである。
（１）第１の発明に係る配線回路基板は、絶縁層と、絶縁層上の第１の高さに形成される第１および第２の配線パターンと、第１および第２の配線パターンの内側において絶縁層上の第１の高さと異なる第２の高さに形成される第３および第４の配線パターンとを備え、第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、第２および第４の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、第１の配線パターンと第４の配線パターンとが互いに接続され、第２の配線パターンと第３の配線パターンとが互いに接続されるものである。
この配線回路基板においては、第１および第２の配線パターンが第１の高さに形成され、第１および第２の配線パターンの内側において、第３および第４の配線パターンが第２の高さに形成される。これにより、互いに隣接して第１の信号線路対を構成する第１および第３の配線パターンの高さが互いに異なり、互いに隣接して第２の信号線路対を構成する第２および第４の配線パターンの高さが互いに異なる。
このような構成により、第１および第２の信号線路対への差動信号の入力時に、近接効果による伝送損失を低減することができる。また、差動信号の入力時に、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を短くすることができる。
また、第１の配線パターンと第４の配線パターンとが互いに接続され、第２の配線パターンと第３の配線パターンとが互いに接続されるので、第１および第２の信号線路対に共通の差動信号を入力することができる。
（２）第１および第３の配線パターンの間隔と第２および第４の配線パターンの間隔とが互いに等しくてもよい。
この場合、第１および第２の信号線路対への差動信号の入力時に、近接効果による伝送損失を十分に低減することができる。また、差動信号の入力時に、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を十分に短くすることができる。
（３）第２の発明に係る配線回路基板は、絶縁層と、絶縁層上の第１の高さに形成される第１および第２の配線パターンと、第１および第２の配線パターンの内側において絶縁層上の第１の高さと異なる第２の高さに形成される第３、第４および第５の配線パターンとを備え、第３および第５の配線パターンの間に第４の配線パターンが配置され、第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、第２および第５の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、第１、第２および第４の配線パターンが互いに接続され、第３および第５の配線パターンが互いに接続されるものである。
（４）第１の高さは第２の高さよりも高くてもよい。この場合、近接効果による伝送損失を十分に低減することができるとともに、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を十分に短くすることができる。
（５）第１の高さは第２の高さよりも低くてもよい。この場合、近接効果による伝送損失を十分に低減することができるとともに、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を十分に短くすることができる。
（６）配線回路基板は、金属基板をさらに備え、金属基板上に絶縁層が形成されてもよい。
（７）配線回路基板は、金属基板に設けられ、信号の読み書きを行うためのヘッド部をさらに備え、第１、第２、第３および第４の配線パターンは、ヘッド部に電気的に接続されてもよい。
この場合、配線回路基板をハードディスクドライブ装置等のドライブ装置のサスペンション基板として用いることができる。そして、第１、第２、第３および第４の配線パターンにより、磁気ディスクに対する情報の書込みまたは読込みを行うことができる。また、近接効果による伝送損失が低減されるので、ドライブ装置の消費電力が低減される。さらに、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を十分に短くすることができるので、ドライブ装置の動作を円滑にすることができる。
（８）第３の発明に係る配線回路基板の製造方法は、絶縁層上の第１の高さに第１および第２の配線パターンを形成する工程と、第１および第２の配線パターンの内側において絶縁層上の第１の高さと異なる第２の高さに第３および第４の配線パターンを形成する工程とを備え、第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、第２および第４の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、第１の配線パターンと第４の配線パターンとが互いに接続され、第２の配線パターンと第３の配線パターンとが互いに接続されるものである。
この配線回路基板の製造方法においては、第１および第２の配線パターンが第１の高さに形成され、第１および第２の配線パターンの内側において、第３および第４の配線パターンが第２の高さに形成される。これにより、互いに隣接して第１の信号線路対を構成する第１および第３の配線パターンの高さが互いに異なり、互いに隣接して第２の信号線路対を構成する第２および第４の配線パターンの高さが互いに異なる。
それにより、第１および第２の信号線路対への差動信号の入力時に、近接効果による伝送損失を低減することができる。また、差動信号の入力時に、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を短くすることができる。
（９）第４の発明に係る配線回路基板の製造方法は、絶縁層上の第１の高さに第１および第２の配線パターンを形成する工程と、第１および第２の配線パターンの内側において絶縁層上の第１の高さと異なる第２の高さに第３、第４および第５の配線パターンを形成する工程とを備え、第３および第５の配線パターンの間に第４の配線パターンが配置され、第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、第２および第５の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、第１、第２および第４の配線パターンが互いに接続され、第３および第５の配線パターンが互いに接続されるものである。
本発明によれば、第１および第２の信号線路対への差動信号の入力時に、近接効果による伝送損失を低減することができる。また、差動信号の入力時に、入力電圧の立ち上がりから出力電圧の立ち上がりまでの経過時間を短くすることができる。
以下、本発明の実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下、本発明の実施の形態に係る配線回路基板として、ハードディスクドライブ装置のアクチュエータに用いられるサスペンション基板の構造およびその作製方法について説明する。
（１）サスペンション基板の構造
図１は本発明の一実施の形態に係るサスペンション基板の上面図である。図１に示すように、サスペンション基板１は、金属製の長尺状基板により形成されるサスペンション本体部１０を備える。サスペンション本体部１０上には、太い点線で示すように、書込用配線パターンＷ１，Ｗ２および読取用配線パターンＲ１，Ｒ２が形成されている。
サスペンション本体部１０の先端部には、Ｕ字状の開口部１１を形成することにより磁気ヘッド搭載部（以下、タング部と呼ぶ）１２が設けられている。タング部１２は、サスペンション本体部１０に対して所定の角度をなすように破線Ｒの箇所で折り曲げ加工される。タング部１２の端部には４つの電極パッド２１，２２，２３，２４が形成されている。
サスペンション本体部１０の他端部には４つの電極パッド３１，３２，３３，３４が形成されている。タング部１２上の電極パッド２１〜２４とサスペンション本体部１０の他端部の電極パッド３１〜３４とは、それぞれ配線パターンＷ１，Ｗ２，Ｒ１，Ｒ２により電気的に接続されている。また、サスペンション本体部１０には複数の孔部Ｈが形成されている。
サスペンション基板１を備える図示しないハードディスク装置においては、磁気ディスクに対する情報の書込み時に一対の書込用配線パターンＷ１，Ｗ２に電流が流れる。また、磁気ディスクに対する情報の読込み時に一対の読込用配線パターンＲ１，Ｒ２に電流が流れる。
次に、サスペンション基板１の書込用配線パターンＷ１，Ｗ２およびその周辺部分について詳細に説明する。図２は、図１のサスペンション基板１の書込用配線パターンＷ１，Ｗ２およびその周辺部分の模式的縦断面図である。
図２に示すように、サスペンション本体部１０上に第１の絶縁層４１が形成されている。第１の絶縁層４１上に配線パターンＷ１ａ，Ｗ２ａが間隔をおいて平行に形成されている。配線パターンＷ１ａ，Ｗ２ａの両側における第１の絶縁層４１上の領域には、第２の絶縁層４２が形成されている。
配線パターンＷ１ａ側における第２の絶縁層４２上の領域に配線パターンＷ２ｂが形成されている。配線パターンＷ２ａ側における第２の絶縁層４２上の領域に配線パターンＷ１ｂが形成されている。配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂを覆うように、第１および第２の絶縁層４１，４２上に第３の絶縁層４３が形成されている。
このように、配線パターンＷ１ｂ，Ｗ２ｂの内側において、配線パターンＷ１ｂ，Ｗ２ｂよりも低い位置に配線パターンＷ１ａ，Ｗ２ａが形成されている。
配線パターンＷ１ａ，Ｗ１ｂは所定箇所で互いに接続され、配線パターンＷ２ａ，Ｗ２ｂは所定箇所で互いに接続されている。本実施の形態では、配線パターンＷ１ａ，Ｗ１ｂにより書込用配線パターンＷ１が構成され、配線パターンＷ２ａ，Ｗ２ｂにより書込用配線パターンＷ２が構成される。書込用配線パターンＷ１と書込用配線パターンＷ２とは、一対の信号線路対を構成する。
（２）サスペンション基板の製造方法
サスペンション基板１の製造方法について説明する。ここでは、図１のタング部１２、電極パッド２１〜２４，３１〜３４、孔部Ｈおよび読込用配線パターンＲ１，Ｒ２の形成工程についての説明は省略する。
図３は、本発明の一実施の形態に係るサスペンション基板１の製造工程を示す縦断面図である。
初めに、例えばステンレス鋼（ＳＵＳ）からなる長尺状基板をサスペンション本体部１０として用意する。そして、図３（ａ）に示すように、サスペンション本体部１０上に例えばポリイミドからなる第１の絶縁層４１を形成する。
サスペンション本体部１０としては、ステンレス鋼に代えてアルミニウム（Ａｌ）等の他の材料を用いてもよい。サスペンション本体部１０の厚みは例えば５μｍ以上５０μｍ以下であり、１０μｍ以上３０μｍ以下であることが好ましい。
第１の絶縁層４１としては、ポリイミドに代えてエポキシ樹脂等の他の絶縁材料を用いてもよい。第１の絶縁層４１の厚みは例えば３μｍ以上２０μｍ以下であり、５μｍ以上１５μｍ以下であることが好ましい。
続いて、図３（ｂ）に示すように、第１の絶縁層４１上の所定の領域に例えばポリイミドからなる第２の絶縁層４２を形成する。
第２の絶縁層４２としては、ポリイミドに代えてエポキシ樹脂等の他の絶縁材料を用いてもよい。第２の絶縁層４２の厚みは例えば３μｍ以上２０μｍ以下であり、５μｍ以上１５μｍ以下であることが好ましい。
続いて、図３（ｃ）に示すように、第２の絶縁層４２によって挟まれる第１の絶縁層４１上の領域に例えば銅（Ｃｕ）からなる配線パターンＷ１ａ，Ｗ２ａを形成する。続いて、図３（ｄ）に示すように、配線パターンＷ１ａ，Ｗ２ａの両側において、第２の絶縁層４２上に例えば銅からなる配線パターンＷ１ｂ，Ｗ２ｂを形成する。
配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂは、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂは、銅に限らず、金（Ａｕ）、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いて形成することができる。
配線パターンＷ１ａ，Ｗ２ａの厚みは例えば３μｍ以上１６μｍ以下であり、６μｍ以上１３μｍ以下であることが好ましい。配線パターンＷ１ａ，Ｗ２ａの幅は例えば５μｍ以上３０μｍ以下であり、１０μｍ以上２５μｍ以下であることが好ましい。
配線パターンＷ１ｂ，Ｗ２ｂの厚みは例えば３μｍ以上１６μｍ以下であり、６μｍ以上１３μｍ以下であることが好ましい。配線パターンＷ１ｂ，Ｗ２ｂの幅は例えば５μｍ以上３０μｍ以下であり、１０μｍ以上２５μｍ以下であることが好ましい。
第１の絶縁層４１の上面に平行な方向における配線パターンＷ２ｂ，Ｗ１ａの間隔Ｈ１は、例えば５μｍ以上５０μｍ以下であり、１０μｍ以上２０μｍ以下であることが好ましい。配線パターンＷ１ａ，Ｗ２ａの間隔は、例えば５μｍ以上５０μｍ以下であり、１０μｍ以上２０μｍ以下であることが好ましい。第１の絶縁層４１の上面に平行な方向における配線パターンＷ２ａ，Ｗ１ｂの間隔Ｈ２は、例えば５μｍ以上５０μｍ以下であり、１０μｍ以上２０μｍ以下であることが好ましい。
なお、第１の絶縁層４１と配線パターンＷ１ａ，Ｗ２ａとの間および第２の絶縁層４２と配線パターンＷ１ｂ，Ｗ２ｂとの間にそれぞれ金属薄膜を形成してもよい。この場合、第１の絶縁層４１と配線パターンＷ１ａ，Ｗ２ａとの密着性および第２の絶縁層４２と配線パターンＷ１ｂ，Ｗ２ｂとの密着性が向上される。
続いて、図３（ｅ）に示すように、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂを覆うように、第１および第２の絶縁層４１，４２上に例えばポリイミドからなる第３の絶縁層４３を形成する。
第３の絶縁層４３としては、ポリイミドに代えてエポキシ樹脂等の他の絶縁材料を用いてもよい。第３の絶縁層４３の厚みｔ１は例えば１μｍ以上３０μｍ以下であり、３μｍ以上１０μｍ以下であることが好ましい。
このようにして、図１および図２に示したサスペンション基板１が完成する。
（３）効果
書込用配線パターンＷ１（配線パターンＷ１ａ，Ｗ１ｂ）および書込用配線パターンＷ２（配線パターンＷ２ａ，Ｗ２ｂ）が差動信号を伝送する場合、高周波数領域においては、配線パターンＷ１ａ，Ｗ２ｂ間の距離および配線パターンＷ１ｂ，Ｗ２ａ間の距離が短いほど近接効果により伝送損失が大きくなる。
そこで、本実施の形態では、配線パターンＷ１ｂ，Ｗ２ｂの内側において、配線パターンＷ１ｂ，Ｗ２ｂよりも低い位置に配線パターンＷ１ａ，Ｗ２ａが形成されている。この場合、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂが同一平面上に形成されている場合に比べて、配線パターンＷ１ａ，Ｗ２ｂ間の距離および配線パターンＷ１ｂ，Ｗ２ａ間の距離が長くなる。それにより、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの伝送損失が低減される。
また、差動信号の入力時に、入力電圧が立ち上がってから出力電圧が立ち上がるまでの時間（以下、入出力経過時間と呼ぶ）は、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂのキャパシタンスが大きいほど長くなる。配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂのキャパシタンスは、隣接する配線パターン間の距離が短いほど大きくなる。
本実施の形態では、上記のように、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂが同一平面上に形成されている場合に比べて、配線パターンＷ１ａ，Ｗ２ｂ間の距離および配線パターンＷ１ｂ，Ｗ２ａ間の距離が長い。そのため、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂのキャパシタンスが小さくなる。したがって、差動信号の入力時における入出力経過時間が短くなる。
なお、第２および第３の絶縁層４２，４３として液晶ポリマー（ＬＣＰ）等の比誘電率が低い材料を用いることにより、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂのキャパシタンスをより小さくすることができる。それにより、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの伝送損失をさらに低減することができるとともに、差動信号の入力時における入出力経過時間をさらに短くすることができる。
（４）他の実施の形態
本発明の他の実施の形態に係るサスペンション基板について、図１および図２に示したサスペンション基板１と異なる点を説明する。
図４および図５は、他の実施の形態に係るサスペンション基板の模式的断面図である。なお、図４および図５には、サスペンション基板の書込用配線パターンおよびその周辺部分が示される。
図４（ａ）のサスペンション基板１ａにおいては、配線パターンＷ１ａ，Ｗ２ａの厚みが配線パターンＷ１ｂ，Ｗ２ｂの厚みよりも大きく、配線パターンＷ１ａ，Ｗ２ａの上面と配線パターンＷ１ｂ，Ｗ２ｂの上面とがほぼ同じ高さにある。
図４（ｂ）のサスペンション基板１ｂにおいては、第１の絶縁層４１上に配線パターンＷ１ｂ，Ｗ２ｂが形成されている。配線パターンＷ１ｂ，Ｗ２ｂの間における第１の絶縁層４１上の領域に第２の絶縁層４２が形成されている。第２の絶縁層４２上に、配線パターンＷ１ａ，Ｗ２ａが形成されている。
図４（ｃ）のサスペンション基板１ｃが図４（ｂ）のサスペンション基板１ｂと異なる点は、配線パターンＷ１ｂ，Ｗ２ｂの厚みが配線パターンＷ１ａ，Ｗ２ａの厚みよりも大きく、配線パターンＷ１ｂ，Ｗ２ｂの上面が配線パターンＷ１ａ，Ｗ２ａの上面よりも高い位置にある。
図４（ａ）〜（ｃ）の例のように、配線パターンＷ１ａ，Ｗ２ａの厚みおよび配線パターンＷ１ｂ，Ｗ２ｂの厚みをそれぞれ任意に変更してもよい。また、第１の絶縁層４１上に配線パターンＷ１ｂ，Ｗ２ｂを設けるとともに第２の絶縁層４２上に配線パターンＷ１ａ，Ｗ２ａを設けてもよい。これらの場合にも、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの伝送損失が低減されるとともに、差動信号の入力時における入出力経過時間が短くなる。
また、図５（ａ）のサスペンション基板１ｄにおいては、配線パターンＷ１ｂ，Ｗ２ｂの外側における第２の絶縁層４２上の領域に、配線パターンＷ１ｃ，Ｗ２ｃが形成されている。
配線パターンＷ１ｃは、配線パターンＷ１ａ，Ｗ１ｂに接続され、書込用配線パターンＷ１を構成する。配線パターンＷ２ｃは、配線パターンＷ２ａ，Ｗ２ｂに接続され、書込用配線パターンＷ２を構成する。書込用配線パターンＷ１の配線パターンＷ１ａ，Ｗ１ｂ，Ｗ１ｃと書込用配線パターンＷ２の配線パターンＷ２ａ，Ｗ２ｂ，Ｗ２ｃとは、互いに交互に配置される。
図５（ｂ）のサスペンション基板１ｅは、配線パターンＷ１ｂ，Ｗ２ｂが第１の絶縁層４１上に形成されている点を除いて図５（ａ）のサスペンション基板１ｄと同様の構成を有する。
図５（ｃ）のサスペンション基板１ｆにおいては、第１の絶縁層４１上に配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂが形成され、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂの両側において第２の絶縁層４２上に配線パターンＷ２ｂ，Ｗ２ｃが形成されている。書込用配線パターンＷ１の配線パターンＷ１ａ，Ｗ１ｂと書込用配線パターンＷ２の配線パターンＷ２ａ，Ｗ２ｂ，Ｗ２ｃとは、互いに交互に配置される。
図５（ａ）〜（ｃ）の例のように、書込用配線パターンＷ１，Ｗ２を構成する配線パターンの数を任意に変更してもよい。また、第１の絶縁層４１上に形成する配線パターンの数および第２の絶縁層４２上に形成する配線パターンの数を任意に変更してもよい。これらの場合にも、書込用配線パターンＷ１，Ｗ２の伝送損失が低減されるとともに、差動信号の入力時における入出力経過時間が短くなる。
なお、書込用配線パターンＷ１を構成する配線パターンと書込用配線パターンＷ２を構成する配線パターンとは互いに交互に配置されることが好ましい。また、複数の配線パターンの配置は、両端に配置される配線パターン（例えば図５（ｃ）において配線パターンＷ２ｂ，Ｗ２ｃ）の中央線に沿いかつ第１の絶縁層４１の上面に垂直な平面に関して対称であることが好ましい。
（５）実施例および比較例
（５−１）実施例
実施例として、図２に示したサスペンション基板１を作製した。なお、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの厚みをそれぞれ１０μｍとし、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの幅をそれぞれ２０μｍとした。
また、第１の絶縁層４１の厚みを３μｍとし、第２の絶縁層４２の厚みを１０μｍとし、第３の絶縁層４３の厚みｔ１（図３（ｅ））を１５μｍとした。また、第１の絶縁層４１の上面に平行な方向における配線パターンＷ２ｂ，Ｗ１ａの間隔、配線パターンＷ１ａ，Ｗ２ａの間隔および配線パターンＷ２ａ，Ｗ１ｂの間隔をそれぞれ２０μｍとした。
（５−２）比較例
比較例として、図６に示すサスペンション基板を作製した。図６は、比較例のサスペンション基板の模式的断面図である。図６のサスペンション基板１ｇが図２のサスペンション基板１と異なるのは次の点である。
図６のサスペンション基板１ｇにおいては、第１の絶縁層４１上に配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂが形成されている。配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂを覆うように第１の絶縁層４１上に第３の絶縁層４３が形成されている。
なお、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの厚みをそれぞれ１０μｍとし、配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの幅をそれぞれ２０μｍとした。また、第１の絶縁層４１の厚みを１０μｍとし、第３の絶縁層４３の厚みｔ２（図６）を１５μｍとした。また、第１の絶縁層４１の上面に平行な方向における配線パターンＷ２ｂ，Ｗ１ａの間隔、配線パターンＷ１ａ，Ｗ２ａの間隔および配線パターンＷ２ａ，Ｗ１ｂの間隔をそれぞれ２０μｍとした。
（５−３）伝送損失についての評価
実施例および比較例のサスペンション基板１，１ｇについて、差動モード入力および差動モード出力（Ｓｄｄ２１）における損失をシミュレーションにより算出した。
図７は、差動モード入力および差動モード出力における損失のシミュレーション結果を示す図である。図７において、縦軸が利得を示し、横軸が信号の周波数を示す。この場合、負の利得は損失を表す。
図７に示すように、実施例のサスペンション基板１での損失が、比較例のサスペンション基板１ｇでの損失よりも小さかった。この結果から、配線パターンＷ１ｂ，Ｗ２ｂの内側において配線パターンＷ１ｂ，Ｗ２ｂよりも低い位置に配線パターンＷ１ａ，Ｗ２ａが形成されることにより、伝送損失が小さくなることがわかった。
（５−４）入出力経過時間についての評価
実施例および比較例のサスペンション基板１，１ｇについて、差動信号の入力時における入出力経過時間をシミュレーションにより算出した。なお、サスペンション基板１，１ｇの配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの長さをそれぞれ４０ｍｍとした。
図８は、差動信号の入力時における配線パターンＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂの入力電圧および出力電圧のシミュレーション結果を示す図である。図８において、縦軸が電圧を示し、横軸が経過時間を示す。
図８に示すように、実施例のサスペンション基板１において入力電圧が立ち上がってから出力電圧が立ち上がるまでの時間は、比較例のサスペンション基板１ｇにおいて入力電圧が立ち上がってから出力電圧が立ち上がるまでの時間よりも短かった。この結果から、配線パターンＷ１ｂ，Ｗ２ｂの内側において配線パターンＷ１ｂ，Ｗ２ｂよりも低い位置に配線パターンＷ１ａ，Ｗ２ａが形成されることにより、差動信号の入力時における入出力経過時間が短くなることがわかった。
（６）他の実施の形態
上記実施の形態では、ハードディスクドライブ装置のアクチュエータに用いられるサスペンション基板に本発明を適用する例を示したが、これに限らず、他の配線回路基板に本発明を適用してもよい。なお、その場合には、サスペンション本体部１０を設けなくてもよい。
また、上記実施の形態では、書込用配線パターンＷ１，Ｗ２が、互いに接続された複数の配線パターンを含む場合について説明したが、書込用配線パターンＷ１，Ｗ２とは別個に、一対または複数対の信号線路対を構成する配線パターンが設けられてもよい。
（７）請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、第１および第２の絶縁層４１，４２が絶縁層の例であり、配線パターン１ｂが第１の配線パターンの例であり、配線パターン２ｂが第２の配線パターンの例であり、配線パターン２ａが第３の配線パターンの例であり、配線パターン１ａが第４の配線パターンの例である。また、サスペンション本体部１０が金属基板の例であり、タング部１２がヘッド部の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は、種々の電気機器または電子機器等に利用することができる。
第１の実施の形態に係るサスペンション基板の平面図である。 第１の実施の形態に係るサスペンション基板の書込用配線パターンおよびその周辺部分の模式的縦断面図である。 第１の実施の形態に係るサスペンション基板の製造工程を示す図である。 他の実施の形態に係るサスペンション基板の模式的断面図である。 他の実施の形態に係るサスペンション基板の模式的断面図である。 比較例のサスペンション基板の模式的断面図である。 差動モード入力および差動モード出力における損失のシミュレーション結果を示す図である。 差動信号の入力時における入力電圧および出力電圧のシミュレーション結果を示す図である。
符号の説明
１ サスペンション基板
１０ サスペンション本体部
１２ タング部
４１ 第１の絶縁層
４２ 第２の絶縁層
４３ 第３の絶縁層
Ｒ１，Ｒ２ 読取用配線パターン
Ｗ１，Ｗ２ 書込用配線パターン
Ｗ１ａ，Ｗ１ｂ，Ｗ１ｃ，Ｗ２ａ，Ｗ２ｂ，Ｗ２ｃ 配線パターン

Claims (9)

  1. 絶縁層と、
    前記絶縁層上の第１の高さに形成される第１および第２の配線パターンと、
    前記第１および第２の配線パターンの内側において前記絶縁層上の前記第１の高さと異なる第２の高さに形成される第３および第４の配線パターンとを備え、
    前記第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、前記第２および第４の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、
    前記第１の配線パターンと前記第４の配線パターンとが互いに接続され、前記第２の配線パターンと前記第３の配線パターンとが互いに接続されることを特徴とする配線回路基板。
  2. 前記第１および第３の配線パターンの間隔と前記第２および第４の配線パターンの間隔とが互いに等しいことを特徴とする請求項１記載の配線回路基板。
  3. 絶縁層と、
    前記絶縁層上の第１の高さに形成される第１および第２の配線パターンと、
    前記第１および第２の配線パターンの内側において前記絶縁層上の前記第１の高さと異なる第２の高さに形成される第３、第４および第５の配線パターンとを備え、
    前記第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、前記第２および第５の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、前記第３および第５の配線パターンの間に前記第４の配線パターンが配置され、
    前記第１、第２および第４の配線パターンが互いに接続され、前記第３および第５の配線パターンが互いに接続されることを特徴とする配線回路基板。
  4. 前記第１の高さは前記第２の高さよりも高いことを特徴とする請求項１〜３のいずれかに記載の配線回路基板。
  5. 前記第１の高さは前記第２の高さよりも低いことを特徴とする請求項１〜３のいずれかに記載の配線回路基板。
  6. 金属基板をさらに備え、前記金属基板上に前記絶縁層が形成されることを特徴とする請求項１〜５のいずれかに記載の配線回路基板。
  7. 前記金属基板に設けられ、信号の読み書きを行うためのヘッド部をさらに備え、
    前記第１、第２、第３および第４の配線パターンは、前記ヘッド部に電気的に接続されることを特徴とする請求項６記載の配線回路基板。
  8. 絶縁層上の第１の高さに第１および第２の配線パターンを形成する工程と、
    前記第１および第２の配線パターンの内側において前記絶縁層上の前記第１の高さと異なる第２の高さに第３および第４の配線パターンを形成する工程とを備え、
    前記第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、前記第２および第４の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、
    前記第１の配線パターンと前記第４の配線パターンとが互いに接続され、前記第２の配線パターンと前記第３の配線パターンとが互いに接続されることを特徴とする配線回路基板の製造方法。
  9. 絶縁層上の第１の高さに第１および第２の配線パターンを形成する工程と、
    前記第１および第２の配線パターンの内側において前記絶縁層上の前記第１の高さと異なる第２の高さに第３、第４および第５の配線パターンを形成する工程とを備え、
    前記第１および第３の配線パターンは互いに隣接するように配置されるとともに第１の信号線路対を構成し、前記第２および第５の配線パターンは互いに隣接するように配置されるとともに第２の信号線路対を構成し、前記第３および第５の配線パターンの間に前記第４の配線パターンが配置され、
    前記第１、第２および第４の配線パターンが互いに接続され、前記第３および第５の配線パターンが互いに接続されることを特徴とする配線回路基板。
JP2008161599A 2008-06-20 2008-06-20 配線回路基板およびその製造方法 Active JP5139169B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008161599A JP5139169B2 (ja) 2008-06-20 2008-06-20 配線回路基板およびその製造方法
US12/485,091 US8049111B2 (en) 2008-06-20 2009-06-16 Printed circuit board and method of manufacturing the same
CN2009101639115A CN101616540B (zh) 2008-06-20 2009-06-19 配线电路基板和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161599A JP5139169B2 (ja) 2008-06-20 2008-06-20 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010003893A JP2010003893A (ja) 2010-01-07
JP5139169B2 true JP5139169B2 (ja) 2013-02-06

Family

ID=41431012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161599A Active JP5139169B2 (ja) 2008-06-20 2008-06-20 配線回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US8049111B2 (ja)
JP (1) JP5139169B2 (ja)
CN (1) CN101616540B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10327327B2 (en) 2016-09-06 2019-06-18 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US10524355B2 (en) 2016-04-18 2019-12-31 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079378A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 配線構造、データ記録装置、及び電子機器
JP5793849B2 (ja) * 2010-11-02 2015-10-14 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
US20120160548A1 (en) * 2010-12-22 2012-06-28 Contreras John T Interleaved conductor structure with traces of varying width
JP6497853B2 (ja) * 2014-06-30 2019-04-10 日東電工株式会社 配線回路基板およびその製造方法
JP6808266B2 (ja) 2016-05-18 2021-01-06 日東電工株式会社 配線回路基板およびその製造方法
JP6160756B2 (ja) * 2016-08-26 2017-07-12 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP6888668B2 (ja) * 2017-03-27 2021-06-16 株式会社村田製作所 配線基板および電子モジュール
KR101978713B1 (ko) 2017-11-17 2019-05-15 넥센타이어 주식회사 마모 한계를 알리는 소리 발생부를 구비한 차량용 타이어

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717547A (en) * 1996-10-03 1998-02-10 Quantum Corporation Multi-trace transmission lines for R/W head interconnect in hard disk drive
CN1178965A (zh) * 1996-10-03 1998-04-15 昆腾公司 用于硬盘驱动器读/写磁头互联的多迹线传输线
US5995328A (en) 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
JPH10303521A (ja) * 1997-04-23 1998-11-13 Hitachi Ltd 伝送線路基板
JP3725991B2 (ja) * 1999-03-12 2005-12-14 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置
US6900967B1 (en) 2000-02-24 2005-05-31 Magnecomp Corporation Trace flexure suspension with differential insulator and trace structures for locally tailoring impedance
US7142395B2 (en) * 2004-05-14 2006-11-28 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies
JP2006042098A (ja) 2004-07-29 2006-02-09 Kyocera Corp 高周波用配線基板
JP2007115321A (ja) * 2005-10-19 2007-05-10 Nitto Denko Corp 配線回路基板
JP4916235B2 (ja) * 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板
JP4989572B2 (ja) * 2008-07-07 2012-08-01 日東電工株式会社 回路付サスペンション基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10524355B2 (en) 2016-04-18 2019-12-31 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US10327327B2 (en) 2016-09-06 2019-06-18 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
CN101616540A (zh) 2009-12-30
CN101616540B (zh) 2013-03-20
US20090316300A1 (en) 2009-12-24
JP2010003893A (ja) 2010-01-07
US8049111B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5139169B2 (ja) 配線回路基板およびその製造方法
JP4960918B2 (ja) 配線回路基板
JP5091719B2 (ja) 配線回路基板
JP5142951B2 (ja) 配線回路基板およびその製造方法
JP4547035B2 (ja) 配線回路基板およびその製造方法
JP5091810B2 (ja) 配線回路基板およびその製造方法
JP2009206281A (ja) 配線回路基板
JP5484176B2 (ja) 配線回路基板およびその製造方法
JP2009246092A (ja) 配線回路基板およびその製造方法
JP5140028B2 (ja) 配線回路基板およびその製造方法
JP2002197822A (ja) マルチレイヤサスペンション、ヘッドジンバルアセンブリ及び該アセンブリの製造方法
JP2006202359A (ja) 磁気ヘッドサスペンション
JP5924909B2 (ja) 配線回路基板およびその製造方法
JP5174494B2 (ja) 配線回路基板およびその製造方法
JP5139102B2 (ja) 配線回路基板およびその製造方法
US9894774B2 (en) Printed circuit board, method of manufacturing the same and connection terminal
JP5601564B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP2009026909A (ja) 配線回路基板およびその製造方法
JP5190291B2 (ja) 配線回路基板およびその製造方法
JP5644849B2 (ja) 磁気ヘッドサスペンション
JP5091720B2 (ja) 配線回路基板
JP5234770B2 (ja) 磁気ヘッドサスペンションの製造方法
JP2010003892A (ja) 配線回路基板およびその製造方法
JP5482465B2 (ja) サスペンション用フレキシャー基板の製造方法
JP5131605B2 (ja) サスペンション用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5139169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250