JP2012079378A

JP2012079378A - 配線構造、データ記録装置、及び電子機器

Info

Publication number: JP2012079378A
Application number: JP2010223215A
Authority: JP
Inventors: Toru Ezawa; 徹江澤; Tomokazu Okubo; 智和大久保
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-09-30
Filing date: 2010-09-30
Publication date: 2012-04-19
Also published as: US20120081813A1

Abstract

【課題】差動信号の伝送路を複数に分岐した配線構造において、配線の帯域特性を好適にコントロールすること。
【解決手段】プラス信号及びマイナス信号からなる差動信号の伝送路において、プラス信号及びマイナス信号の伝送路が複数に分岐され、分岐された複数の伝送路が信号種ごとに交互に配置されるインタリーブ構造が適用される。このインタリーブ構造の伝送路は、隣接する導体パターン間のギャップと導体パターンそれぞれの幅とが所定条件に基づいて設定される。複数に分岐された伝送路において、外側で隣接する導体パターン間のギャップＰｏｕｔと内側で隣接する導体パターン間のギャップＰｉｎとの関係、及び外側の導体パターンの幅Ｗｏｕｔと内側の導体パターンの幅Ｗｉｎとの関係が適切に調整されて、伝送路の帯域特性が好適に設定される。
【選択図】図３

Description

本発明の実施形態は、差動信号の伝送に係る配線構造、データ記録装置、及び電子機器に関する。

近年、ＨＤＤに代表されるデータ記録装置やＰＣに代表される電子機器の内部で伝送する信号の転送レートが増加している。すなわち、伝送する信号の転送レートが増加することは、信号の周波数帯域が高くなっているということである。例えば［ＧＨｚ］台の高い周波数帯域の信号は差動信号で伝送されることが一般的である。

例えばＨＤＤでは、サスペンション上に配線されるＷｒｉｔｅｒトレースやＲｅａｄｅｒトレースが、差動信号を伝送する構造となっている。ここでトレースとは、配線のことを指し示している。記録媒体（ディスク）の回転数が１５０００［ｒｐｍ］のＨＤＤでは、ディスクに記録する信号又はディスクから読み出される信号の転送レートは、３．０［Ｇｂｐｓ］を超えている。

読み出された信号は、伝送に係る信号品質の劣化を波形等価やエラー訂正の技術により改良することができる。しかし記録する信号は伝送された信号の品質でディスクに記録されることになるため、できるだけ品質を維持して信号を伝送する必要がある。

伝送する信号の転送レート（又は周波数）が高くなると、差動信号の伝送に係る配線構造における信号の通過帯域特性を適切に設定する必要性が生じる。差動信号のプラス信号とマイナス信号とがそれぞれ１本ずつ伝送される配線構造では、信号の通過帯域特性を適切に設定することが容易ではなかった。そこでトレース全体のうちの何れか位置において、プラス信号及びマイナス信号の伝送路をそれぞれ複数に分岐し、分岐したプラス信号及びマイナス信号の伝送路を交互に配置する配線構造が採用されるようになっている。この配線構造は、インタリーブ構造とも称される。このインタリーブ構造による配線構造によれば、インピーダンスのコントロールが容易になり、信号の通過帯域特性を改善することができる。

特開平１０−１２４８３７号公報

差動信号を伝送するための配線構造をインタリーブ構造とするだけでは、ますます高くなる周波数帯域の信号の伝送のための帯域特性の設定に限界があった。すなわち従来は、差動信号の伝送路を複数に分岐した配線構造において、配線の帯域特性を適切にコントロールすることができなかった。

そこで、本発明は上述した課題を解決するために、差動信号の伝送路を複数に分岐した配線構造において、配線の帯域特性を好適にコントロールすることができる配線構造、データ記録装置、及び電子機器を提供することを目的とする。

本実施形態は上述した課題を解決するため、差動信号の正信号を伝送するための複数の正信号用配線と前記差動信号の負信号を伝送するための複数の負信号用配線とが交互に配置される配線構造であって、前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、最も外側に配置される第１配線と当該第１配線と隣接する第１隣接配線との間の第１ギャップ長と、前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、それぞれが前記第１配線とは異なり内側に配置される第２配線と当該第２配線と隣接する第２隣接配線との間の第２ギャップ長と、がアンバランスである配線構造を提供する。

本実施形態に係るデータ記録装置の構成を示すブロック図。本実施形態に係るインタリーブ構造による導体パターンの構造を模式的に示す斜視図。隣接する導体パターン間のギャップ長と導体パターンそれぞれの幅との関係を説明するための断面図。本実施形態に係るインタリーブ構造を適用した導体パターンの第１の形成条件における伝送路の帯域特性図。本実施形態に係るインタリーブ構造を適用した導体パターンの第２の形成条件における伝送路の帯域特性図。本発明の実施形態に係るデータ記録装置を備えた電子機器であるノート型パーソナルコンピュータの斜視図。本発明の実施形態に係る配線構造の部品を備えた電子機器であるノート型パーソナルコンピュータの斜視図。

以下、本実施形態について図面を用いて説明する。
図１は、本実施形態に係るデータ記録装置（以下、ＨＤＤとも称する）１０の構成を示すブロック図である。このＨＤＤ１０は、ホストシステム１００と通信する電子機器でもある。

本実施形態に係るＨＤＤ１０は、磁気ディスク１、スライダ２、サスペンション３、ＶＣＭ（ボイスコイルモータ）４、ＳＰＭ（スピンドルモータ）５などの機構部を有する。またＨＤＤ１０は、モータドライバ２１、ヘッドＩＣ２２、リードライトチャネルＩＣ（以下、ＲＤＣとも称する）３１、ＣＰＵ４１、ＲＡＭ４２、ＮＶＲＡＭ４３、ＨＤＣ（Hard Disc Controller）５０などの回路系のブロックを備える。

本実施形態に係るＨＤＤ１０では、サスペンション３上に複数本の導体パターンが配線されている。導体パターンは、スライダ２とヘッドＩＣ２２とを電気的に接続するための配線である。この導体パターンはトレースと称されることがある。本実施形態に係るＨＤＤ１０では、サスペンション３上の複数の導体パターンは、プラス信号及びマイナス信号による差動信号の伝送路として形成されている。プラス信号及びマイナス信号の伝送路は、それぞれ複数に分岐され、分岐されたプラス信号及びマイナス信号の伝送路は交互に配置される。この配線構造は、インタリーブ構造と称されることがある。本実施形態では、インタリーブ構造の導体パターンにおける特徴的な構造を説明する。

磁気ディスク１は、ＳＰＭ５に固定され、ＳＰＭ５が駆動することで回転する。磁気ディスク１の少なくとも１面は磁気的に情報が記録される記録面である。
スライダ２は、磁気ディスク１の記録面に対応するようにサスペンション３の一端に備えられる。スライダ２は、リードヘッド（不図示）及びライトヘッド（不図示）を備えている。リードヘッド（不図示）は、磁気ディスク１の記録面に磁気記録された信号を読み取る。読み取られた信号は、サスペンション上の導体パターンを介してヘッドＩＣ２２へ出力される。ライトヘッド（不図示）は、ヘッドＩＣ２２からサスペンション上の導体パターンを介して入力されるライト信号（ライト電流）に応じて、磁気ディスク１の記録面に磁気記録する。すなわち、スライダ２に備えられたリードヘッド（不図示）及びライトヘッド（不図示）は、サスペンション上の導体パターンと電気的に接続される。

サスペンション３は、一端にスライダ２、他端に軸受部（不図示）を備えている。サスペンション３は、ＶＣＭ４への駆動電流の供給に応じて、軸受部（不図示）を回転中心として回転し、磁気ディスク１の記録面上でスライダ２を半径方向に移動させる。サスペンション３は、一面に複数本の導体パターンを備えている。

ＶＣＭ４は、モータドライバ２１から供給される駆動信号（電流）に応じて駆動し、サスペンション３を回転させる。
ＳＰＭ５は、モータドライバ２１から供給される駆動信号（電流）に応じて駆動し、磁気ディスク１を回転させる。
モータドライバ２１は、ＣＰＵ４１からの制御に基づいて、ＶＣＭ４を駆動するための駆動信号（電流）をＶＣＭ４へ、ＳＰＭ５を駆動するための駆動信号（電流）をＳＰＭ５へ供給する。

ヘッドＩＣ２２は、スライダ２に備えられたリードヘッド（不図示）からサスペンション上の導体パターンを介して入力された信号を増幅し、増幅した信号をリード情報としてＲＤＣ３１へ出力する。またヘッドＩＣ２２は、ＲＤＣ３１から入力された記録情報に応じたライト信号（ライト電流）を、スライダ２に備えられたライトヘッド（不図示）へ、サスペンション上の導体パターンを介して出力する。

ＲＤＣ３１は、ヘッドＩＣ２２から入力されたリード情報に所定の処理を施して復号化し、復号化した情報をＨＤＣ５０へ出力する。またＲＤＣ３１は、ＨＤＣ５０から入力された記録対象の情報に所定の処理を施して符号化し、この符号化した情報を記録情報としてヘッドＩＣ２２へ出力する。ＲＤＣ３１は、符号化及び復号化のための所定の処理において、ＲＡＭ４２をワークメモリとして利用する。

ＣＰＵ４１は、ＮＶＲＡＭ４３に記憶されたプログラムに従って、ＨＤＤ１０に備えられた各ブロックを制御する。ＣＰＵ４１は、ＶＣＭ４及びＳＰＭ５の回転動作を制御するプロセッサである。ＣＰＵ４１は、プログラムの実行においてＲＡＭ４２をワークメモリとして利用する。

ＲＡＭ４２は、ＲＤＣ３１、ＣＰＵ４１及びＨＤＣ５０のワークメモリである。ＲＡＭ４２には揮発性メモリであるＤＲＡＭが適用される。
ＮＶＲＡＭ４３は、ＣＰＵ４１が実行するプログラムを記憶する不揮発性メモリである。ＮＶＲＡＭ４３に記憶されるプログラムは更新可能である。
ＨＤＣ５０は、ホストシステム１００との間で情報を送信及び受信する通信処理を実行する。ＨＤＣ５０は、ＲＤＣ３１から入力された復号化した情報に所定の処理を施して符号化し、符号化した情報を送信情報としてホストシステム１００へ送信する。またＨＤＣ５０は、ホストシステム１００から受信した受信情報に所定の処理を施して復号化し、復号化した情報を記録対象の情報としてＲＤＣ３１へ出力する。例えばＨＤＣ５０は、ホストシステム１００との間でＳＡＴＡ（Serial Advanced Technology Attachment）規格に準拠した通信処理を実行する。

このような構成により、本実施形態に係るＨＤＤ１０に備えられた複数のブロックによって、磁気ディスク１に記録された情報が読み出され、磁気ディスク１へ情報が記録される。磁気ディスクから読み出された情報及び、磁気ディスク１へ記録される情報は、サスペンション３上の導体パターンを介して電気信号として伝送される。本実施形態では、少なくとも磁気ディスク１へ記録する情報に係る電気信号の伝送に対して、インタリーブ構造の導体パターンにおける特徴的な構造が適用される。この構造によれば、伝送する電気信号の特性に適した伝送路を構成することができる。すなわち、電気信号の伝送路に対する配線の帯域特性を好適にコントロールすることができる。

次に、図２を用いて、サスペンション３上に配線される、本実施形態に係るインタリーブ構造による導体パターンの構造を説明する。図２は、本実施形態に係るインタリーブ構造による導体パターンの構造を模式的に示す斜視図である。

図２に示すように、本実施形態では４本の導体パターン２０１ａ〜２０１ｄが、サスペンション３の一面に、絶縁体層２１０を介して形成される。また導体パターン２０１ａ〜２０１ｄ及び絶縁体層２１０の一部の上面には、絶縁体によるカバー層（不図示）が形成されて、導体パターン２０１ａ〜２０１ｄを保護する。

本実施形態では、導体パターン２０１ａ〜２０１ｄはインタリーブ構造である。すなわち４本の導体パターン２０１ａ〜２０１ｄは、例えば左からプラス信号用、マイナス信号用、プラス信号用、マイナス信号用の順で交互に配線される。最も左の導体パターン２０１ａ及び左から３本目の導体パターン２０１ｃでは、同じ信号であるプラス信号が伝送される。最も右の導体パターン２０１ｄ及び右から３本目の導体パターン２０１ｂでは、同じ信号であるマイナス信号が伝送される。このようなインタリーブ構造とすることで、従来の差動配線よりも、サスペンションに対面する導体パターンの総面積の減少によるキャパシタンス成分が減少し、導体パターン同士の物理的な相互作用の減少によるインダクタンス成分が減少する。結果として、インタリーブ構造とすることで、√（１／ＣＬ）で定義されるＴＥＭ波の伝播速度が増加し、すなわち伝送路の帯域特性が改善する。

本実施形態では、隣接する導体パターン間のギャップ長が所定の長さとなるように形成される。例えば図２に示す例では、導体パターン２０１ａと導体パターン２０１ｂとのギャップ長である外側ピッチと、導体パターン２０１ｃと導体パターン２０１ｄとのギャップ長である外側ピッチとは等しくなるように形成される。また導体パターン２０１ｂと導体パターン２０１ｃとのギャップ長である内側ピッチは、外側ピッチと所定の比率となるように形成される。外側ピッチと内側ピッチとが所定の比率となるように形成することで、伝送路のキャパシタンス及びインダクタンスを好適にコントロールすることが可能となる。すなわち、伝送路の帯域特性を好適にコントロールすることが可能となる。

なお本実施形態では、プラス信号及びマイナス信号をそれぞれ２本ずつに分岐する形態を示したが、例えばそれぞれを３本、４本、もしくはそれ以上の本数に分岐しても構わない。このとき、導体パターン間の数が、プラス信号及びマイナス信号のそれぞれの分岐数にしたがって増加することになる。しかし、各導体パターン間のギャップ長それぞれが所定の長さに調整されて、伝送路の帯域特性が、想定する周波数帯域にコントロールされることになる。なおこれらのプラス信号及びマイナス信号それぞれは、同数で分岐されることが好ましい。また本実施形態では、左からプラス信号用、マイナス信号用、プラス信号用、マイナス信号用の順としたが、この順序が右からであっても構わない。

次に、図３を用いて、本実施形態に係る導体パターンの形成における、隣接する導体パターン間のギャップ長と導体パターンそれぞれの幅との関係を説明する。図３は、隣接する導体パターン間のギャップ長と導体パターンそれぞれの幅との関係を説明するための断面図である。

図３に示した断面図は、図２におけるＸ−Ｘ’断面図である。図２を用いて説明した外側ピッチをＰｏｕｔ、内側ピッチをＰｉｎと定義する。また、外側の導体パターン２０１ａ，２０１ｄの幅をＷｏｕｔ、内側の導体パターン２０１ｂ，２０１ｃの幅をＷｉｎと定義する。Ｐｏｕｔ，Ｐｉｎ，Ｗｏｕｔ，Ｗｉｎそれぞれの寸法は、製造上の公差を有する。製造上の公差は、公称では±１０［μｍ］程度であることが知られているが、実際は±３［μｍ］程度であることが一般的である。すなわち、Ｐｏｕｔ，Ｐｉｎ，Ｗｏｕｔ，Ｗｉｎそれぞれの寸法は、±３［μｍ］程度の公差を有することになる。

また図３に示した断面図について換言すると、導体パターン２０１ａ〜２０１ｄのうち、最も外側の導体パターン２０１ａ及び導体パターン２０１ｄが第１配線と定義される場合、これら第１配線と隣接する導体パターン２０１ｂ及び導体パターン２０１ｃは第１隣接配線として定義される。外側ピッチをＰｏｕｔは、第１配線と第１隣接配線との間の第１ギャップ長となる。また導体パターン２０１ａ〜２０１ｄのうち、第１配線とは異なる内側の導体パターン２０１ｂ又は導体パターン２０１ｃが第２配線と定義される場合、第１配線とは異なり、第２配線と隣接する導体パターン２０１ｃ又は導体パターン２０１ｂは第２隣接配線として定義される。内側ピッチをＰｉｎは、第２配線と第２隣接配線と間の第２ギャップ長となる。そして第１ギャップ長と第２ギャップ長とはアンバランスとなる。

次に、図４，図５を用いて、本実施形態に係るインタリーブ構造を適用した伝送路の帯域特性を説明する。図４は、本実施形態に係るインタリーブ構造を適用した導体パターンの第１の形成条件における伝送路の帯域特性図である。図５は、本実施形態に係るインタリーブ構造を適用した導体パターンの第２の形成条件における伝送路の帯域特性図である。

図４の特性図は、第１の形成条件に基づいて、導体パターンの幅及び隣接する導体パターン間のギャップ長を設定した伝送路の帯域特性のシミュレーション結果である。図４の特性図においては、導体パターンの第１の形成条件として、外側の導体パターン幅Ｗｏｕｔと内側の導体パターン幅Ｗｉｎとが、Ｗｏｕｔ＜Ｗｉｎの関係を満たす。この条件で、外側ピッチＰｏｕｔ／内側ピッチＰｉｎの値が約０．５乃至１．５の範囲で変化した場合の伝送路の帯域特性が算出される。Ｐｏｕｔ／Ｐｉｎの値が約０．５乃至１．５の範囲では、Ｗｏｕｔ＜Ｗｉｎの関係を満たすだけでなく、Ｗｏｕｔ及びＷｉｎそれぞれは所定値である。

このような導体パターンの第１の形成条件においては、Ｐｏｕｔ／Ｐｉｎの値が０．５から１．５と増加することに伴って、伝送路の帯域周波数が増加する結果となった。すなわち、Ｗｏｕｔ及びＷｉｎを一定としたまま、Ｐｏｕｔ／Ｐｉｎの値を１より大きくする（Ｐｏｕｔ＞Ｐｉｎとする）ことで、伝送路の帯域特性を改善することができる。逆に、Ｗｏｕｔ及びＷｉｎを一定としたまま、Ｐｏｕｔ／Ｐｉｎの値を１より小さくする（Ｐｏｕｔ＜Ｐｉｎとする）ことで、伝送路の帯域周波数を下げ、伝送路の帯域特性を抑制することができる。

図５の特性図は、第２の形成条件に基づいて、導体パターンの幅及び隣接する導体パターン間のギャップ長を設定した伝送路の帯域特性のシミュレーション結果である。図５の特性図においては、導体パターンの第２の形成条件として、外側の導体パターン幅Ｗｏｕｔと内側の導体パターン幅Ｗｉｎとが、Ｗｏｕｔ＝ｉｎの関係を満たす。この条件で、外側ピッチＰｏｕｔ／内側ピッチＰｉｎの値が約０．５乃至１．５の範囲で変化した場合の伝送路の帯域特性が算出される。Ｐｏｕｔ／Ｐｉｎの値が約０．５乃至１．５の範囲では、Ｗｏｕｔ＝Ｗｉｎの関係を満たすだけでなく、Ｗｏｕｔ及びＷｉｎそれぞれは所定値である。

このような導体パターンの第２の形成条件においては、Ｐｏｕｔ／Ｐｉｎの値が１．５から０．５と減少することに伴って、伝送路の帯域周波数が増加する結果となった。すなわち、Ｗｏｕｔ及びＷｉｎを一定としたまま、Ｐｏｕｔ／Ｐｉｎの値を１より小さくする（Ｐｏｕｔ＜Ｐｉｎとする）ことで、伝送路の帯域特性を改善することができる。逆に、Ｗｏｕｔ及びＷｉｎを一定としたまま、Ｐｏｕｔ／Ｐｉｎの値を１より大きくする（Ｐｏｕｔ＞Ｐｉｎとする）ことで、伝送路の帯域周波数を下げ、伝送路の帯域特性を抑制することができる。

このように、導体パターンの幅を所定条件に基づいて設定した上で、隣接する導体パターン間のギャップ長を任意にアンバランスに設定することで、伝送路の帯域特性を調整することができる。したがって、本実施形態に係るインタリーブ構造によれば、差動信号の伝送路を複数に分岐した配線構造において、配線の帯域特性を好適にコントロールすることができる。

図６は、本発明の実施形態に係るデータ記録装置を備えた電子機器であるノート型パーソナルコンピュータ（以下、ノートＰＣと称する）１の斜視図である。
図１に示すように本実施形態に係るノートＰＣ１は、キーボード５などが設けられた本体ユニット２と、表示パネル６などを有し本体ユニット２に対して開閉可能に設けられた表示ユニット３とで構成されている。本体ユニット２の端部と表示ユニット３の端部とは、ヒンジ機構４によって回動軸Ａｘ回りに開き状態と閉じ状態との間で相対回動可能に接続される。

便宜上、ノートＰＣ１の使用状態を基準として、本体ユニット２の幅方向（左右方向）をＸ方向、本体ユニット２の利用者側から見た奥行方向（前後方向）をＹ方向、本体ユニット２の厚さ方向（上下方向）をＺ方向とする。それぞれの方向の基準軸となるＸ軸、Ｙ軸、及びＺ軸は、相互に直交する。これ以降の説明では、奥行方向（Ｙ方向）の手前側を前側、奥側を後側と定義する。さらに厚さ方向（Ｚ方向）の表面側を上側、裏面側を下側と定義する。

本体ユニット２は矩形状の筐体２ａを有する。本体ユニット２には、筐体２ａの上側に露出する状態で、入力操作部としてのキーボード５、ポインティングデバイス７、クリックボタン８などが設けられている。図６においては、キーボード５の一部のキーのみが示されている。また筐体２ａは、キーボード５の前側にパームレスト２ｋを有している。

本体ユニット２には、筐体２ａの内部に、メイン回路基板、ＯＤＤ（optical disk device）、及びデータ記録装置１０等が収容されている。データ記憶装置１０はパームレスト２ｋの下方向に配置されているが、この位置に限定されない。データ記録装置１０は、本実施形態の特徴的な構成である、インタリーブ構造を適用した伝送路によって信号を伝送する。

また図７に示すように、データ記憶装置１０は、メイン回路基板とＦＰＣ７００を介して接続され、メイン回路基板上のホストシステム１００との間で例えばＳＡＴＡ規格に準拠した通信を行う。このＦＰＣ７００に、本実施形態の特徴的な構成である、インタリーブ構造を適用した伝送路を適用することも可能である。

なお本実施形態は、本実施形態に係る構成を適用した電子機器として、ノートＰＣ１を例とした実施形態である。しかし本実施形態に係る構成が、携帯型移動端末装置、携帯電話などの電子機器に適用された実施形態であっても構わない。

以上説明したように本実施形態によれば、例えばＨＤＤ１０において、磁気ディスク１へ記録する情報に係る電気信号が、プラス信号及びマイナス信号からなる差動信号で伝送される。これらプラス信号及びマイナス信号の伝送路は複数に分岐され、分岐された複数の伝送路が信号種ごとに交互に配置されるインタリーブ構造が適用される。また伝送路は単にインタリーブ構造であるだけでなく、隣接する導体パターン間のギャップ長と導体パターンそれぞれの幅とが所定条件に基づいて設定される。このような構成により、本実施形態によれば、電気信号の伝送路に対する配線の帯域特性が好適にコントロールされる。従って、本実施形態に係るデータ記録装置によれば、差動信号の伝送路を複数に分岐した配線構造において、配線の帯域特性を好適にコントロールすることができる

なお本発明は、前述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。また、前述した実施形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよく、さらに、異なる実施形態に係る構成要素を適宜組み合わせても良い。

１…磁気ディスク、２…スライダ、３…サスペンション、４…ＶＣＭ（ボイスコイルモータ）、５…ＳＰＭ（スピンドルモータ）、１０…ＨＤＤ、２１…モータドライバ、２２…ヘッドＩＣ、３１…リードライトチャネルＩＣ（ＲＤＣ）、４１…ＣＰＵ、４２…ＲＡＭ、４３…ＮＶＲＡＭ、５０…ＨＤＣ、１００…ホストシステム。

Claims

差動信号の正信号を伝送するための複数の正信号用配線と前記差動信号の負信号を伝送するための複数の負信号用配線とが交互に配置される配線構造であって、
前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、最も外側に配置される第１配線と当該第１配線と隣接する第１隣接配線との間の第１ギャップ長と、前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、それぞれが前記第１配線とは異なり内側に配置される第２配線と当該第２配線と隣接する第２隣接配線との間の第２ギャップ長と、がアンバランスである配線構造。
前記第１配線は第３配線及び第４配線の２つの配線で構成され、前記第３配線と当該第３配線と隣接する第３隣接配線との間の第３ギャップ長、及び、前記第４配線と当該第４配線と隣接する第４隣接配線との間の第４ギャップ長それぞれは、前記第２ギャップ長に対して同比率である請求項１記載の配線構造。
前記複数の正信号用配線の数及び前記複数の負信号用配線の数はそれぞれ２以上である請求項１又は２に記載の配線構造。
前記複数の正信号用配線の数と前記複数の負信号用配線の数とは同数である請求項１乃至３の何れか１項に記載の配線構造。
前記第１配線の幅が前記第２配線の幅よりも短い場合、前記第１ギャップ長は前記第２ギャップ長よりも長い請求項１乃至４の何れか１項に記載の配線構造。
前記第１配線の幅が前記第２配線の幅と同等である場合、前記第１ギャップ長は前記第２ギャップ長よりも短い請求項１乃至４の何れか１項に記載の配線構造。
磁気ディスクにデータを記録する信号を伝送するための導体パターンと、
前記導体パターンを一面に備えるサスペンションと、
を具備し、
前記導体パターンの配線構造は、差動信号の正信号を伝送するための複数の正信号用配線と前記差動信号の負信号を伝送するための複数の負信号用配線とが交互に配置される配線構造であって、
前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、最も外側に配置される第１配線と当該第１配線と隣接する第１隣接配線との間の第１ギャップ長と、前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、それぞれが前記第１配線とは異なり内側に配置される第２配線と当該第２配線と隣接する第２隣接配線との間の第２ギャップ長と、がアンバランスであるデータ記録装置。
磁気ディスクにデータを記録する信号を伝送するための導体パターンと、
前記導体パターンを一面に備えるサスペンションと、
を具備し、
前記導体パターンの配線構造は、差動信号の正信号を伝送するための複数の正信号用配線と前記差動信号の負信号を伝送するための複数の負信号用配線とが交互に配置される配線構造であって、
前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、最も外側に配置される第１配線と当該第１配線と隣接する第１隣接配線との間の第１ギャップ長と、前記交互に配置される複数の正信号用配線及び複数の負信号用配線のうち、それぞれが前記第１配線とは異なり内側に配置される第２配線と当該第２配線と隣接する第２隣接配線との間の第２ギャップ長と、がアンバランスであるデータ記録装置と、
前記データ記憶装置を格納する筐体と、
を具備する電子機器。