TW201422093A - 混合疊層基板，其製造方法及封裝基板 - Google Patents

混合疊層基板，其製造方法及封裝基板 Download PDF

Info

Publication number
TW201422093A
TW201422093A TW102135450A TW102135450A TW201422093A TW 201422093 A TW201422093 A TW 201422093A TW 102135450 A TW102135450 A TW 102135450A TW 102135450 A TW102135450 A TW 102135450A TW 201422093 A TW201422093 A TW 201422093A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
pattern
upper portion
laminated
Prior art date
Application number
TW102135450A
Other languages
English (en)
Inventor
Seung-Wook Park
Dong-Hwan Lee
Romero Christian
Young Do Kweon
Jin-Gu Kim
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201422093A publication Critical patent/TW201422093A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種混合疊層基板及其製造方法。此混合疊層基板，包括一核心層；至少一第一絕緣層，此第一絕緣層是由一感光性樹脂材料所製成，並且此第一絕緣層係形成於此核心層的一上面部分上、一下面部分上、或上面部分與下面部分上；以及至少一第二絕緣層，此第二絕緣層係由一非感光性樹脂材料所製成，並且此第二絕緣層係形成於此核心層的上面部分上、下面部分上、或上面部分與下面部分上。再者，提出包括此混合疊層基板的一封裝基板，以及一混合疊層基板的製造方法。

Description

混合疊層基板，其製造方法及封裝基板
本發明是有關於一種混合疊層基板、其製造方法及封裝基板，且特別是有關於一種混合疊層基板、其製造方法及封裝基板，其中一感光性材料組成之一絕緣基板與一非感光性材料組成之一絕緣基板以混合方式疊層於此混合疊層基板。
依照先前技術之印刷電路板，僅藉由一光孔方法或是一雷射孔方法其中之一以製造一疊層基板。如此一來，會有以下優點，疊層能夠被輕易的製造，且設備或其類似物能夠被持續地使用。然而，感光性材料是昂貴的，但是可使用一光孔形成而具有高密度，並且可根據孔洞的數目降低費用的負擔。在使用雷射孔之預浸材料(prepreg,PPG)疊層的例子中，負擔的費用降低但是疊層的數目可能會因為細緻圖案的疊層而增加，並且隨著設備的發展，孔洞的數目也隨之增加，進一步造成孔洞加工費用可能增加。
以一移動終端(mobile terminal)的例子來說，通常係 施加一護罩(shield)以及用以表面黏著技術(Surface-mount technology,SMT)的一圖案於一層與一底部，如此一來則難以進行佈線(routing)，而一內層具有各個層的功能，例如一信號傳輸線、一接地線(ground,GND)、一電源分布網路(power distribution network,PDN)等等。於此例中，如同先前技術，只有在施用光孔層時，孔洞的尺寸才可被縮小，而此層可因為使用高密度的孔洞而縮小，而在光孔的例子中，孔洞的尺寸可根據一遮罩圖案尺寸而被自由地控制，以增加設計的自由度，但是負擔的費用會增加。同時，當施用此雷射孔層，疊層的數目會因為精緻圖案層的限制而增加，花費可能因為雷射孔等等的加工數目增加而增加。
再者，基板市場近來需要一種具有薄型低層以及低翹曲特性的基板。再者，為了符合此需求，需要一種技術用以實現高密度基板。然而，為了符合高密度，層的數目需要被提高，基板的厚度會因此增加。為符合所有的需求，基板的孔洞尺寸需要被減小而圖案需要更細緻。於此例中，為了縮小孔洞尺寸並且微小化圖案，對於維持疊層數目之設計的需求增加而可能增加實施此製程的費用。
先前技術1：美國專利申請號6,594,893(公開於2003年7月22日)；先前技術2：美國專利申請號6,270,607(公開於2001年8月7日)。
本發明之一目的為簡化一基板之一結構並且降低製 造花費，方法為適當地混合並且疊層一感光性基板材料以及一非感光性基板材料，此細孔加工可在製造一疊層基板時被控制。
本發明之另一目的為藉由解決設計與結構問題以實現最佳的基板結構及製程。
依照本發明之一第一範示性實施例，提出一種混合疊層基板，包括一核心層；至少一第一絕緣層，此第一絕緣層是由一感光性樹脂材料所製成，並且此第一絕緣層係形成於此核心層的一上面部分上、一下面部分上、或上面部分與下面部分上；以及至少一第二絕緣層，此第二絕緣層係由一非感光性樹脂材料所製成，並且此第二絕緣層係形成於此核心層的上面部分上、下面部分上、或上面部分與下面部分上。
可形成一混合疊層結構，第一絕緣層與第二絕緣層於此混合疊層結構中混合並且疊層於核心層的上面部分上、下面部分上、或上面部分與下面部分上。
在混合疊層結構中可形成一通孔，此通孔係用以互相連接第一絕緣層和第二絕緣層之至少其中之一的一上面部分與一下面部分。
第一絕緣層可包括至少一具有較小尺寸的細孔(fine via)，此細孔係用以連接多個形成於第一絕緣層之上面部分與下面部分的圖案，以及第二絕緣層可包括至少一具有較大尺寸的寬孔(wide via)，此寬孔係用以連接多個形成於第二絕緣層之上面部分與下面部分的圖案。
此細孔可為一光孔，並且形成於第一絕緣層之上面部分上的一細緻圖案層包括一信號傳輸線，此細緻圖案層可連接於光孔。而此寬孔可為一雷射貫孔，並且形成於第二絕緣層之上面部分上的一寬圖案層包括一接地線以及一電源分布網路中的至少任何一者，此寬圖案層可連接於雷射貫孔。
此細孔可為一光孔，而此寬孔可為一雷射貫孔，形成於第一絕緣層上的多個光孔具有至少兩種不同尺寸。
第一絕緣層之感光性樹脂材料可包括選自感光性聚羥基苯乙烯(polyhydroxystyrene,PHS)、感光性聚苯噁唑(polybenzoxazole,PBO)、感光性聚醯亞胺(polyimide,PI)、感光性苯並環丁烯(benzocyclobutene,BCB)、感光性聚矽氧烷、感光性環氧樹脂以及酚醛樹脂的至少任何一者。
第二絕緣層可係由選自預浸材料、味之素堆積膜(ajinomoto build-up film,ABF)、覆樹脂銅皮材料(resin coated copper,RCC)、液晶高分子(liquid crystal polymer,LCP)以及鐵弗龍的至少任何一者所製成。
此混合疊層基板更可包括一阻焊層(solder resist,SR)，阻焊層形成於此混合疊層基板之一外層。
核心層可包括一空腔，而此空腔內可埋置有多個電子裝置，埋置電子設備於其中之核心層可疊層(laminated with)第一絕緣層以及第二絕緣層。
此混合疊層結構可具有此空腔，第一絕緣層以及第 二絕緣層混合並且疊層於此混合疊層結構，而此空腔內埋置有多個電子裝置。
依照本發明之一第二範示性實施例，提供一種包括一積體電路(integrated circuit,IC)之封裝基板，包括：如上述之混合疊層基板；以及一積體電路晶片(integrated circuit chip,IC chip)，安裝於此混合疊層基板上或是此混合疊層基板之中。
積體電路晶片可安裝於混合疊層結構之一外部，第一絕緣層與第二絕緣層在混合疊層結構中混合並且疊層於核心層的上面部分上、下面部分上、或上面部分與下面部分上，而靠近積體電路晶片之一絕緣層可為第一絕緣層，並且遠離積體電路晶片之此絕緣層的一內部可具有第二絕緣層。
此積體電路晶片可埋置於一空腔，此空腔係形成於混合疊層結構之一內部，第一絕緣層與第二絕緣層在此混合疊層結構中混合並且疊層於核心層的上面部分上、下面部分上、或上面部分與下面部分上。
依照本發明之一第三範示性實施例，提供一種混合疊層基板的製造方法，包括：製備一核心層並且形成一電路圖案於此核心層上，以及疊層至少一第一絕緣層以及至少一第二絕緣層於此核心層的上面部分上、下面部分上、或上面部分與下面部分上並且形成一圖案，其中第一絕緣層係由感光性樹脂材料所製成，而第二絕緣層係由非感光性材料所製成。
於疊層第一絕緣層及第二絕緣層時，可形成一混合 疊層結構，其中第一絕緣層與第二絕緣層在混合疊層結構中混合並且疊層於核心層的上面部分上、下面部分上、或上面部分與下面部分上。
於疊層第一絕緣層與第二絕緣層以及形成圖案時，可以曝光、顯影以及電鍍形成至少一具有較小尺寸的細光孔於疊層的第一絕緣層上，此細光孔係連接第一絕緣層之多個上面圖案與下面圖案，以及可以雷射鑽孔形成至少一具有較大尺寸的寬雷射貫孔於疊層的第二絕緣層上，此寬雷射貫孔係連接第二絕緣層之上面部分與下面部分的圖案。
於疊層第一絕緣層與第二絕緣層以及形成圖案時，可形成一細緻圖案層於第一絕緣層之上面部分上以連接細光孔，細緻圖案層包括一信號傳輸線，以及可形成一寬圖案層於第二絕緣層之上面部分上以連接寬雷射貫孔，寬圖案層包括一接地線以及電源分布網路中的至少任何一者。
混合疊層基板之製造方法更可包括：疊層第一絕緣層以及第二絕緣層並且形成圖案之後，形成一阻焊層於混合疊層基板之一外部。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
10‧‧‧核心層
11‧‧‧空腔
15‧‧‧電子裝置
20‧‧‧精緻圖案層
25‧‧‧孔
30‧‧‧第一絕緣層
40‧‧‧寬圖案層
45‧‧‧貫孔
50‧‧‧第二絕緣層
65、65’、65”‧‧‧通孔
66‧‧‧通孔
70‧‧‧阻焊層
第1A圖繪示依照本發明一實施例之一混合疊層基板的截面 圖。
第1B圖繪示依照本發明另一實施例之一混合疊層基板的截面圖。
第2A-2F圖繪示依照第1A-1B圖之一混合疊層基板的製造方法。
第3圖繪示依照本發明另一實施例之一混合疊層基板的截面圖。
第4A-4F圖繪示依照第3圖之一混合疊層基板的製造方法。
第5圖繪示依照本發明另一範示性實施例一混合疊層基板之一混合疊層結構示意圖。
為讓本發明之上述內容能更明顯易懂，下文特舉範示性實施例，並配合所附圖示。本說明書中，相同的元件符號係用以描述相同的元件，並且省略其詳細描述以使所屬領域技術者能夠輕易理解本發明。
本說明書中，除非一元件與另一元件之間的連結、耦合或是配置關係有使用例如「直接地」的一詞彙，否則一元件可「直接連結」、「直接耦合」或「直接配置」於另一元件，一元件也可連結、耦合、配置於另一元件且兩元件之間具有其它元件。
雖然本說明書的敘述中使用一單數形式，但是只要不違背本發明之概念並且解釋時並無互相矛盾或並非使用於明顯不同的涵義，則此單數形式可包括一複數形式。在本說明書的敘述中「包含」、「具有」、「包括」、「係配置以包含」等等詞彙並 非用以排除現有或附加之一或更多其餘特性、元件、或其組合。
本說明書的敘述中所提及之相關圖示可為理想或是簡化的範例以敘述本發明之範示性實施例。相關圖示中，可誇張化一形狀、一尺寸、一厚度等等以有效描述技術特徵。
再者，本說明書中「第一」以及「第二」之表達方式係用以區隔一元件於其他元件，並非用以表達數字或順序。
首先，將描述依照本發明一範示性實施例之混合疊層基板，並配合所附圖示。此例中，在配合圖示中未出現之元件符號可為其它圖示中表達相同結構的元件符號。
第1A圖繪示依照本發明一實施例之一混合疊層基板的截面圖，第1B圖繪示依照本發明另一實施例之一混合疊層基板的截面圖，第3圖繪示依照本發明另一實施例之一混合疊層基板的截面圖，第5圖繪示依照本發明另一範示性實施例一混合疊層基板之一混合疊層結構示意圖。
請參照第1A、1B、3、5圖，依照本發明一範示性實施例之一混合疊層基板可配置以包含一核心層10，至少一第一絕緣層30，以及至少一第二絕緣層50。再者，如第1A、1B、3和/或5圖所示之一範例，此混合疊層基板更可包括一阻焊層70。再者，於一範例中，此混合疊層基板可為一埋置有電子裝置15的一混合疊層基板。此混合疊層基板之範示性實施例可應用於移動裝置(mobile devices)，但不限於此。
請參照第1A、1B、3和/或5圖，舉例來說，此核 心層10係形成於此疊層基板之中央並且維持穩定性以對抗此疊層基板之翹曲。如第1A、1B、3圖所示之範例，可於核心層10上形成電路圖案。此例中，此電路圖案可為精緻圖案20，例如一信號傳輸線等等，或/和寬圖案40，例如一接地線、一電源分布網路等等。一般而言，此核心層10可由使用預浸材料之覆銅箔板(copper clad layer,CCL)所製成，此預浸材料係用於一基板，或者此核心層10可由做為中介層(interposer)等等之材料，例如由矽、玻璃、陶瓷等等所製成，但是此核心層10之材料並不限於此。此外，請參照第5圖，舉例來說，此核心層10可具有一通孔66，通孔66係用以連接形成於核心層10之一上面部分上以及一下面部分上之電路圖案。
接著，一第一絕緣層30，以及一第二絕緣層50將配合第1A、1B、3和/或5圖描述於下。至少一第一絕緣層30係配置於核心層10的上面部分上、下面部分上、或上面與下面部分上。第1A、1B、3圖繪示僅各一第一絕緣層30配置於核心層10的上面部分上、下面部分上、或上面與下面部分上，而第5圖繪示多個第一絕緣層30可被配置於核心層10的上面部分上、下面部分上、或上面與下面部分上。再者，至少一第二絕緣層50係配置於核心層10的上面部分上、下面部分上、或上面與下面部分上。此例中，核心層10的上面部分、下面部分、或上面與下面部分可直接接觸此核心層10，但也可具有另一絕緣層或是多個絕緣層介於兩者之間而接觸。至少一第一絕緣層30以及至少 一第二絕緣層50可配設有核心層10的上面部分、下面部分、或上面與下面部分，這樣一來能夠滿足此基板的製造費用、此基板的結構穩定度以及對於高密度的需求。
於此例中，第一絕緣層30可由一感光性樹脂材料所製成。舉例來說，可藉由疊層一感光性樹脂膜或是採用一感光性樹脂糊或一液相感光性樹脂以形成此第一絕緣層30。於一範例中，此感光性樹脂材料可包括選自感光性聚羥基苯乙烯、感光性聚苯噁唑、感光性聚醯亞胺、感光性苯並環丁烯、感光性聚矽氧烷、感光性環氧樹脂以及酚醛樹脂的至少任何一者。此第一絕緣層30係由感光性樹脂材料所製成，如此一來具有一較小尺寸之細光孔可藉由例如曝光以及顯影形成於第一絕緣層30上。
同時，第二絕緣層50可由一非感光性樹脂材料所製成。舉例來說，此第二絕緣層50可由液晶高分子、預浸材料(PPG,FR 1,2,3,4)、鐵弗龍、味之素堆積膜、覆樹脂銅皮材料、或其類似物所製成，但本發明之範示性實施例並非用以限制本發明。於一範例中，此第二絕緣層50可由預浸材料、味之素堆積膜、覆樹脂銅皮材料、液晶高分子以及鐵弗龍中的任何一項所製成。舉例來說，可藉由疊層積聚膜(build-up film)，例如預浸材料以形成此第二絕緣層50。此第二絕緣層50使用非感光性樹脂材料，如此一來相較於使用感光性樹脂材料可節省費用，並且可藉由使用一電腦數據控制(Computer Numerical Control,CNC)工具機或一雷射以形成一適當的貫孔45。舉例來說，可藉由雷射鑽孔形成 位於第二絕緣層50上的一具有一較大的尺寸的寬雷射貫孔45。
再者，請參照第1A、1B、3和/或5圖，於一範例中，第一絕緣層30與第二絕緣層50形成混合疊層結構。第一絕緣層30與第二絕緣層50之混合疊層結構係位於核心層10的上面部分上、下面部分上、或上面與下面部分上。於此例中，雖然並未繪示於圖中，但是第一絕緣層30與第二絕緣層50可交錯疊層，可以在多個第二絕緣層50之間插入至少一個第一絕緣層30的形式疊層。舉例來說，如第1A圖所示，第一絕緣層30與第二絕緣層50之混合疊層結構可包括第二絕緣層50形成於第一絕緣層30上之一混合疊層結構。於此例中，如第5圖所示，第一絕緣層30可被疊層於第二絕緣層50係形成於第一絕緣層30上之一混合結構。或者，如第3圖所示，第一絕緣層30與第二絕緣層50之混合疊層結構可包括第一絕緣層30係形成於第二絕緣層50上的混合疊層結構；如同第5圖所示，第二絕緣層50形成於第一絕緣層30上的混合疊層結構與第一絕緣層30係形成於第二絕緣層50上的混合疊層結構也可被混合。依照第一絕緣層30與第二絕緣層50之混合疊層結構，能夠實現高密度並且獲得對抗疊層基板之翹曲的結構穩定度等等。再者，因為疊層結構會因需求而改變，因此材料可以不對稱地疊層。
於此例中，將會敘述一範例並且配合第5圖。藉由電腦數據控制工具機或雷射穿孔可形成通孔65、65’以及65”，如此用以相互連接在混合疊層結構中第一絕緣層30與第二絕緣 層50的上面部分與下面部分。因此，第一絕緣層30更可具有細光孔25、通孔65、65’以及65”，其中細光孔25可藉由例如曝光與顯影以形成，而藉由電腦數據控制工具機或雷射穿孔可形成通孔65、65’以及65”。在第5圖中，元件符號65’表示藉由雷射穿孔所形成的雷射通孔，元件符號65”表示藉由電腦數據控制工具機穿孔所形成的CNC通孔。此些通孔可被電鍍或其類似物完全填充，而此些通孔之上面部分與下面部分可藉由外壁電鍍製程或其類似製程以相互連接。
儘管未繪示於圖示中，依照另一範例，第一絕緣層30與第二絕緣層50之混合疊層結構中，可設置一黏著層(未標示)於第一絕緣層30與第二絕緣層50之間，此黏著層係用以穩固此兩個異質(heterogeneous)絕緣體間的耦合(coupling)。
再者，依照一範例，將會配合第1A、1B、3和/或5圖更詳細地描述第一絕緣層30與第二絕緣層50。
首先，第一絕緣層30可具有至少一個具有一較小尺寸之細孔25，此細孔25連接形成於第一絕緣層30之上面部分與下面部分的圖案。在本發明中，細孔25表示相較於寬貫孔45而具有較小直徑之結構的一孔洞，並且可藉由例如曝光/顯影製程之光方法(photo method)以形成細孔25。
於一範例中，形成於第一絕緣層30上的細孔25可為一藉由例如光方法所形成之細光孔(fine photo via)25。當提供感光性樹脂材料所製成之第一絕緣層30具有藉由曝光/顯影之光方 法或物理穿孔製成之孔洞，此細孔相較於藉由例如電腦數據控制工具機或雷射穿孔所形成之孔洞具有一較小的尺寸。藉由在第一絕緣層30上形成細光孔25可實現高密度，而因此，第一絕緣層30可以形成在需要高密度的部分，其中需要高密度的部分係在第一絕緣層30與第二絕緣層50之混合疊層結構中。於此例中，具有一較大尺寸之孔洞可自由地形成於第一絕緣層30上，而若是有需求時，除了細孔25或如第5圖所示之藉由CNC或雷射形成的通孔65、65’以及65”，亦可形成例如以雷射加工製成之寬孔於第一絕緣層30上。於另一範例中，具有至少兩種不同尺寸的多個光孔25並形成於第一絕緣層30上亦適用於本發明。光孔25之尺寸可以根據遮罩圖案的尺寸來控制。
再者，於一範例中，精緻圖案層20可形成於第一絕緣層30之上面部分上。形成於第一絕緣層30之上面部分上的精緻圖案層20可包括信號傳輸線並且可與光孔25連接。也就是說，形成於第一絕緣層30之上面部分上的圖案可以是精緻圖案層20，例如信號傳輸線；而細孔25可以是精緻圖案20的一部分，以及形成於第一絕緣層30之上面部分上的精緻圖案層20；其中細孔25係形成於連接精緻圖案層20的第一絕緣層30，而精緻圖案層20係例如形成於第一絕緣層30之上面部分上的信號傳輸線。同時，形成於第一絕緣層30之下面部分上的圖案可以是形成於核心層10之上面部分上的一圖案，其中第一絕緣層30之下面部分與形成於第一絕緣層30之上的細孔25相連接，而核心層 10之上面部分形成如第1A-1B圖所示之第一絕緣層30的下層、如第3圖所示之第二絕緣層50的下層或者另一第一絕緣層30(未繪示於圖中)的下層。舉例來說，第1A圖繪示精緻圖案20係形成於核心層10之上面部分上，其中核心層10之上面部分上形成第一絕緣層30的下層，而精緻圖案層20係例如信號傳輸線；但是如第3圖所示，寬圖案40也可形成於核心層10上，寬圖案層40例如是接地線、電源分布網路或其類似物，其中核心層10係位於第一絕緣層30的下面部分上。
舉例來說，形成於第一絕緣層30之上面部分上的精緻圖案層20，例如信號傳輸線，可藉由例如覆銅箔板、改良半加成製程(modified semi-additive process,MSAP)以及先進改良半加成製程(advanced modified semi-additive process,AMSAP)以形成。於此例中，形成於第一絕緣層30之上面部分上的精緻圖案層20使用光方法，並且形成光孔25穿過第一絕緣層30之內部，如此可形成高密度圖案層。同時，即使精緻圖案層20以及低密度圖案(假設有需求時)需要形成於第一絕緣層30之上面部分上，寬圖案層40可自由地形成。
接著，請參照第1A、1B、3和/或5圖，第二絕緣層50可包括至少一具有一較大尺寸的一寬貫孔45，此寬貫孔45係用以連接形成於第二絕緣層50之上面與下面部分上的圖案。於此例中，由於第二絕緣層50係由非感光性樹脂材料所製成，因此不易藉由曝光/顯影製成之光方法形成寬貫孔45於第二絕緣 層50之上，如此一來可以是藉由例如雷射鑽孔以形成的寬雷射貫孔45。使用雷射鑽孔以形成之寬雷射貫孔45相對於由感光性樹脂材料並藉由光方法以形成的細光孔25具有一較大的直徑。
再者，於另一範例中，寬圖案層40可形成於第二絕緣層50之上面部分上。形成於第二絕緣層50之上面部分上的寬圖案層40可包括一接地線以及一電源分布網路的至少任何一者。於此例中，寬圖案層40可與寬貫孔45(例如雷射貫孔45)連接，此雷射貫孔45具有較大的尺寸且形成於第二絕緣層50之上。舉例來說，此雷射貫孔45藉由雷射加工穿透第二絕緣層50之內部以連接形成於第二絕緣層50之上面部分上的寬圖案層40與形成於第二絕緣層50之下面部分上的一圖案。此接地線、此電源分布網路及其類似物不須為高密度，如此一來雷射貫孔45以及寬圖案層40可形成於第二絕緣層50之上，此第二絕緣層50形成於非感光性材料之堆積膜內，而非感光性材料係例如為預浸材料。也就是說，形成於第二絕緣層50之上的雷射貫孔45以及形成於第二絕緣層50之上面部分上的接地線、電源分布網路等等可為寬圖案40的一部分。再者，形成於第二絕緣層50之下面部分上的圖案可為形成於核心層10之上面部分上的圖案，其中核心層10形成第二絕緣層50之下層(如第3圖所示)、第一絕緣層30之下層(如第1A圖所示)或者另一第二絕緣層之下層(未繪示於圖中)。
再者，可形成於第二絕緣層50之上面部分上或是覆 銅箔板(CCL)上的寬圖案層40，例如接地線或是電源分布網路被加工，因此細緻圖案層，例如信號線可藉由改良半加成製程或先進改良半加成製程自由地形成。舉例來說，寬圖案層40與細緻圖案20可被形成於第二絕緣層50之上。然而，第二絕緣層50可由非感光性材料製成，因此不易像藉由光方法形成光孔一般形成穿透第二絕緣層50之孔洞，如此一來可藉由例如雷射鑽孔以形成寬貫孔45。
如上所述，依照第一絕緣層30與第二絕緣層50之混合疊層結構，只有第一絕緣層30並未疊層於核心層10之上，其中光孔25，也就是細孔25係形成於第一絕緣層30之上；但是第一絕緣層30與第二絕緣層50混合並且疊層，其中雷射貫孔45，也就是寬貫孔45係形成於第二絕緣層50之上，如此一來可節省費用且可獲得用以對抗翹曲的疊層基板之結構穩定度等等。也就是說，需要高密度的部分使用第一絕緣層30，其中細光孔25以及細緻圖案層20係形成於第一絕緣層30之上；而可形成低密度的部分，例如接地線、電源分布網路或其類似物，使用第二絕緣層50，其中寬雷射貫孔45以及寬圖案層40係形成於第二絕緣層50之上，如此一來製造費用、基板的結構穩定度以及對於高密度的需求均可獲得滿足。
接著，將會配合第1A、1B、3圖描述另一範例。
於此例中，如第1A、1B、3圖所示，更可提供一阻焊(SR)層70於此混合疊層基板之外部，例如第一絕緣層30與第 二絕緣層50之混合疊層結構之外部。此阻焊層70係用以保護一接線層，而電路圖案係形成於此接線層。可藉由例如感光性樹脂材料以製成此阻焊層70。再者，雖然並未繪示，此阻焊層70時可具有一孔洞或其類似物，以電性連接此疊層基板之外部。
接著，將會配合第1B圖描述此混合疊層基板之另一範例，並。
依照一範例，根據前述範示性實施例之混合疊層基板，此核心層10包括一空腔11，且可埋置多個電子裝置15於此空腔11。此埋置的電子裝置15可為被動元件(passive devices)，例如電容或其類似物，或者可為主動元件(active devices)。一般而言，任何可埋置至此基板的電子裝置均適用。再者，第一絕緣層30與第二絕緣層50可疊層於埋置有電子裝置15的核心層10之上。舉例來說，第一絕緣層30與第二絕緣層50於此混合疊層結構中混合並且疊層，而此混合疊層結構可疊層於埋置有電子裝置15的核心層10的上面部分上、下面部分上、或上面部分與下面部分上。
或者，於另一範例中，雖然並未繪示，根據前述範示性實施例之混合疊層基板，此空腔(未繪示)係形成於此混合疊層結構中，而第一絕緣層30與第二絕緣層50於此混合疊層結構中混合並疊層，且電子裝置15(未繪示)可埋置於此空腔11內。
接著，將會詳細敘述依照本發明之第二實施例之封裝基板。於此例中，依照前述範示性實施例之混合疊層基板並配 合第1A、1B、3、5圖，並省略重複的敘述。
儘管並未繪示，依照一範例，此包括積體電路的封裝基板包括如前述之第一範示性實施例中的任一混合疊層基板以及積體電路晶片(未繪示)。於此例中，依照前述之第一範示性實施例，此積體電路晶片(未繪示)係埋置於混合疊層基板之內或之上。
舉例來說，儘管並未繪示，於一例中，此積體電路晶片(未繪示)可安裝於此混合疊層結構之外部，其中第一絕緣層30與第二絕緣層50於混合疊層結構中混合並且疊層於核心層10的上面部分上、下面部分上、或上面部分與下面部分上。於此例中，靠近積體電路晶片(未繪示)之絕緣層可為第一絕緣層30，並且遠離積體電路晶片(未繪示)之絕緣層的一內部可具有第二絕緣層50。也就是說，此積體電路晶片(未繪示)係以高密度形成，因此第一絕緣層30係設置於靠近此積體電路晶片(未繪示)的一位置，高密度圖案可形成於此積體電路晶片(未繪示)上，並且，部分可以低密度圖案形成，也就是說，第二絕緣層50係此圖案形成，如此一來可滿足製造費用、結構穩定度以及此封裝基板的高密度之需求。
再者，儘管並未繪示，於一範例中此積體電路晶片(未繪示)可埋置於此空腔(未繪示)，此空腔係形成於此混合疊層結構中，而第一絕緣層30與第二絕緣層50於混合疊層結構中混合並且疊層於核心層10的上面部分上、下面部分上、或上面部分 與下面部分上。於此例中，電性連接此積體電路晶片(未繪示)的部分可為例如第一絕緣層30，且精緻圖案20形成於此第一絕緣層30之上。
接著，將會配合相關圖示詳細敘述依照本發明之一第三範示性實施例之一種混合疊層基板的製造方法。於此例中，依照前述範示性實施例並配合第1A、1B、3、5圖，並省略重複的敘述。
第2A-2F圖繪示依照第1A圖之混合疊層基板的一種製造方法，而第4A-4F圖繪示依照第3圖之混合疊層基板的一種製造方法。
詳細地，第2A和4A圖繪示電路圖案形成於其上之核心層10，第2B圖繪示疊層於核心層10的第一絕緣層30，而第4B圖繪示疊層於核心層10上的第二絕緣層50。第2C和4C圖各繪示一外觀，其中電路圖案形成於第一絕緣層30、第二絕緣層50上，且一孔洞係形成於其內部。第2D和4D圖各自繪示一外觀，其中第二絕緣層50以及第一絕緣層30各自位於一下層上，而此電路圖案形成於此下層上。第2E和4E圖各自繪示一外觀，其中電路圖案形成於第一絕緣層30、第二絕緣層50之上，且此孔洞係形成於其內部，而第2F和4F圖繪示一結構，其中附加阻焊層70。
請參照第2A-2E和/或4A-4E圖，依照一範例，混合疊層基板的製造方法可包括形成電路圖案於核心層10之上(請 參考第2A圖和/或第4A圖)以及形成混合疊層結構(請參考第2B-2E圖和/或第4B-4E圖)。再者，請參照第2F和/或4F圖，在另一範示性實施例中，混合疊層基板的製造方法更可包括形成阻焊層70。
請參照第2A和/或4A圖，首先製備核心層10，而電路圖案係形成於核心層10之上。於此例中，形成於核心層10之上的電路圖案可為精緻圖案20(請參考第4A圖)例如信號傳輸線或其類似物，或者/以及寬圖案40(請參考第2A圖)例如接地線、電源分布網路或其類似物。核心層10之電路圖案的實施可藉由形成例如覆銅箔板於核心層10之上，接著蝕刻或是圖案化覆銅箔板於核心層10之上。位於核心層10之上的電路圖案具有覆銅箔板，此電路圖案的形成一般可藉由基於CCL蝕刻之蓋孔法製程(tenting process)以及改良半加成製程、先進改良半加成製程或其類似製程，以上方法係利用CCL做為種晶層(seed layer)電鍍以形成此圖案。於此例中，藉由MSAP或AMSAP形成之電路圖案相較於蓋孔法製程所形成之電路圖案會較精緻。此核心層10表面之電路圖案製程可根據此層中所需的設計相容性而選擇性施加。舉例來說，可藉由例如半加成製程(semi-additive process,SAP)形成如第4A圖所示之精緻圖案20，而雖然沒有繪示種晶層，但可藉由例如電鍍製程(electroless process)或濺鍍製程(sputtering process)或其類似製程形成此種晶層。於此電路圖案製程中，半加成製程之圖案微小化係根據絕緣層的表面所決定，因 此當此絕緣體之表面粗糙度大時，不易在此絕緣體之表面形成精緻圖案層，而甚至有可能藉由電鍍形成此圖案，例如根據製程的選擇性，在疊層銅之後進行蓋孔法製程等等。
接著，將會配合第2B-2E圖或/和第4B-4E圖描述第一與第二絕緣層之疊層製程以及圖案的圖案化。
藉由疊層第一與第二絕緣層以形成此圖案，至少一由感光性樹脂材料所製成之第一絕緣層30以及至少一由非感光性樹脂材料所製成之第二絕緣層50疊層於核心層10的上面部分上、下面部分上、或上面部分與下面部分上，並且此圖案係形成。此第一絕緣層30係由感光性樹脂材料所製成，如此一來可藉由例如光曝光以及顯影形成細緻圖案層。另一方面，此第二絕緣層50係由非感光性樹脂材料所製成，且在形成此孔洞時施加雷射穿孔，如此一來可藉由光方法以形成寬貫孔45，此寬貫孔45相較於細光孔25具有一較大尺寸。
於此例中，可藉由疊層感光性樹脂膜或是施用感光性樹脂糊或液相感光性樹脂以形成第一絕緣層30。舉例來說，可藉由疊層感光性樹脂膜或是施用感光性樹脂糊或液相感光性樹脂於核心層10上或第二絕緣層50上以形成第一絕緣層30，其中如第2B圖所示之電路圖案係形成於核心層10之上，而如第4D圖所示之寬圖案層40係形成於第二絕緣層50上。於一範例中，此用以形成第一絕緣層30之感光性樹脂材料可包括選自感光性聚羥基苯乙烯、感光性聚苯噁唑、感光性聚醯亞胺、感光性苯並 環丁烯、感光性聚矽氧烷、感光性環氧樹脂以及酚醛樹脂的至少任何一者。
再者，舉例來說，此第二絕緣層50可由例如液晶高分子、預浸材料、鐵弗龍、味之素堆積膜、覆樹脂銅皮材料或其類似物所製成，但本發明之範示性實施例並非用以限制本發明。
請參照第2B-2E圖或/和4B-4E圖，於一範例中，在疊層第一與第二絕緣層的過程中，第一絕緣層30與第二絕緣層50在此混合疊層結構中混合並且疊層，而此混合疊層結構可形成於核心層10的上面部分上、下面部分上、或上面部分與下面部分上。於此例中，第一絕緣層30與第二絕緣層50可被交錯地疊層，但也可以在多個第二絕緣層50之間插入至少一個第一絕緣層30的形式疊層，或者如第5圖所示，也可以在多個第一絕緣層30之中插入至少一個第二絕緣層50的形式疊層。舉例來說，請參照第2B-2E圖，此混合疊層結構可具有第二絕緣層50係形成於第一絕緣層30之上的混合結構，或者請參照第4B-4E圖，此混合疊層結構可具有第一絕緣層30係形成於第二絕緣層50之上的混合結構。儘管未繪示於圖示中，在此混合疊層結構中可設置黏著層(未標示)於第一絕緣層30與第二絕緣層50之間，此黏著層係用以穩固異質絕緣體間的耦合。
再者，儘管未繪示於圖示中，請參照第5圖，在藉由疊層第一絕緣層30與第二絕緣層50以形成此圖案的過程中，藉由電腦數據控制工具機或雷射對於第一絕緣層30與第二絕緣 層50穿孔，以形成通孔65、65’以及65”，因此相互連接在混合疊層結構中第一絕緣層30與第二絕緣層50的上面部分與下面部分。
再者，依照一範例，將會描述第一絕緣層30與第二絕緣層50之疊層過程以及形成此圖案的過程。請參照第2C和/或第4E圖，至少一具有較小尺寸之細孔25係形成於第一絕緣層30之上，而請參照第2E或/和4C圖，至少一具有較大尺寸之寬貫孔45係形成於第二絕緣層50之上。也就是說，請參照第2C或/和4E圖，可藉由進行曝光、顯影以及電鍍於第一絕緣層30上以形成細孔25，並且請參照第2E或/和4C圖，可藉由例如於第二絕緣層50上進行雷射鑽孔以形成寬貫孔45。
第一絕緣層30係由感光性材料所製成，如此一來可藉由使用光阻劑(photoresist)以及進行曝光、顯影與電鍍製程以形成具有一較小尺寸之細光孔25，因此實現高密度。除此之外，第一絕緣層30亦可具有細光孔25，而若有需求可藉由進行例如雷射鑽孔以形成寬雷射貫孔45於此部分，此部分可形成於低密度，或是如第5圖所示，係亦可具有藉由電腦數據控制工具機或雷射所形成之通孔65、65’以及65”，其中寬雷射貫孔45相較於細光孔25具有一較大的尺寸。藉由光方法所形成之細光孔25相較於藉由雷射鑽孔以物理加工之一孔洞通常具有一較小的尺寸。此外，可根據光遮罩圖案的尺寸以控制光孔25的尺寸。
同時，可藉由釔鋁石榴石雷射(Yag laser)、二氧化碳 雷射(CO2 laser)或其類似物以對於形成於第二絕緣層之上的寬雷射貫孔45穿孔，接著可藉由電鍍或是填充導電材料而形成雷射貫孔45。於此例中，第二絕緣層50係由非感光性材料所製成，如此一來不易藉由光方法以形成細光孔。
第一絕緣層30之上面圖案以及下面圖案可透過形成於第一絕緣層30之上的細光孔25以相互連接，而第二絕緣層50之上面圖案以及下面圖案可透過形成於第二絕緣層50之上的寬雷射貫孔45以相互連接。
再者，將會配合第2C或/和4E圖描述一範例。於疊層第一絕緣層30與第二絕緣層50以及形成圖案時，包括信號傳輸線之細緻圖案層20可形成於第一絕緣層30之上面部分上。於此例中，包括信號傳輸線之細緻圖案層20可連接形成於第一絕緣層30之上的細光孔25。同時，形成於第一絕緣層30之下面部分上的圖案與形成於第一絕緣層30之上的細光孔25相連接，並且可以是形成於核心層10之上面部分之上的一圖案，而核心層10之上面部分形成如第2A-2F圖所示之第一絕緣層30的下層、如第4D圖所示之第二絕緣層50的下層或者另一第一絕緣層30(未繪示於圖中)的下層。舉例來說，可藉由例如覆銅箔板加工、改良半加成製程以及先進改良半加成製程或其類似製程以形成位於第一絕緣層30之上的精緻圖案層20。同時，即使細緻圖案層20形成於第一絕緣層30之上面部分上，且架設低密度圖案需要形成於第一絕緣層30之上面部分上，寬圖案層40亦可形成於 其上。
接著，請參照第2E或/和4C圖，於疊層第一絕緣層30與第二絕緣層50以及形成圖案時，包括至少接地線以及電源分布網路的寬圖案層40可形成於疊層的第二絕緣層50之上面部分上。於此例中，形成於第二絕緣層50之上面部分上的寬圖案層40可形成以連接寬雷射貫孔45。再者，穿透第二絕緣層50之內部的寬雷射貫孔45連接至形成於第二絕緣層50之下面部分上的圖案。可藉由例如覆銅箔板之蝕刻以及例如在某些例子中所用的蓋孔法製程，亦可藉由改良半加成製程、先進改良半加成製程以形成位於第二絕緣層50之上的寬圖案層40。
接下來，將會配合第2F或/和4F圖敘述另一範例。
於此例中，如第2F或/和4F圖所示，在第一絕緣層30與第二絕緣層50之疊層以及圖案的形成之後，混合疊層基板的製造方法更可包括形成阻焊層70於此疊層結構之外部。也就是說，如第2F圖所示，此阻焊層70可形成於第二絕緣層50之上，其中寬雷射貫孔45係形成於第二絕緣層50之上；或者如第4F圖所示，此阻焊層70可形成於第一絕緣層30之上，其中細光孔25係形成於第一絕緣層30之上。於此例中，此阻焊層70係用以保護位於第一絕緣層30之上的電路圖案。舉例來說，此阻焊層70可由感光性樹脂所製成。
再者，當此混合疊層基板係埋置有多個電子裝置15的疊層基板，於形成電路圖案於核心層10之上時，空腔11可形 成於核心層10之上，而電子裝置15可埋置於此空腔15中。
或者，儘管並未繪示，於疊層第一絕緣層30與第二絕緣層50以及形成圖案時，第一絕緣層30與第二絕緣層50混合並且疊層，而疊層的第一絕緣層30與第二絕緣層50之混合疊層結構可為第一絕緣層30與第二絕緣層50之混合疊層結構，其中此空腔(未繪示)係藉由例如電腦數據控制工具機或其他方法所形成，而電子裝置(未繪示)係埋置於此空腔(未繪示)中。
如上所述，依照本發明之範示性實施例，當使用此混合疊層基板之結構及其製造方法，有可能藉由實行設計的最佳化以降低疊層厚度，並且藉由以有效率的方式使用昂貴的疊層材料與製程以降低此疊層基板之費用。
再者，可能藉由在製造此疊層基板時，適當地調整細孔層以及寬孔層以減少疊層的層，其中細孔層係例如光孔層，而寬孔層係例如雷射孔層。
再者，有可能藉由混合感光性材料以及一般非感光性基板材料，例如預浸材料，以降低製程費用。此外，可能藉由使用感光性材料以及一般非感光性基板材料以對於各層實施最佳圖案寬度。
再者，根據配置此基板時每一層的主要角色，有可能藉由適當地結合多個層，例如接地線、電源分布網路或其類似物與施加寬圖案的層以及需要精緻圖案的層，例如信號傳輸線等等的層，以減少疊層的層並且最佳化基板製造與基板疊層結構。
係提供相關圖示以及上述範示性實施例以協助本發明所屬技術領域中具有通常知識者理解本發明，然其並非用以限定本發明。此外，根據上述內容之範示性實施例的結合對於本發明所屬技術領域中具有通常知識者可能為明顯的實施。因此，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧核心層
20‧‧‧精緻圖案層
25‧‧‧孔
30‧‧‧第一絕緣層
40‧‧‧寬圖案層
45‧‧‧貫孔
50‧‧‧第二絕緣層
70‧‧‧阻焊層

Claims (19)

  1. 一種混合疊層基板，包括：一核心層；至少一第一絕緣層，該第一絕緣層是由一感光性樹脂材料所製成，並且該第一絕緣層係形成於該核心層的一上面部分上、一下面部分上、或該上面部分與該下面部分上；以及至少一第二絕緣層，該第二絕緣層係由一非感光性樹脂材料所製成，並且該第二絕緣層係形成於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上。
  2. 如申請專利範圍第1項所述之混合疊層基板，其中一混合疊層結構係形成，該第一絕緣層與該第二絕緣層於該混合疊層結構中混合並且疊層於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上。
  3. 如申請專利範圍第2項所述之混合疊層基板，其中在該混合疊層結構中形成一通孔，該通孔係用以互相連接該第一絕緣層與該第二絕緣層之該上面與下面部分。
  4. 如申請專利範圍第1項所述之混合疊層基板，其中該第一絕緣層包括至少具有一較小尺寸的一細孔(fine via)，該細孔係用以連接複數個形成於該第一絕緣層之該上面部分與該下面部分的圖案；以及該第二絕緣層包括至少具有一較大尺寸的一寬貫孔(wide via)，該寬貫孔係用以連接複數個形成於該第二絕緣層之該上面 部分與該下面部分的圖案。
  5. 如申請專利範圍第4項所述之混合疊層基板，其中該細孔係一光孔，並且形成於該第一絕緣層之該上面部分上的一細緻圖案層包括一信號傳輸線，其中該細緻圖案層係連接於該光孔；以及該寬貫孔係一雷射貫孔，並且形成於該第二絕緣層之該上面部分上的一寬圖案層包括一接地線以及一電源分布網路(power distribution network,PDN)中的至少任何一者，其中該寬圖案層係連接於該雷射貫孔。
  6. 如申請專利範圍第4項所述之混合疊層基板，其中該細孔為一光孔，而該寬貫孔為一雷射貫孔；以及形成於該第一絕緣層之上的複數個該光孔具有至少兩種不同尺寸。
  7. 如申請專利範圍第1項所述之混合疊層基板，其中該第一絕緣層之該感光性樹脂材料包括選自感光性聚羥基苯乙烯(polyhydroxystyrene,PHS)、感光性聚苯噁唑(polybenzoxazole,PBO)、感光性聚醯亞胺(polyimide,PI)、感光性苯並環丁烯(benzocyclobutene,BCB)、感光性聚矽氧烷、感光性環氧樹脂以及酚醛樹脂的至少任何一者。
  8. 如申請專利範圍第1項所述之混合疊層基板，其中該第二絕緣層係由選自預浸材料(prepreg,PPG)、味之素堆積膜(ajinomoto build-up film,ABF)、覆樹脂銅皮材料(resin coated copper,RCC)、液晶高分子(liquid crystal polymer,LCP)以及鐵弗龍的至少任何一者所製成。
  9. 如申請專利範圍第1項所述之混合疊層基板，更包括：一阻焊層(solder resist,SR)，形成於該混合疊層基板之一外層。
  10. 如申請專利範圍第1項至第9項的任一項所述之混合疊層基板，其中該核心層包括一空腔；以及該空腔內埋置有複數個電子裝置；以及埋置該電子設備於其中之該核心層係疊層(laminated with)該第一絕緣層以及該第二絕緣層。
  11. 一如申請專利範圍第1項至第9項的任一項所述之混合疊層基板，其中該混合疊層結構係具有一空腔，該第一絕緣層以及該第二絕緣層混合並且疊層於該混合疊層結構；以及該空腔內埋置有複數個電子裝置。
  12. 一種包括一積體電路(integrated circuit,IC)之封裝基板，包括：如申請專利範圍第1項至第9項的任一項所述之該混合疊層基板；以及一積體電路晶片(integrated circuit chip,IC chip)，安裝於該混合疊層基板之上或是該混合疊層基板之中。
  13. 如申請專利範圍第12項所述之封裝基板，其中該積體電路晶片係安裝於該混合疊層結構之一外部，該第一絕緣層與該第 二絕緣層在該混合疊層結構中混合並且疊層於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上；以及一絕緣層，靠近該積體電路晶片之該絕緣層係該第一絕緣層，並且遠離該積體電路晶片之該絕緣層的一內部係具有該第二絕緣層。
  14. 如申請專利範圍第12項所述之封裝基板，其中該積體電路晶片係埋置於一空腔，該空腔係形成於該混合疊層結構之一內部，該第一絕緣層與該第二絕緣層在該混合疊層結構中混合並且疊層於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上。
  15. 一種混合疊層基板的製造方法，包括：製備一核心層並且形成一電路圖案於該核心層之上；以及疊層至少一第一絕緣層以及至少一第二絕緣層於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上並且形成一圖案，其中該第一絕緣層係由感光性樹脂材料所製成，而該第二絕緣層係由非感光性材料所製成。
  16. 如申請專利範圍第15項所述之製造方法，其中於疊層該第一絕緣層及該第二絕緣層時，形成一混合疊層結構，其中該第一絕緣層與該第二絕緣層在該混合疊層結構中混合並且疊層於該核心層的該上面部分上、該下面部分上、或該上面部分與該下面部分上。
  17. 如申請專利範圍第15項所述之製造方法，其中於疊層該 第一絕緣層與該第二絕緣層以及形成該圖案時，以曝光、顯影以及電鍍形成至少具有一較小尺寸的一細光孔於疊層的該第一絕緣層上，該細光孔係連接該第一絕緣層之複數個上面圖案與下面圖案；以及以雷射鑽孔形成至少具有一較大尺寸的一寬雷射貫孔於疊層的該第二絕緣層上，該寬雷射貫孔係連接該第二絕緣層之該上面部分與該下面部分的該圖案。
  18. 如申請專利範圍第17項所述之製造方法，其中於疊層該第一絕緣層與該第二絕緣層以及形成該圖案時，形成一細緻圖案層於該第一絕緣層之該上面部分上以連接該細光孔，該細緻圖案層包括一信號傳輸線；以及形成一寬圖案層於該第二絕緣層之該上面部分上以連接該寬雷射貫孔，該寬圖案層包括一接地線以及該電源分布網路中的至少任何一者。
  19. 如申請專利範圍第15項所述之製造方法，更包括：疊層該第一絕緣層以及該第二絕緣層並且形成該圖案之後，形成一阻焊(SR)層於該混合疊層基板之一外部。
TW102135450A 2012-10-16 2013-10-01 混合疊層基板，其製造方法及封裝基板 TW201422093A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114668A KR101472633B1 (ko) 2012-10-16 2012-10-16 하이브리드 적층기판, 그 제조방법 및 패키지 기판

Publications (1)

Publication Number Publication Date
TW201422093A true TW201422093A (zh) 2014-06-01

Family

ID=50455862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135450A TW201422093A (zh) 2012-10-16 2013-10-01 混合疊層基板，其製造方法及封裝基板

Country Status (5)

Country Link
US (1) US20140104798A1 (zh)
JP (1) JP2014082493A (zh)
KR (1) KR101472633B1 (zh)
CN (1) CN103731979A (zh)
TW (1) TW201422093A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776164B (zh) * 2019-09-12 2022-09-01 日商鎧俠股份有限公司 半導體裝置及其製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015171118A1 (en) * 2014-05-06 2015-11-12 Intel Corporation Multi-layer package with integrated antenna
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US10356916B2 (en) 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20170050192A (ko) * 2015-10-29 2017-05-11 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
KR102003390B1 (ko) * 2016-06-20 2019-07-24 삼성전자주식회사 팬-아웃 반도체 패키지
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN106373938B (zh) * 2016-11-18 2019-02-26 江阴长电先进封装有限公司 一种混合密度封装基板的结构及其封装方法
CN106373939B (zh) * 2016-11-18 2019-04-19 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
WO2018165819A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路连线方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US11488881B2 (en) * 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11631516B2 (en) 2018-04-13 2023-04-18 Anhui Yunta Electronic Technologies Co., Ltd. Inductor stack structure
CN109461716A (zh) * 2018-10-29 2019-03-12 中国电子科技集团公司第十三研究所 混合型多芯片组件及其制备方法
KR20210155981A (ko) * 2020-06-17 2021-12-24 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3728068B2 (ja) * 1997-07-31 2005-12-21 京セラ株式会社 多層配線基板
KR19990047208A (ko) * 1997-12-03 1999-07-05 이형도 다층인쇄회로기판의 제조방법
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
WO2010134511A1 (ja) * 2009-05-20 2010-11-25 日本電気株式会社 半導体装置及び半導体装置の製造方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
KR101085727B1 (ko) * 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776164B (zh) * 2019-09-12 2022-09-01 日商鎧俠股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
KR101472633B1 (ko) 2014-12-15
US20140104798A1 (en) 2014-04-17
JP2014082493A (ja) 2014-05-08
CN103731979A (zh) 2014-04-16
KR20140048563A (ko) 2014-04-24

Similar Documents

Publication Publication Date Title
TW201422093A (zh) 混合疊層基板，其製造方法及封裝基板
JP6079993B2 (ja) 多層穴を製作するためのプロセス
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP2007173775A (ja) 回路基板構造及びその製法
WO2011024921A1 (ja) プリント配線板及びその製造方法
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US7393720B2 (en) Method for fabricating electrical interconnect structure
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
WO2018110437A1 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
KR20170041020A (ko) 인쇄회로기판 및 그 제조방법
TWI678952B (zh) 線路板結構及其製作方法
JP2010225973A (ja) 多層回路基板の製造方法
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
JPH03285398A (ja) 多層回路基板の層間導通構造の形成法
EP3235354B1 (en) Contacting embedded electronic component via wiring structure in a component carrier's surface portion with homogeneous ablation properties
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5860303B2 (ja) 配線基板およびその製造方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
CN210167326U (zh) 玻璃基板结构
TW202412573A (zh) 配線基板