TWI642333B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI642333B
TWI642333B TW106136764A TW106136764A TWI642333B TW I642333 B TWI642333 B TW I642333B TW 106136764 A TW106136764 A TW 106136764A TW 106136764 A TW106136764 A TW 106136764A TW I642333 B TWI642333 B TW I642333B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
patterned
adhesive layer
conductive
Prior art date
Application number
TW106136764A
Other languages
English (en)
Other versions
TW201918123A (zh
Inventor
廖伯軒
劉文芳
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW106136764A priority Critical patent/TWI642333B/zh
Priority to US15/836,937 priority patent/US10477701B2/en
Application granted granted Critical
Publication of TWI642333B publication Critical patent/TWI642333B/zh
Publication of TW201918123A publication Critical patent/TW201918123A/zh
Priority to US16/592,748 priority patent/US10813231B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)

Abstract

一種電路板包含基板、第一介電層、黏合層、第二介電層以及導電線路。第一介電層設置於基板上。黏合層貼合於第一介電層上，且具有至少一第一通孔。黏合層之第一通孔具有一內壁。第二介電層設置於黏合層上，且具有連通於第一通孔之第二通孔。導電線路位於第二介電層之第二通孔中，且接觸黏合層之內壁。

Description

電路板及其製造方法
本揭露係關於一種電路板，特別係關於一種電路板的製造方法。
電路板係目前手機、電腦以及數位相機等電子裝置(electronic device)及/或電視、洗衣機以及冰箱等家電用品所需要的零件。詳細而言，電路板能承載以及提供晶片(chip)、被動元件(passive component)、主動元件(active component)以及微機電系統元件(Microelectromechanical Systems，MEMS)等多種電子元件(electronic component)裝設於其上。如此，電流可以經由電路板而傳輸至前述之電子元件，進而使得電子裝置及/或家電用品可運作。
依據本揭露之一實施方式，電路板包含基板、第一介電層、黏合層、第二介電層以及導電線路。第一介電層設置於基板上。黏合層貼合於第一介電層上，且具有至少 一第一通孔。黏合層之第一通孔具有一內壁。第二介電層設置於黏合層上，且具有連通於第一通孔之第二通孔。導電線路位於第二介電層之第二通孔中，且接觸黏合層之內壁。
於本揭露的一或多個實施方式中，前述之黏合層具有相對於基板之頂表面。黏合層之頂表面接觸第二介電層。
於本揭露的一或多個實施方式中，前述之電路板更包含至少一導電柱。第一介電層具有至少一導孔。導電柱位於第一介電層之導孔中，且接觸基板。黏合層具有第三通孔。黏合層之第三通孔的內壁暴露於第一介電層與第二介電層之間，面向第一介電層之導孔，且接觸導電柱。
依據本揭露之另一實施方式，電路板的製造方法包含：形成經圖案化之第一介電層於基板上。形成黏合層於經圖案化之第一介電層上。形成第二介電層於黏合層上。圖案化第二介電層以及黏合層。
於本揭露的一或多個實施方式中，前述之形成黏合層於經圖案化之第一介電層上包含：貼合黏合層於經圖案化之第一介電層上，使得黏合層覆蓋經圖案化之第一介電層以及基板。
於本揭露的一或多個實施方式中，前述之圖案化第二介電層以及黏合層包含：對第二介電層進行曝光製程。對經曝光之第二介電層進行顯影製程，以暴露出黏合層之一部分。
於本揭露的一或多個實施方式中，前述之圖案化 第二介電層以及黏合層更包含：移除黏合層之一部分，以至少暴露出經圖案化之第一介電層之至少一部分。
於本揭露的一或多個實施方式中，前述之移除黏合層之部分係利用濕蝕刻製程執行。
於本揭露的一或多個實施方式中，電路板的製造方法更包含：於形成經圖案化之第一介電層於基板上之前，形成導線層於基板上。導線層藉由經圖案化之第一介電層相分離於黏合層。
於本揭露的一或多個實施方式中，電路板的製造方法更包含：填入導電材料至少於經圖案化之第二介電層中，使得導電材料接觸經圖案化之黏合層。
綜上所述，本揭露藉由黏合層以結合第一介電層與第二介電層，因而可避免介電層之間結合力不佳的問題，並可提高電路板於結構上的強度。此外，由於本實施方式之黏合層形成於第一介電層與第二介電層之間，並藉由其內壁接觸而黏合導電線路。因此，於細線路與介電層之間接觸面積較小的情況下，黏合層可提高導電線路與第一介電層與第二介電層之間的結合力，進而降低細線路與介電層相互分離的機會並實現導電線路的微縮，使得本實施方式之電路板可被薄型化以及微縮。
1‧‧‧電路板
10‧‧‧基板
12、12’、12”‧‧‧第一介電層
13、13’‧‧‧第一黏合層
14、14’、14”‧‧‧第二介電層
15‧‧‧第二黏合層
16、16’、16”‧‧‧遮罩層
17‧‧‧導電材料
18‧‧‧導線層
100‧‧‧第一表面
102‧‧‧第二表面
120‧‧‧導孔
122、142、162‧‧‧曝光區
124、144、164‧‧‧非曝光區
126、134‧‧‧頂表面
130、138、140、146、150‧‧‧通孔
132、136‧‧‧內壁
160‧‧‧開口
170、172‧‧‧導電線路
174‧‧‧導電柱
D1、D2‧‧‧方向
P1‧‧‧曝光製程
P2‧‧‧顯影製程
P3‧‧‧濕蝕刻製程
P4‧‧‧乾蝕刻製程
P5‧‧‧熱剝除製程
S1、S2‧‧‧距離
T1、T2‧‧‧厚度
W1、W2‧‧‧線寬
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖至第16圖分別繪示依據本揭露一實施方式之電路板於不同中間製造階段下的剖視圖。
第17圖繪示第16圖中所示之部分結構的放大圖。
以下的說明將提供許多不同的實施方式或實施例來實施本揭露的主題。元件或排列的具體範例將在以下討論以簡化本揭露。當然，這些描述僅為部分範例且本揭露並不以此為限。例如，將第一特徵形成在第二特徵上或上方，此一敘述不但包含第一特徵與第二特徵直接接觸的實施方式，也包含其他特徵形成在第一特徵與第二特徵之間，且在此情形下第一特徵與第二特徵不會直接接觸的實施方式。此外，本揭露可能會在不同的範例中重複標號或文字。重複的目的是為了簡化及明確敘述，而非界定所討論之不同實施方式及配置間的關係。
此外，空間相對用語如「下面」、「下方」、「低於」、「上面」、「上方」及其他類似的用語，在此是為了方便描述圖中的一個元件或特徵與另一個元件或特徵的關係。空間相對用語除了涵蓋圖中所描繪的方位外，該用語更涵蓋裝置在使用或操作時的其他方位。也就是說，當該裝置的方位與圖式不同(旋轉90度或在其他方位)時，在本文中所使用的空間相對用語同樣可相應地進行解釋。
請參照第1圖至第16圖。第1圖至第16圖分別繪示依據本揭露一實施方式之電路板1(標示於第16圖中)於不同中間製造階段下的剖視圖。
如第1圖所示，提供基板10。本實施方式之基板10具有相對之第一表面100以及第二表面102，且可為陶瓷板、金屬板、有機板或其他任何適合的結構。於本實施方式中，於平行於基板10之方向定義為方向D1，實質上垂直於基板10之方向定義為方向D2，且方向D2實質上正交於方向D1。於一些實施方式中，方向D2與方向D1也可為非正交。
接著，分別於基板10的第一表面100以及第二表面102上形成導線層18。接著，分別於基板10的第一表面100以及第二表面102上壓合第一介電層12，使得第一介電層12接觸基板10的第一表面100以及第二表面102，並使得導線層18分別嵌入於第一介電層12。本實施方式之第一介電層12具有相對於基板10之頂表面126。此外，於一些實施方式中，第一介電層12的厚度介於約15微米(μm)與約40微米(μm)之間，但本揭露不以此為限。舉例來說，本實施方式之第一介電層12的厚度介於約25微米與約35微米之間。
於本實施方式中，第一介電層12的材質為感光型介層材料(PhotoimageableDielectric,PID)，且感光型介層材料不限於正型或負型感光機制。舉例來說，本實施方式之第一介電層12的材質包含環氧樹脂膜、由日本味之素公司之專利所製造之絕緣膜(Ajinomoto Build-up Film,ABF)、預浸料(Prepreg,PP)或其他任何適合的材料。於本實施方式中，將第一介電層12壓合於基板10的方法包含真空壓膜製程，但本揭露不以此製程為限。此外，本實施方式之真空壓膜製程所使用的機台可包含批次式單段壓膜機 或批次式多段真空壓膜機。
如第2圖所示，於壓合第一介電層12於基板10上之後，圖案化第一介電層12。進一步而言，本實施方式對第一介電層12進行曝光製程P1，以於第一介電層12’上形成曝光區122以及非曝光區124。舉例而言，本實施方式之曝光製程P1所使用的機台可包含直接成像(Imaging System,DI)機台、鐳射直接成像(Laser Direct Imaging,LDI)機台、步進式(Stepper)機台、接觸式曝光(Contact)機台或其他任何適合的機台。
如第3圖所示，於對第一介電層12進行曝光製程P1之後，對經曝光之第一介電層12’進行顯影製程P2，以於基板10上形成經圖案化之第一介電層12”。進一步而言，本實施方式藉由顯影製程P2移除經曝光之第一介電層12’中的非曝光區124並保留曝光區122，以形成導孔120。導線層18經由經圖案化之第一介電層12”之導孔120而被暴露出。
接著，於顯影製程P2完成之後，利用固化製程以固化經圖案化之第一介電層12”。於一些實施方式中，本實施方式之固化製程可包含熱固化製程、光固化製程、上述製程之組合或其他任何適合的製程。
如第4圖所示，於形成經圖案化之第一介電層12”之後，第一黏合層13形成於經圖案化之第一介電層12”上。進一步而言，本實施方式係貼合第一黏合層13於經圖案化之第一介電層12”上，使得第一黏合層13覆蓋經圖案 化之第一介電層12”、導線層18以及基板10。第一黏合層13具有相對於基板10之頂表面134。此外，導線層18藉由經圖案化之第一介電層12”而與第一黏合層13相分離。於本實施方式中，第一黏合層13的材質為絕緣材料，其厚度介於約5微米與約10微米之間，但本揭露不以此為限。舉例而言，本實施方式之第一黏合層13的材質可包含環氧樹脂(epoxy)、聚酰胺(polyamide)、聚酯(polyester)、其他任何適合的材料或前述材料之任意組合。再者，於本實施方式中，將第一黏合層13貼合於經圖案化之第一介電層12”係藉由真空壓膜機、滾輪貼合或熱壓貼合，而第一黏合層13的剝離溫度係大於280℃，但本揭露不以此為限。本實施方式之第一黏合層13相較於後續製所形成之第二介電層14(見第5圖)，其對高能離子或電子轟擊蝕刻去除的抵抗能力較高，因而於進行後續之移除製程中，第二介電層14的一部分可被選擇性的移除並保留第一黏合層13。
如第5圖所示，於形成第一黏合層13於經圖案化之第一介電層12”之後，第二介電層14形成於第一黏合層13上。亦即，第一黏合層13之頂表面134接觸並支撐第二介電層14。於本實施方式中，第二介電層14的材質為感光型介層材料，且其厚度介於約5微米與約20微米之間。此外，於方向D2上第二介電層14的厚度係大於第一黏合層13的厚度，但本揭露不以此為限。於本實施方式中，第二介電層14係藉由真空壓膜機形成於第一黏合層13上。藉此，本實施方式藉由第一黏合層13以結合經圖案化之第一介電層 12”與第二介電層14，因而可提高介電層之間的結合力，並提高電路板1於結構上的強度。
如第6圖所示，於形成第二介電層14於第一黏合層13上之後，圖案化第二介電層14。進一步而言，本實施方式對第二介電層14進行曝光製程P1，以於第二介電層14’上形成曝光區142以及非曝光區144。
如第7圖所示，於對第二介電層14進行曝光製程P1之後，對經曝光之第二介電層14’進行顯影製程P2，以於第一黏合層13上形成經圖案化之第二介電層14”。進一步而言，本實施方式藉由顯影製程P2移除經曝光之第二介電層14’中的非曝光區144並保留曝光區142，以形成通孔140。第一黏合層13之一部分經由經圖案化之第二介電層14”之通孔140而被暴露出。接著，於顯影製程P2完成之後，利用固化製程以固化經圖案化之第二介電層14”。
如第8圖所示，於形成經圖案化之第二介電層14”之後，圖案化第一黏合層13。進一步而言，本實施方式移除第一黏合層13之一部分，以形成通孔130以及通孔138。於本實施方式中，通孔130係位於曝光區122上方，而通孔138係位於導線層18以及導孔120上方。經圖案化之第一黏合層13’的通孔130以及通孔138連通於經圖案化之第二介電層14”之通孔140，且分別具有內壁132以及內壁136。詳細而言，通孔138之內壁136暴露於第一介電層12’與第二介電層14”之間，且面向導孔120。於本實施方式中，移除第一黏合層13之前述部分係利用濕蝕刻製程P3執 行，但本揭露不以此為限。本實施方式之濕蝕刻製程P3中所使用的溶液包含丙酮(acetone)、甲基乙基酮(methyl ethyl ketone)、甲苯(toluene)或前述材料之任意組合。
如第9圖所示，於形成經圖案化之第一黏合層13’之後，進一步圖案化經圖案化之第二介電層14”。首先，第二黏合層15形成於經圖案化之第二介電層14”上，使得由後續製程所形成之遮罩層16(見第10圖)可經由第二黏合層15黏合於第二介電層14”上。進一步而言，本實施方式之第二黏合層15係貼合於第二介電層14”上，使得第二黏合層15覆蓋經圖案化之第一介電層12”、第一黏合層13’、第二介電層14”以及導線層18。於本實施方式中，第二黏合層15的剝離溫度係低於經圖案化之第一黏合層13’的剝離溫度，且其材質為絕緣材料，但本揭露不以此為限。於一些實施方式中，第二黏合層15的材質包含加熱可軟化之材料或可溶於溶劑之材料。舉例而言，本實施方式之第二黏合層15的材質可包含環氧樹脂(epoxy)、酚系樹脂(phenolic)、其他任何適合的材料或前述材料之任意組合。
如第10圖所示，於形成第二黏合層15於經圖案化之第二介電層14”上之後，遮罩層16形成於經圖案化之第二介電層14”上。於本實施方式中，遮罩層16的材質為感光光阻硬膜。
如第11圖所示，於形成遮罩層16於第二黏合層15上之後，圖案化遮罩層16。進一步而言，本實施方式對遮罩層16進行曝光製程P1，以於經曝光之遮罩層16’上形成 曝光區162以及非曝光區164。
如第12圖所示，於對遮罩層16進行曝光製程P1之後，對經曝光之遮罩層16’進行顯影製程P2，以於第二黏合層15上形成經圖案化之遮罩層16”。進一步而言，本實施方式藉由顯影製程P2移除經曝光之遮罩層16’中的非曝光區164並保留曝光區162，以形成至少一開口160。第二黏合層15之一部分經由經圖案化之遮罩層16”的開口160而被暴露出。接著，於顯影製程P2完成之後，利用固化製程以固化經圖案化之遮罩層16”。
如第13圖所示，於形成經圖案化之遮罩層16”之後，經由經圖案化之遮罩層16”之開口160對第二黏合層15進行移除製程，並進一步對經圖案化之第二介電層14”進行移除製程，直到經圖案化之第一黏合層13’之頂表面134之一部分被暴露出。於本實施方式中，對第二介電層14”進行移除製程係利用乾蝕刻製程P4執行。舉例而言，乾蝕刻製程P4可包含電漿蝕刻(plasma etching)製程、離子束蝕刻(Ion Beam Etching)製程、反應性離子蝕刻(Reactive Ion Etching,RIE)或其他任何適合之製程。進一步而言，第二黏合層15以及經圖案化之第二介電層14”分別藉由乾蝕刻製程P4形成相連通之通孔150以及通孔146。於本實施方式中，經圖案化之第二介電層14”的通孔146係位於相鄰之通孔140之間。此外，本實施方式之經圖案化之第一黏合層13’可作為蝕刻阻擋層以確定乾蝕刻製程P4的蝕刻終點。
本實施方式以蝕刻製程配合經由經圖案化之遮 罩層16”以形成通孔146，而非利用曝光製程P1以及顯影製程P2以形成通孔146，因而可避免於製作細線路之通孔時，因曝光期間解析度不佳而無法達到設計上之寬度等問題。藉此，於後續的製程之後，本實施方式可實現線路的微縮，並藉由乾蝕刻製程P4以及經圖案化之遮罩層16”以準確地定位細線路的位置。舉例而言，本實施方式之通孔146於方向D1上的寬度以及方向D2的厚度可分別小於5微米。
如第14圖所示，於經圖案化之第一黏合層13’之頂表面134之一部分被暴露出之後，經圖案化之遮罩層16”被移除，以暴露出經圖案化之第二介電層14”以及第一黏合層13’之頂表面134。於本實施方式中，移除經圖案化之遮罩層16”的方法為熱剝除製程P5，但本揭露不以此為限。詳細而言，本實施方式利用熱剝除製程P5將第二黏合層15(見第13圖)自經圖案化之第二介電層14”剝離，以同時將經圖案化之遮罩層16’自經圖案化之第二介電層14”剝離。於一些實施方式中，本實施方式也可利用雷射剝除製程將第二黏合層15自經圖案化之第二介電層14”剝離，但本揭露不以此為限。
藉此，本實施方式藉由經圖案化之第一黏合層13’將經圖案化之遮罩層16”黏合於第二介電層14”上，因此當移除經圖案化之遮罩層16”時，僅需剝除第二黏合層15即可同時移除經圖案化之遮罩層16”，而不須其他額外的製程以移除經圖案化之遮罩層16”。因此，本實施方式可 簡化本實施方式之電路板1於製程上的步驟，並可降低電路板1的製造成本。
如第15圖所示，自經圖案化之第二介電層14”上移除第二黏合層15以及經圖案化之遮罩層16”之後，將導電材料17至少填入於經圖案化之第二介電層14”之通孔140以及通孔146中，且填入於經圖案化之第一介電層12”之導孔120中。進一步而言，於通孔140中的導電材料17進一步延伸至經圖案化之第一黏合層13’之通孔130以及通孔138中，並分別接觸其內壁132以及內壁136。於通孔146中的導電材料17接觸第一黏合層13’之頂表面134。
於本實施方式中，導電材料17的形成方法包含電鍍、物理氣相沉積(Physical vapor deposition,PVD)製程或其他任何適合的製程。於本實施方式中，導電材料17的材質為銅，但本揭露不以此為限。於一些實施方式中，導電材料17也可包含為銀(Ag)、鎳(Ni)、銅(Cu)、金(Au)、鈀(Pd)、前述材料之任意組合或其他任何適合之材料。
如第16圖所示，於填入導電材料17至少於經圖案化之第二介電層14”中之後，進行平坦化製程以形成多個導電線路170、導電線路172以及至少一導電柱174。具體而言，本實施方式之平坦化製程移除導電材料17的上半部分，進而暴露出經圖案化之第二介電層14”，並同時形成內埋於經圖案化之第二介電層14”的線路(即，內埋式線路)。舉例來說，至少位於通孔140中的導電材料17形成導電線路170，位於通孔146中的導電材料17形成導電線路172，而 至少位於導孔120中的導電材料17形成導電柱174。
詳細而言，本實施方式之導電線路170穿過經圖案化之第一黏合層13’以及第二介電層14”，且位於通孔130、通孔138以及通孔140中以形成內埋式之細線路。具體而言，本實施方式之導電線路170的厚度約小於10微米，而其線寬約小於10微米，但本揭露不以此為限。進一步而言，於細線路與介電層之間之接觸面積較小的情況下，細線路與介電層之間的結合力會較低，因而提高細線路與介電層相互分離的機會。
然而，本實施方式之導電線路170接觸通孔130之內壁132，並接觸經圖案化之第一介電層12”之頂表面126。藉此，由於本實施方式之經圖案化之第一黏合層13’形成於經圖案化之第一介電層12”與第二介電層14”之間，並藉由其內壁132接觸而黏合導電線路170。因此，經圖案化之第一黏合層13’可提高導電線路170與經圖案化之第一介電層12”與第二介電層14”之間的結合力。
此外，本實施方式之導電線路172位於圖案化之第二介電層14”的通孔146中，且位於多個第二導電線路170中相鄰之兩者之間以形成內埋式之細線路。具體而言，本實施方式之導電線路172的厚度約小於5微米，而其線寬約小於5微米，但本揭露不以此為限。
本實施方式之導電線路172接觸經圖案化之第一黏合層13’的頂表面134。藉此，由於本實施方式藉由經圖案化之第一黏合層13’之頂表面134接觸而黏合導電線路 172。因此，經圖案化之第一黏合層13’可提高導電線路172與經圖案化之第一介電層12”與第二介電層14”之間的結合力，以避免金屬與介電層之間因結合力不佳所可能導致的問題。
再者，本實施方式之導電柱174位於經圖案化之第一介電層12”之導孔120中，接觸導線層18，且接觸經圖案化之第一黏合層13’之內壁136。藉此，由於本實施方式藉由經圖案化之第一黏合層13’之內壁136接觸而黏合導電柱174。因此，經圖案化之第一黏合層13’可提高導電柱174與經圖案化之第一介電層12”與第二介電層14”之間的結合力。
於本實施方式中，執行平坦化製程的方法可包含刷磨(Scrub)製程、化學機械研磨(Chemical Mechanical Polishing,CMP)製程或其他任何適合的製程。
請參照第17圖。第17圖繪示第16圖中所示之部分結構的放大圖。如第17圖所示，於本實施方式中，導電線路170以及導電線路172於方向D1上分別具有線寬W1以及線寬W2，而於方向D2上分別具有厚度T1以及厚度T2。舉例而言，本實施方式之導電線路170的線寬W1以及厚度T1分別小於10微米，而本實施方式之導電線路172的線寬W2以及厚度T2分別小於10微米，但本揭露不以此為限。
此外，於本實施方式中，相鄰之導電線路170相距距離S1，而相鄰之導電線路172與導電線路170相距距 離S2。於一些實施方式中，導電線路170之線寬W1及厚度T1、導電線路172之線寬W2及厚度T2、相鄰之導電線路170之距離S1以及導電線路172與導電線路170之距離S2具有下述關係：0.5W2/W11；T2<T1
1.5S1/W13；以及0.5S2/W21；亦即，於本實施方式中，導電線路172的線寬W2實質上小於等於導電線路170的線寬W1，但大於等於導電線路170之線寬W1的一半。導電線路172的厚度T2實質上小於導電線路170厚度T1，但本揭露不以前述關係為限。
此外，相鄰之導電線路170之距離S1實質上小於等於導電線路170之線寬W1的三倍，但大於等於導電線路170之線寬W1的1.5倍。導電線路172與導電線路170之距離S2實質上小於等於導電線路172的線寬W2，但大於等於導電線路172之線寬W1的一半，但本揭露不以前述關係為限。也就是說，藉由本實施方式所製造的導電線路172可具有實質上小於導電線路170的線寬W2，並可設置於誤差容許範圍更小的空間中，因而使得電路板1可被薄型化以及微縮。
由以上對於本發明之具體實施方式之詳述，可以明顯地看出本揭露藉由第一黏合層以結合第一介電層與第二介電層，因而可避免介電層之間結合力不佳的問題，並可 提高電路板於結構上的強度。再者，本實施方式藉由第一黏合層將遮罩層黏合於第二介電層上，因此當移除遮罩層時，僅需剝除第二黏合層即可同時移除遮罩層，而不須其他額外的製程以移除遮罩層。因此，本實施方式可簡化本實施方式之電路板於製程上的步驟，並可降低電路板的製造成本。
此外，由於本實施方式之第一黏合層形成於第一介電層與第二介電層之間，並藉由其內壁及/或頂表面接觸而黏合導電線路。因此，第一黏合層可提高導電線路與第一介電層與第二介電層之間的結合力。
再者，本實施方式以蝕刻製程配合經由經圖案化之遮罩層以於介電層上形成通孔，而非利用曝光製程以及顯影製程以形成通孔。因此，本實施方式可避免於製作細線路之通孔時，因曝光期間解析度不佳而無法達到設計上之寬度等問題。藉此，於後續的製程之後，本實施方式可實現線路的微縮。此外，本實施方式藉由蝕刻製程以及經圖案化之遮罩可準確地定位線路的位置。也就是說，本實施方式的導電線路可具有實質上較小的線寬，並可設置於誤差容許範圍更小的空間中，因而使得本實施方式之電路板可被薄型化以及微縮。
前述多個實施方式的特徵可使本技術領域中具有通常知識者更佳地理解本揭露之各個態樣。本技術領域中具有通常知識者應可瞭解，為了達到相同之目的及/或本揭露之實施方式之相同優點，其可利用本揭露為基礎，進一步設計或修飾其他製程及結構。在本技術領域中具有通常知識 者亦應瞭解，這樣的均等結構並未背離本揭露之精神及範圍，而在不背離本揭露之精神及範圍下，本技術領域中具有通常知識者可在此進行各種改變、替換及修正。

Claims (9)

  1. 一種電路板，包含：一基板；一第一介電層，設置於該基板上；一黏合層，貼合於該第一介電層上，且具有至少一第一通孔；一第二介電層，設置於該黏合層上，且具有連通於該第一通孔之一第二通孔；以及一導電線路，位於該黏合層之該第一通孔以及該第二介電層之該第二通孔中，且接觸該第一介電層的一第一頂表面。
  2. 如請求項1所述之電路板，其中該黏合層具有相對於該基板之一第二頂表面，且該第二頂表面接觸該第二介電層。
  3. 如請求項1所述之電路板，更包含至少一導電柱以及設置於該基板與該第一介電層之間的一導線層，該第一介電層具有至少一導孔，而該黏合層具有連通該導孔之一第三通孔，其中該導電柱位於該導孔以及該第三通孔中，且接觸該導線層。
  4. 一種電路板的製造方法，包含：形成經圖案化之一第一介電層於一基板上；形成一黏合層於經圖案化之該第一介電層上；形成一第二介電層於該黏合層上；圖案化該第二介電層以及該黏合層；以及填入一導電材料於經圖案化之該第二介電層以及該黏合層中，使得該導電材料接觸經圖案化之該黏合層，且該導電材料接觸經圖案化之該第一介電層的一頂表面。
  5. 如請求項4所述之電路板的製造方法，其中該形成該黏合層於經圖案化之該第一介電層上包含：貼合該黏合層於經圖案化之該第一介電層上，使得該黏合層覆蓋經圖案化之該第一介電層以及該基板。
  6. 如請求項4所述之電路板的製造方法，其中該圖案化該第二介電層以及該黏合層包含：對該第二介電層進行一曝光製程；以及對經曝光之該第二介電層進行一顯影製程，以暴露出該黏合層之一部分。
  7. 如請求項6所述之電路板的製造方法，其中該圖案化該第二介電層以及該黏合層更包含：移除該黏合層之該部分，以至少暴露出經圖案化之該第一介電層之至少一部分。
  8. 如請求項7所述之電路板的製造方法，其中該移除該黏合層之該部分係利用一濕蝕刻製程執行。
  9. 如請求項4所述之電路板的製造方法，更包含：於該形成經圖案化之該第一介電層於該基板上之前，形成一導線層於該基板上，其中該導線層藉由經圖案化之該第一介電層相分離於該黏合層。
TW106136764A 2017-10-25 2017-10-25 電路板及其製造方法 TWI642333B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106136764A TWI642333B (zh) 2017-10-25 2017-10-25 電路板及其製造方法
US15/836,937 US10477701B2 (en) 2017-10-25 2017-12-11 Circuit board and method for manufacturing the same
US16/592,748 US10813231B2 (en) 2017-10-25 2019-10-03 Method for manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136764A TWI642333B (zh) 2017-10-25 2017-10-25 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TWI642333B true TWI642333B (zh) 2018-11-21
TW201918123A TW201918123A (zh) 2019-05-01

Family

ID=65034363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136764A TWI642333B (zh) 2017-10-25 2017-10-25 電路板及其製造方法

Country Status (2)

Country Link
US (2) US10477701B2 (zh)
TW (1) TWI642333B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111935916B (zh) * 2020-08-27 2023-03-31 电子科技大学 包含30μm～50μm线宽精细线路的印制电路板及制造方法
CN116209134A (zh) * 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1325262A (zh) * 2000-03-06 2001-12-05 索尼公司 印刷电路板及其制造方法
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法
JP2014229907A (ja) * 2013-05-27 2014-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． リジッドフレキシブル印刷回路基板及びその製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
JPS60260195A (ja) 1984-06-06 1985-12-23 株式会社デンソー 複数層プリント回路基板及びその組付体の製造方法
US5357403A (en) 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
US5157589A (en) 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5073814A (en) 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
IL120514A (en) 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6372630B1 (en) * 1997-04-18 2002-04-16 Nippon Steel Corporation Semiconductor device and fabrication method thereof
JPH11317446A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
KR100287179B1 (ko) * 1998-09-04 2001-04-16 윤종용 비트라인를포함하는반도체장치및그제조방법
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
JP2000174123A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体装置及びその製造方法
US6478976B1 (en) 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
JP2001015595A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
US6710450B2 (en) 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
JP4948715B2 (ja) * 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
FR2828763B1 (fr) * 2001-08-16 2004-01-16 St Microelectronics Sa Circuit integre, notamment cellule memoire dram avec contact a faible facteur de forme et procede de fabrication
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法
KR100442103B1 (ko) * 2001-10-18 2004-07-27 삼성전자주식회사 강유전성 메모리 장치 및 그 형성 방법
KR100428789B1 (ko) * 2001-12-05 2004-04-28 삼성전자주식회사 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법
KR100476690B1 (ko) * 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100539272B1 (ko) * 2003-02-24 2005-12-27 삼성전자주식회사 반도체 장치 및 그 제조방법
US7842605B1 (en) * 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) * 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP4492947B2 (ja) * 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7727880B1 (en) * 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) * 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
US20060211240A1 (en) 2005-03-18 2006-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of enhancing adhesion between dielectric layers
US20070082477A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Integrated circuit fabricating techniques employing sacrificial liners
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US7682966B1 (en) * 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
TWI349319B (en) 2007-07-06 2011-09-21 Unimicron Technology Corp Structure with embedded circuit and process thereof
KR100965215B1 (ko) * 2007-12-17 2010-06-22 주식회사 동부하이텍 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR100973275B1 (ko) * 2008-06-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
TWI392405B (zh) 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
TWI506738B (zh) 2011-06-09 2015-11-01 Unimicron Technology Corp 封裝結構及其製法
KR101994237B1 (ko) * 2012-08-28 2019-06-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
US9406589B2 (en) * 2014-03-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Via corner engineering in trench-first dual damascene process
JP2016051834A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線基板およびその製造方法
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9633896B1 (en) * 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
JP6697870B2 (ja) * 2015-12-08 2020-05-27 新光電気工業株式会社 配線基板及びその製造方法
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US10074602B2 (en) * 2016-11-11 2018-09-11 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1325262A (zh) * 2000-03-06 2001-12-05 索尼公司 印刷电路板及其制造方法
JP2010157589A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の形成方法
JP2014229907A (ja) * 2013-05-27 2014-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． リジッドフレキシブル印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
US10813231B2 (en) 2020-10-20
US10477701B2 (en) 2019-11-12
TW201918123A (zh) 2019-05-01
US20200037455A1 (en) 2020-01-30
US20190124778A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI642335B (zh) 電路板及其製造方法
US20150262927A1 (en) Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
TWI642333B (zh) 電路板及其製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
TWI642334B (zh) 電路板及其製造方法
TWI642145B (zh) 半導體封裝基板及其製造方法
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
JP4588091B2 (ja) 半導体モジュールの製造方法
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
CN109714888B (zh) 电路板及其制造方法
CN109714889B (zh) 电路板及其制造方法
US20190350084A1 (en) Printed circuit board structure and method of forming the same
JP6333185B2 (ja) アレイアンテナ装置およびその製造方法
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
TWI658767B (zh) 電路板的製造方法以及應用於製造其之堆疊結構
CN109600928B (zh) 电路板的制造方法以及应用于制造其的堆叠结构
TWI486107B (zh) 用於晶片封裝件之基板的製造方法
US11664314B2 (en) Semiconductor package and method for manufacturing semiconductor package
US9497865B2 (en) Printed circuit board and fabrication method thereof
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2010245565A (ja) 半導体素子、半導体モジュール
KR20240002751A (ko) 반도체 패키지의 제조 방법
KR20160001826A (ko) 인쇄회로기판 제조방법