JP3596476B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP3596476B2 JP3596476B2 JP2001051602A JP2001051602A JP3596476B2 JP 3596476 B2 JP3596476 B2 JP 3596476B2 JP 2001051602 A JP2001051602 A JP 2001051602A JP 2001051602 A JP2001051602 A JP 2001051602A JP 3596476 B2 JP3596476 B2 JP 3596476B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- copper plating
- catalyst
- electroless copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板の製造方法に関するものであり、特に、プリント基板や半導体パッケージにおける多層配線基板等の配線基板をビルドアップ工法によって形成する際におけるビアホールの埋め込みをボイドフリーで行なうための構成に特徴のある配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント基板が一般的に使用されており、このプリント基板は、積層板の両側に張り合わせた銅箔を電子回路パターンにしたがってエッチングして銅回路を形成するものであり、高密度に電子部品を実装することは困難ではあるが、コスト面で有利であるという特徴がある。
【０００３】
一方、ハイブリッドＩＣ用としては、ビルドアップ工法を用いた多層配線構造が用いられており、これはセラミック基板上に導体と絶縁体の厚膜ペーストを順次印刷して積み重ねたのち焼成するものであり、コスト面では不利であるが、高密度実装が可能になるという特徴がある。
【０００４】
近年、電子機器に対する小型化、高性能化、及び、低価格化などの要請に伴い、プリント基板に形成する電子回路パターンの微細化、多層化、及び、電子部品の高密度実装化が急激に進み、プリント基板に対してもビルドアップ多層配線構造の採用が試みられている。
【０００５】
図８参照
図８は、この様な高密度多層配線基板の概略的断面図であり、この様なビルドアップ多層配線構造においては、例えば、両面に銅回路４２を設けるとともに、内部に貫通導体４３、電源層４４、及び、ＧＮＤ層４５等を設けた両面銅張積層板（ＦＲ−４）４１上にエポキシ樹脂層４６からなる層間絶縁膜を介して電子回路パターンを構成する銅配線層４７を多層に設けるものであり、この多層の銅配線層４７間をビアホールを埋め込むビア４８によって相互接続する。
【０００６】
ここで、図９を参照して従来のビアホールの埋込工程を説明するが、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図９（ａ）参照
まず、表面に銅回路４２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）４１上に厚さ３０μｍのエポキシ樹脂層４６をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光５１を照射して両面銅張積層板４１に設けた銅回路４２に接続するためのビアホール５２を形成する。
例えば、このビアホール５２は、直径が３０μｍφで、アスペクト比を１．０とする。
【０００７】
図９（ｂ）参照
次いで、酸化性溶液であるデスミア処理溶液中に両面銅張積層板４１を、例えば、８０℃において１０分間浸漬することによって、ビアホール５２内部のレーザ加工において発生した残渣を除去するとともに、エポキシ樹脂層４６の表面に微細な凹凸を形成する。
なお、この場合のデスミア処理溶液は、
ＫＭｎＯ４ ６０ｇ／ｌ
ＮａＯＨ＋イオン交換水 ２００ｍｌ／ｌ
からなる混合溶液を用いる。
【０００８】
次いで、両面銅張積層板４１を水洗処理したのち、２００ｍｌ／リットルの硫酸＋硫酸ヒドロキシルアミン＋活性剤＋有機酸＋イオン交換水を含む中和溶液中で、両面銅張積層板４１を例えば、４５℃で５分間浸漬して中和処理し、次いで、再び、両面銅張積層板４１を水洗処理したのち、１００ｍｌ／ｌのモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液中で、両面銅張積層板４１を、例えば、６５℃で５分間浸漬して脱脂処理を行う。
【０００９】
次いで、
Ｎａ２ Ｓ２ Ｏ８ １５０ｇ／ｌ
９８％Ｈ２ ＳＯ４ １０ｍｌ／ｌ
からなる混合溶液中に、例えば、２５℃において２分浸漬することによって、ソフトエッチングを行ない、銅回路４２の表面に形成されている自然酸化膜を除去する。
【００１０】
次いで、両面銅張積層板４１を水洗処理したのち、１０ｍｌ／ｌの９８％Ｈ２ ＳＯ４ からなる溶液中に、例えば、２５℃において２分浸漬することによって、脱スマット処理を行なって、ソフトエッチング工程において発生した反応生成物の残渣を除去する。
【００１１】
次いで、両面銅張積層板４１を水洗処理したのち、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液中に浸漬して、次工程のキャタリスト工程におけるキャタリスト液とのなじみを改善する。
【００１２】
次いで、両面銅張積層板４１を水洗処理したのち、塩化水素＋スズ塩＋パラジウム塩＋イオン交換水からなるキャタリスト液と、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液とを含む混合溶液中に、例えば、３０℃において５分浸漬して、銅回路４２及びエポキシ樹脂層４６の露出表面に、ＳｎとＰｄのコロイド物質を析出させる。
【００１３】
次いで、両面銅張積層板４１を水洗処理したのち、硫酸＋錯化剤＋イオン交換水からなるアクセレーター液中に、例えば、３５℃において５分浸漬してコロイド物質中のＳｎを離脱させて、銅回路４２及びエポキシ樹脂層４６の露出表面に、Ｐｄ触媒５３のみを付着させる。
【００１４】
図９（ｃ）参照
次いで、両面銅張積層板４１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、銅回路４２及びエポキシ樹脂層４６の露出表面に無電解銅メッキ層からなるメッキシード層５４を形成する。
【００１５】
なお、この場合の硫酸銅系の無電解銅メッキ液は、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で３０分間の無電解銅メッキ処理を行う。
この無電解銅メッキ工程において、銅回路４２及びエポキシ樹脂層４６の露出表面に析出したＰｄ触媒５３が触媒として作用し、均一で且つ密着性の良好なメッキシード層５４が形成される。
【００１６】
図９（ｄ）参照
次いで、メッキシード層５４を形成した両面銅張積層板４１を水洗処理したのち乾燥し、次いで、上述の脱脂処理と同様にモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液を用いて脱脂処理を行ったのち、電解銅メッキ処理を施すことによってメッキシード層５４上に電解銅メッキ層５５を形成してビアホール５２を埋め込む。
【００１７】
この場合の電解メッキ浴は、例えば、
硫酸銅 ７０ｇ／ｌ
硫酸 ２００ｇ／ｌ
塩素イオン ５０ｍｇ／ｌ
光沢剤 ５ｍｌ／ｌ
からなり、浴温度を２５℃とし、陰極電流密度を３．０Ａ／ｄｍ２ を流し、空気攪拌しながら１２０分間電解銅メッキ処理を行う。
【００１８】
次いで、図示を省略するものの、エポキシ樹脂層４６上に堆積した電解銅メッキ層５５及びメッキシード層５４を所望のパターンにエッチングすることによって銅配線層を形成する。
【００１９】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層４６のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって図８に示した高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板４１を浸漬して防錆処理を行う。
この防錆処理において、ベンゾトリアゾール中のアミン基（ＮＨ）が銅メッキ層の表面に吸着し、銅表面の酸化が防止される。
【００２０】
【発明が解決しようとする課題】
しかし、ビアホールの埋込方法においては、ビアホール５２の開口部における銅イオンＣｕ２＋の供給量がビアホール５２の底部における供給量よりも多いため、ビアホール５２の開口部における銅メッキ被膜が厚くなり、特に、ビアホール５２の直径が、４０μｍ以下になると、ビアホール５２の内部にボイド５６が発生しやすくなり、高密度多層配線基板の信頼性を著しく低下させるという問題がある。
【００２１】
因に、上記の図９（ｄ）の工程で終了させたビアホール数が１０００の両面銅張積層板１０枚に対して、ボイド５６の発生率を測定したところ、１００００のビアホール５２に対し８７３６のビアホール５２においてボイド５６が発生しており、発生率は約８７％であった。
【００２２】
なお、ビアホール５２を電解メッキ処理に比べて堆積速度の遅いＰｄ触媒５３を利用した無電解メッキによって全て埋め込んだ場合にも、ボイド５６が発生し、高密度多層配線基板の信頼性を著しく低下させるという問題がある。
【００２３】
また、銅メッキ層の堆積をビアホール５２の底部から行なうために、ビアホール５２内に露出する銅回路４２自体をシード層として用いて電解メッキ処理を行なうことも考えられるが、この場合には、銅回路４２をデージーチェーンの様に独立配線がないようにパターンをつないでおかなければならないという問題があり、さらに、パターンの粗密により電解メッキ層の膜厚がばらつくという問題がある。
【００２４】
したがって、本発明は、ビアホールを銅を主成分とするメッキ層でボイドフリーの状態に埋め込むことを目的とする。
【００２５】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１における符号１は両面銅張積層板等を構成するベース層である。
図１参照
（１）本発明は、配線基板の製造方法において、有機絶縁層３に設けたビアホール４内に露出する銅または銅を主成分とする導電層２の表面を活性化処理することによって触媒活性な状態の表面領域５を設けたのち、表面領域５を自己触媒とした無電解銅メッキ法によって少なくとも表面領域５に接する第１の埋込層６を形成し、次いで、Ｐｄからなる触媒を形成し、触媒を用いた無電解銅メッキ法によってビアホール４の少なくとも一部を埋め込むことを特徴とする。
【００２８】
この様に、ビアホール４、特に、直径が５０μｍ以下のビアホール４内に露出する導電層２を活性化処理することによって、ビアホール４の形成工程においてダメージを受けた導電層２の表面を綺麗な状態の導電層２とすることができ、この様な綺麗な状態の導電層２が無電解銅メッキ工程における自己触媒として作用することになる。
また、無電解銅メッキ処理であるので、導電層２をシード層として用いた電解銅メッキ処理のように、デージーチェーン接続する必要はなく、工程が簡素化され、且つ、膜厚がばらつくことがない。
【００２９】
なお、従来におけるソフトエッチング工程では、導電層２の表面の自然酸化膜は除去することはできるもの、ビアホール４の形成工程に伴うダメージを回復することはできないので、露出した導電層２の表面は自己触媒として作用することがない。
【００３３】
また、第１の埋込層６形成以降の工程を触媒を用いた無電解銅メッキ法によって行なうことによって、ビアホール４の開口部側からもメッキ層が堆積するので、埋込工程に必要な時間を短縮することができる。
また、ビアホール４の底部には既に第１の埋込層６が形成され、ビアホール４のアスペクト比が低下しているので、ビアホール４の開口部側からもメッキ層が堆積してもボイドが発生することがない。
なお、本発明における無電解銅メッキ層或いは電解銅メッキ層とは、純粋な銅メッキ層に限られるものではなく、銅を主成分とするメッキ層を意味するものである。
【００３４】
（２）また、本発明は、配線基板の製造方法において、少なくともカルボキシル基を含む有機物からなる有機絶縁層３に設けたビアホール４内に露出する銅または銅を主成分とする導電層２の表面を活性化処理することによって触媒活性な状態の表面領域５を設けたのち、表面領域５を自己触媒とした無電解銅メッキ法によって少なくとも表面領域５に接する第１の埋込層６を形成し、次いで、有機絶縁層３を構成するイミド環の開環処理を伴うＣｕからなる触媒析出工程を行い、触媒を用いた無電解銅メッキ法によってビアホール４の少なくとも一部を埋め込むことを特徴とする。
【００３５】
この様に、有機絶縁層３が少なくともカルボキシル基を含む有機物からなる場合、銅を触媒として析出することができるので、ビア７内にＰｄ等のＣｕと異種の金属が存在せず、それによって、密着性に優れるとともに、電気伝導性に優れたビア７を形成することができる。
【００３６】
（３）また、本発明は、上記（１）または（２）において、第１の埋込層６を形成したのち、触媒を形成し、触媒を用いた無電解銅メッキ法によってビアホール４の残り全てを埋め込むことを特徴とする。
【００３７】
この様に、触媒を用いた無電解銅メッキ法によってビアホール４の残り全てを埋め込むことによって、工程数及び薬液数の増加を抑制することができる。
【００３８】
（４）また、本発明は、上記（１）または（２）において、第１の埋込層６を形成したのち、触媒を形成し、触媒を用いた無電解銅メッキ法によって無電解銅メッキ層を形成し、この無電解銅メッキ層をシード層として用いた電解銅メッキ法によってビアホール４の残り全てを埋め込むことを特徴とする。
【００３９】
この様に、電解銅メッキ法を併用することによって、ビアホール４の埋込工程に要する時間を大幅に短縮することができ、スループットの向上及び低コスト化が可能になる。
【００４０】
（５）また、本発明は、上記（１）乃至（４）のいずれかにおいて、活性化処理が、酸処理によることを特徴とする。
【００４１】
（６）また、本発明は、上記（５）において、酸処理が、硫酸と過酸化水素を含む混合溶液を用いた酸処理であることを特徴とする。
【００４２】
この様に、活性化処理は、酸処理、特に、硫酸と過酸化水素を含む混合溶液、例えば、１０％のＨ２ ＳＯ４ ＋１０％のＨ２ Ｏ２ からなる混合溶液を用いた酸処理が好適である。
【００４３】
【発明の実施の形態】
ここで、本発明の実施の形態を説明する前に、図２を参照して本発明の前提となる参考例の配線基板の製造工程を説明する。
なお、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図２（ａ）参照
まず、従来と同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光１４を照射して両面銅張積層板１１に設けた銅回路１２に接続するためのビアホール１５を形成する。
例えば、このビアホール１５は、直径が３０μｍφで、アスペクト比を１．０とする。
【００４４】
次いで、酸化性溶液であるデスミア処理溶液中に両面銅張積層板１１を、例えば、８０℃において１０分間浸漬することによって、エポキシ樹脂層１３の表面に微細な凹凸を形成する。
なお、この場合のデスミア処理溶液は、従来と同様に、
ＫＭｎＯ４ ６０ｇ／ｌ
ＮａＯＨ＋イオン交換水 ２００ｍｌ／ｌ
からなる混合溶液を用いる。
【００４５】
次いで、両面銅張積層板１１を水洗処理したのち、２００ｍｌ／リットルの硫酸＋硫酸ヒドロキシルアミン＋活性剤＋有機酸＋イオン交換水を含む中和溶液中で、両面銅張積層板１１を例えば、４５℃で５分間浸漬して中和処理し、次いで、再び、両面銅張積層板１１を水洗処理したのち、１００ｍｌ／ｌのモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液中で、両面銅張積層板１１を、例えば、６５℃で５分間浸漬して脱脂処理を行う。
【００４６】
図２（ｂ）参照
次いで、両面銅張積層板１１を水洗処理したのち、
９８％Ｈ２ ＳＯ４ １０ｍｌ／ｌ
Ｈ２ Ｏ２ １０ｍｌ／ｌ
からなる活性化処理液１６中に、例えば、２５℃において２分浸漬することによって、銅回路１２の表面を活性化処理して活性化領域１７を形成する。
【００４７】
この活性化処理によって、銅回路１２の表面の自然酸化膜が除去されるとともに、ビアホール１５を形成する際のレーザ加工に伴うダメージを回復することができ、ホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７が形成される。
【００４８】
図２（ｃ）参照
次いで、両面銅張積層板１１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に、即ち、ビアホール１５の底部側から無電解銅メッキ層１８を形成する。
【００４９】
なお、この場合の硫酸銅系の無電解銅メッキ液は、従来と同様に、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で無電解銅メッキ処理を行う。
【００５０】
図２（ｄ）参照
引き続いて、この無電解銅メッキ工程を、例えば、３００分行なうことによって、ビアホール１５全体を無電解銅メッキ層１８によって埋め込む。
因に、この場合の成膜速度は、１０μｍ／時程度となる。
【００５１】
次いで、図示を省略するものの、Ｐｄ触媒を用いた無電解メッキ法によって全面にシード層を形成したのち、配線パターンに対応する開口を有するメッキフレームを設け、このメッキフレームをマスクとして選択的に電解銅メッキ処理を行なうことによって銅配線層を形成し、次いで、メッキフレームを除去したのち、銅配線層をマスクとして露出するメッキシード層を除去する。
【００５２】
以降は、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行うことによって、高密度多層配線基板が完成する。
【００５３】
この参考例において、上記の図２（ｄ）の工程の後に上述の防錆処理を行なったビアホール数が１０００の両面銅張積層板１０枚に対して、ボイドの発生率を測定したところ、１００００のビアホール１５に対してボイド発生率は０％であった。
【００５４】
また、この状態の１０枚の両面銅張積層板に対して、−６５℃〜１２５℃における温度サイクル試験を４８サイクル／日で実施したのちの層間接続不良を測定したところ、層間接続不良は０／１００００と良好であった。
【００５５】
即ち、参考例においては、銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によってビアホール１５を埋め込んでいるので、無電解銅メッキ層１８の析出はビアホール１５の底部側からのみ生じ、無電解銅メッキ層１８中にボイドは発生することがない。
【００５６】
また、銅回路１２をシード層とした電解メッキ処理と異なり、銅回路１２をデージーチェーン接続する必要はなく、したがって、最終的に接続部を切断する必要もなくなるので、製造工程が簡素化され、且つ、析出するメッキ層の膜厚がばらつくことがない。
【００５７】
以上の事項を前提として、次に、図３及び図４を参照して、本発明の第１の実施の形態の配線基板の製造工程を説明する。
なお、この場合も各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものであり、また、上記の参考例と同一の工程については説明を簡略化する。
【００５８】
図３（ａ）参照
まず、上記の参考例と全く同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、レーザ加工によってビアホール１５を形成する。
【００５９】
次いで、上述のデスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００６０】
図３（ｂ）参照
次いで、上記の参考例と同様に、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に無電解銅メッキ層１８を形成する。
【００６１】
なお、この場合の硫酸銅系の無電解銅メッキ液は、上記の参考例と同様に、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で１２０分間無電解銅メッキ処理を行うものであり、例えば、底部より１０μｍ程度の厚さに無電解銅メッキ層１８を形成する。
【００６２】
図３（ｃ）参照
次いで、従来の触媒析出工程と同様に、両面銅張積層板１１を水洗処理したのち、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液中に浸漬して、次工程のキャタリスト工程におけるキャタリスト液とのなじみを改善する。
【００６３】
次いで、両面銅張積層板１１を水洗処理したのち、塩化水素＋スズ塩＋パラジウム塩＋イオン交換水からなるキャタリスト液と、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液とを含む混合溶液中に、例えば、３０℃において５分浸漬して、銅回路１２及びエポキシ樹脂層１３の露出表面に、ＳｎとＰｄのコロイド物質を析出させる。
【００６４】
次いで、両面銅張積層板１１を水洗処理したのち、硫酸＋錯化剤＋イオン交換水からなるアクセレーター液中に、例えば、３５℃において５分浸漬してコロイド物質中のＳｎを離脱させて、銅回路１２及びエポキシ樹脂層１３の露出表面に、Ｐｄ触媒１９のみを付着させる。
【００６５】
図４（ｄ）参照
次いで、両面銅張積層板１１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、銅回路１２及びエポキシ樹脂層１３の露出表面に無電解銅メッキ層からなるメッキシード層２０を形成する。
【００６６】
なお、この場合の硫酸銅系の無電解銅メッキ液は、上述の無電解銅メッキ液と同じであり、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で３０分間の無電解銅メッキ処理を行う。
【００６７】
図４（ｅ）参照
次いで、メッキシード層２０を形成した両面銅張積層板１１を水洗処理したのち、乾燥し、次いで、上述の脱脂処理と同様にモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液を用いて脱脂処理を行ったのち、電解銅メッキ処理を施すことによってメッキシード層２０上に電解銅メッキ層２１を形成してビアホールを埋め込む。
【００６８】
この場合の電解メッキ浴は、従来の電解銅メッキ浴と同様であり、例えば、
硫酸銅 ７０ｇ／ｌ
硫酸 ２００ｇ／ｌ
塩素イオン ５０ｍｇ／ｌ
光沢剤 ５ｍｌ／ｌ
からなり、浴温度を２５℃とし、陰極電流密度を３．０Ａ／ｄｍ２ を流し、空気攪拌しながら９０分間電解銅メッキ処理を行う。
【００６９】
次いで、図示を省略するものの、エポキシ樹脂層１３上に堆積した電解銅メッキ層２１及びメッキシード層２０を所望のパターンにエッチングすることによって銅配線層を形成する。
【００７０】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００７１】
この第１の実施の形態において、上記の図４（ｅ）の工程の後に上述の防錆処理を行なったビアホール数が１０００の両面銅張積層板１０枚に対して、ボイドの発生率を測定したところ、１００００のビアホール１５に対してボイド発生率は０％であった。
【００７２】
また、この状態の１０枚の両面銅張積層板に対して、−６５℃〜１２５℃における温度サイクル試験を、４８サイクル／日で実施したのちの層間接続不良を測定したところ、層間接続不良は０／１００００と良好であった。
【００７３】
この様に、第１の実施の形態においては、埋込成長の初期段階を銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によって行い、以降の成長を、例えば、２μｍ／分と成膜速度の早い電解銅メッキ処理によって行なっているので、埋め込みに必要な時間を大幅に短縮することができ、且つ、電解銅メッキ処理工程においては、ビアホール１５のアスペクト比が小さくなっているので、電解銅メッキ層２１中にボイドが発生することがない。
【００７４】
次に、図５を参照して、本発明の第２の実施の形態の配線基板の製造工程を説明する。 なお、この場合も各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものであり、また、上記の第１の実施の形態と同一の工程については説明を簡略化する。
【００７５】
図５（ａ）参照
まず、上記の第１の実施の形態と全く同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、レーザ加工によってビアホール１５を形成する。
【００７６】
次いで、上述のデスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００７７】
図５（ｂ）参照
次いで、上記の第１の実施の形態と全く同様に、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に無電解銅メッキ層１８を形成する。
【００７８】
図５（ｃ）参照
次いで、上記の第１の実施の形態と全く同様に、プリディップ処理、キャタリスト処理、及び、アクセレーター処理を行なうことによって銅回路１２及びエポキシ樹脂層１３の露出表面にＰｄ触媒１９を析出させる。
【００７９】
図５（ｄ）参照
次いで、両面銅張積層板１１を水洗処理したのち、第１の実施の形態と全く同様の硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、ビアホール１５を無電解銅メッキ層２２で埋め込むとともに、エポキシ樹脂層１３の平坦面にも無電解銅メッキ層２２を堆積させる。
【００８０】
次いで、図示を省略するものの、エポキシ樹脂層１３上に堆積した無電解銅メッキ層２２を所望のパターンにエッチングすることによって銅配線層を形成する。
【００８１】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００８２】
この第２の実施の形態においては、埋込成長の初期段階を銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によって行い、以降の成長を、Ｐｄを触媒とした無電解銅メッキ処理によって行なっているので、メッキ膜の成長は、ビアホール１５の開口部側からも起こるので、埋め込みに必要な時間を短縮することができる。
【００８３】
また、上記の電解銅メッキ処理を併用する第１の実施の形態に比べて所要時間は長くなるものの、製造工程が簡素化されるとともに、薬液は無電解メッキ液のみで良く、電解メッキ液は不要となる。
【００８４】
次に、図６及び図７を参照して、本発明の第３の実施の形態の配線基板の製造工程を説明する。
なお、この場合も、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図６（ａ）参照
まず、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのポリイミド樹脂層（ユーピレックスＳ２５：宇部興産社製商品名）３１をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光を照射して両面銅張積層板１１に設けた銅回路１２に接続するためのビアホール１５を形成する。
例えば、このビアホール１５は、直径が３０μｍφで、アスペクト比を１．０とする。
【００８５】
次いで、上記の参考例と全く同様に、デスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００８６】
図６（ｂ）参照
次いで、両面銅張積層板１１を水洗処理したのち、上記の参考例と全く同様の硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に底部側から約１０μｍの厚さに無電解銅メッキ層１８を形成する。
【００８７】
図６（ｃ）参照
次いで、両面銅張積層板１１をＮａＯＨ及び界面活性剤を主成分とする７０℃の溶液中に１０分間浸漬してポリイミド樹脂層３１を膨潤させ、水洗処理したのち、上述のデスミア処理、中和処理、及び、脱脂処理を再び行なう。
【００８８】
次いで、脱脂処理した両面銅張積層板１１を再び水洗処理したのち、例えば、５ｍｏｌ／ｌのＫＯＨからなるアルカリ溶液中に両面銅張積層板１１を、例えば、７０℃において２０分浸漬することによって、ポリイミド樹脂層３１を構成するイミド環を開環する。
【００８９】
このアルカリ溶液を用いたイミド環開環処理によって、イミド環が開環して〔−（ＮＨ）Ｃ＝Ｏ〕結合と〔−（Ｃ＝Ｏ）ＯＨ〕結合が形成され、〔−（Ｃ＝Ｏ）ＯＨ〕のＨがＫによって置換されて、ポリイミド樹脂層３１の表面に〔−（Ｃ＝Ｏ）ＯＫ〕結合、即ち、−ＣＯＯＫ結合が形成される。
【００９０】
図６（ｄ）参照
次いで、イミド環開環処理した両面銅張積層板１１を再び水洗処理したのち、例えば、０．０５ｍｏｌ／ｌのＣｕＳＯ４ を含有するＣｕイオン含有溶液中に両面銅張積層板１１を、例えば、２５℃において３分浸漬することによって、−ＣＯＯＫのＫをＣｕ２＋で置換して、カルボキシル基にＣｕイオンを吸着させる。
【００９１】
図７（ｅ）参照
次いで、アルカリ処理した両面銅張積層板１１を再び水洗処理したのち、例えば、０．０２ｍｏｌ／ｌのＮａＢＨ４ を含有する還元溶液中に両面銅張積層板１１を、２５℃において、５分浸漬することによって、−ＣＯＯＣｕ２＋のＣｕ２＋をＮａで置換してＣｕ２＋を還元し、還元したＣｕ２＋をＣｕ触媒３２としてポリイミド樹脂層３１及び無電解銅メッキ層１８の表面に析出させる。
【００９２】
図７（ｆ）参照
次いで、上述の硫酸銅系の無電解銅メッキ液を用いてポリイミド樹脂層３１及び無電解銅メッキ層１８の表面に析出させたＣｕ触媒３２を触媒とした無電解銅メッキ処理を行なうことによって全面に無電解銅メッキ層からなるメッキシード層２０を形成する。
【００９３】
図７（ｇ）参照
以降は、上記の第１の実施の形態の電解銅メッキ工程と全く同様に、メッキシード層２０を形成した両面銅張積層板１１を水洗処理したのち、乾燥し、次いで、脱脂処理及び電解銅メッキ処理を施すことによってメッキシード層２０上に電解銅メッキ層２１を形成してビアホールを埋め込む。
【００９４】
次いで、図示を省略するものの、ポリイミド樹脂層３１の平坦部上に堆積した電解銅メッキ層２１及びメッキシード層２０を所望のパターンにエッチングすることによって銅配線層を形成する。
【００９５】
以降は、水洗処理及び乾燥処理を行なったのち、上述のポリイミド樹脂層３１のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００９６】
この第３の実施の形態においては、層間絶縁膜としてカルボキシル基を構成要素として含むポリイミド樹脂を用いているので、イミド環開環処理を伴う処理によって触媒としてＣｕ触媒を析出させることができ、それによって、メッキシード層２０をＣｕ触媒３２を自己触媒とした無電解銅メッキ処理によって形成することができる。
【００９７】
したがって、この第３の実施の形態においては、埋め込み層中にＣｕと異なった異種金属が介在することがなく、それによって、上記の第２の実施の形態より密着性が改善されるとともに、電気伝導性をさらに改善することができる。
【００９８】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、デスミア処理工程を酸化処理工程として行っているが、サンドブラスト法、コロナ放電処理法、低温プラズマ処理法等の物理的粗面化処理方法や、アルカリ溶液処理等の化学的粗面化処理法を用いても良いものである。
【００９９】
また、上記の第３の実施の形態においては、イミド環開環処理工程において、ＫＯＨ水溶液を用いているが、ＫＯＨ水溶液に限られるものではなく、他の強アルカリ水溶液、例えば、ＮａＯＨ水溶液を用いても良いものである。
【０１００】
また、上記の第３の実施の形態においては、還元処理工程において、還元剤としてＮａＢＨ4 を用いているが、ＮａＢＨ4 に限られるものではなく、ヒドラジン、ＤＭＡＢ（ジメチルアミンボラン）、トリメチルアミノボラン（ＴＭＡＢ）、ＫＢＨ4 等の他の金属イオン還元剤を用いても良いものである。
【０１０１】
また、上記の第３の実施の形態においては、ポリイミド樹脂については特に言及していないが、ポリビフェニル系イミド、ポリケトン系イミド、ポリピロメリット酸イミド、或いは、全ての芳香族ポリイミド等を用いても良いものであり、構成要素中にカルボキシル基を含んでいれば良い。
【０１０２】
また、上記の第３の実施の形態のように、Ｃｕ触媒を用いた無電解銅メッキ処理を用いる場合には、上記の第２の実施の形態と同様に、ビアホール全体を無電解銅メッキ層によって埋め込むとともに、この無電解銅メッキ層をパターニングすることによって銅配線層を形成しても良いものである。
【０１０３】
また、上記の各実施の形態においては、銅配線層をベタ膜で形成した銅メッキ層をフォトリソグラフィー工程によって所定形状にパターニングすることによって形成しているが、銅配線層のパターニング工程はこの様な工程に限られるものではない。
【０１０４】
例えば、上記の第１乃至第３の実施の形態のように触媒を用いた場合には、全面に触媒を形成し、無電解メッキ法によってメッキシード層を形成した後、レジストパターンからなるメッキフレームを設けて電解メッキ法によって電解銅メッキ層を選択的に形成し、次いで、メッキフレームを除去した後、塩化銅等のエッチング液によって露出しているメッキシード層を除去するセミアディティブ法によって銅配線層を形成しても良いものである。
【０１０５】
さらには、まず、活性化領域を自己触媒とした無電解銅メッキ処理によって初期埋込層を形成したのち、全面にメッキフレームを形成し、次いで、露出表面に触媒を形成したのち、無電解メッキ法によってメッキシード層を形成し、次いで、電解メッキ法によって電解銅メッキ層を形成して配線層とするフルアディティブ法を用いても良いものである。
【０１０６】
また、上記の各実施の形態においては、銅回路、銅配線層、及び、ビアを触媒に用いるＰｄ以外、純粋な銅によって形成しているが、純粋な銅に限られるものではなく、Ｚｎ等の他の金属元素を少量混入した銅を主成分とする導電体によって構成しても良いものである。
【０１０７】
また、上記の実施の形態においては、ビルドアップ工法による高密度多層配線基板として説明しているが、この様な高密度多層配線基板に限られるものではなく、例えば、ウェハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ ＰａｃｋａｇｅまたはＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、或いは、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等における多層配線層の形成工程にも適用されるものである。
【０１０８】
【発明の効果】
本発明によれば、銅回路或いは銅配線層に対するビアを形成する際に、銅回路或いは銅配線層の表面に活性化処理を施して活性化領域を形成し、この活性化領域を自己触媒とした無電解銅メッキ処理によって少なくともビアを構成する初期埋込層を形成しているので、ビア中にボイドが発生することがなく、それによって、高密度多層配線基板等の配線基板の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の前提となる参考例の製造工程の説明図である。
【図３】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態の図３以降の製造工程の説明図である。
【図５】本発明の第２の実施の形態の製造工程の説明図である。
【図６】本発明の第３の実施の形態の途中までの製造工程の説明図である。
【図７】本発明の第３の実施の形態の図６以降の製造工程の説明図である。
【図８】高密度多層配線基板の概略的断面図である。
【図９】従来のビアホールの埋込工程の説明図である。
【符号の説明】
１ ベース層
２ 導電層
３ 有機絶縁層
４ ビアホール
５ 表面領域
６ 第１の埋込層
７ ビア
１１ 両面銅張積層板
１２ 銅回路
１３ エポキシ樹脂層
１４ レーザ光
１５ ビアホール
１６ 活性化処理液
１７ 活性化領域
１８ 無電解銅メッキ層
１９ Ｐｄ触媒
２０ メッキシード層
２１ 電解銅メッキ層
２２ 無電解銅メッキ層
３１ ポリイミド樹脂層
３２ Ｃｕ触媒
４１ 両面銅張積層板
４２ 銅回路
４３ 貫通導体
４４ 電源層
４５ ＧＮＤ層
４６ エポキシ樹脂層
４７ 銅配線層
４８ ビア
５１ レーザ光
５２ ビアホール
５３ Ｐｄ触媒
５４ メッキシード層
５５ 電解銅メッキ層
５６ ボイド
【発明の属する技術分野】
本発明は配線基板の製造方法に関するものであり、特に、プリント基板や半導体パッケージにおける多層配線基板等の配線基板をビルドアップ工法によって形成する際におけるビアホールの埋め込みをボイドフリーで行なうための構成に特徴のある配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント基板が一般的に使用されており、このプリント基板は、積層板の両側に張り合わせた銅箔を電子回路パターンにしたがってエッチングして銅回路を形成するものであり、高密度に電子部品を実装することは困難ではあるが、コスト面で有利であるという特徴がある。
【０００３】
一方、ハイブリッドＩＣ用としては、ビルドアップ工法を用いた多層配線構造が用いられており、これはセラミック基板上に導体と絶縁体の厚膜ペーストを順次印刷して積み重ねたのち焼成するものであり、コスト面では不利であるが、高密度実装が可能になるという特徴がある。
【０００４】
近年、電子機器に対する小型化、高性能化、及び、低価格化などの要請に伴い、プリント基板に形成する電子回路パターンの微細化、多層化、及び、電子部品の高密度実装化が急激に進み、プリント基板に対してもビルドアップ多層配線構造の採用が試みられている。
【０００５】
図８参照
図８は、この様な高密度多層配線基板の概略的断面図であり、この様なビルドアップ多層配線構造においては、例えば、両面に銅回路４２を設けるとともに、内部に貫通導体４３、電源層４４、及び、ＧＮＤ層４５等を設けた両面銅張積層板（ＦＲ−４）４１上にエポキシ樹脂層４６からなる層間絶縁膜を介して電子回路パターンを構成する銅配線層４７を多層に設けるものであり、この多層の銅配線層４７間をビアホールを埋め込むビア４８によって相互接続する。
【０００６】
ここで、図９を参照して従来のビアホールの埋込工程を説明するが、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図９（ａ）参照
まず、表面に銅回路４２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）４１上に厚さ３０μｍのエポキシ樹脂層４６をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光５１を照射して両面銅張積層板４１に設けた銅回路４２に接続するためのビアホール５２を形成する。
例えば、このビアホール５２は、直径が３０μｍφで、アスペクト比を１．０とする。
【０００７】
図９（ｂ）参照
次いで、酸化性溶液であるデスミア処理溶液中に両面銅張積層板４１を、例えば、８０℃において１０分間浸漬することによって、ビアホール５２内部のレーザ加工において発生した残渣を除去するとともに、エポキシ樹脂層４６の表面に微細な凹凸を形成する。
なお、この場合のデスミア処理溶液は、
ＫＭｎＯ４ ６０ｇ／ｌ
ＮａＯＨ＋イオン交換水 ２００ｍｌ／ｌ
からなる混合溶液を用いる。
【０００８】
次いで、両面銅張積層板４１を水洗処理したのち、２００ｍｌ／リットルの硫酸＋硫酸ヒドロキシルアミン＋活性剤＋有機酸＋イオン交換水を含む中和溶液中で、両面銅張積層板４１を例えば、４５℃で５分間浸漬して中和処理し、次いで、再び、両面銅張積層板４１を水洗処理したのち、１００ｍｌ／ｌのモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液中で、両面銅張積層板４１を、例えば、６５℃で５分間浸漬して脱脂処理を行う。
【０００９】
次いで、
Ｎａ２ Ｓ２ Ｏ８ １５０ｇ／ｌ
９８％Ｈ２ ＳＯ４ １０ｍｌ／ｌ
からなる混合溶液中に、例えば、２５℃において２分浸漬することによって、ソフトエッチングを行ない、銅回路４２の表面に形成されている自然酸化膜を除去する。
【００１０】
次いで、両面銅張積層板４１を水洗処理したのち、１０ｍｌ／ｌの９８％Ｈ２ ＳＯ４ からなる溶液中に、例えば、２５℃において２分浸漬することによって、脱スマット処理を行なって、ソフトエッチング工程において発生した反応生成物の残渣を除去する。
【００１１】
次いで、両面銅張積層板４１を水洗処理したのち、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液中に浸漬して、次工程のキャタリスト工程におけるキャタリスト液とのなじみを改善する。
【００１２】
次いで、両面銅張積層板４１を水洗処理したのち、塩化水素＋スズ塩＋パラジウム塩＋イオン交換水からなるキャタリスト液と、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液とを含む混合溶液中に、例えば、３０℃において５分浸漬して、銅回路４２及びエポキシ樹脂層４６の露出表面に、ＳｎとＰｄのコロイド物質を析出させる。
【００１３】
次いで、両面銅張積層板４１を水洗処理したのち、硫酸＋錯化剤＋イオン交換水からなるアクセレーター液中に、例えば、３５℃において５分浸漬してコロイド物質中のＳｎを離脱させて、銅回路４２及びエポキシ樹脂層４６の露出表面に、Ｐｄ触媒５３のみを付着させる。
【００１４】
図９（ｃ）参照
次いで、両面銅張積層板４１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、銅回路４２及びエポキシ樹脂層４６の露出表面に無電解銅メッキ層からなるメッキシード層５４を形成する。
【００１５】
なお、この場合の硫酸銅系の無電解銅メッキ液は、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で３０分間の無電解銅メッキ処理を行う。
この無電解銅メッキ工程において、銅回路４２及びエポキシ樹脂層４６の露出表面に析出したＰｄ触媒５３が触媒として作用し、均一で且つ密着性の良好なメッキシード層５４が形成される。
【００１６】
図９（ｄ）参照
次いで、メッキシード層５４を形成した両面銅張積層板４１を水洗処理したのち乾燥し、次いで、上述の脱脂処理と同様にモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液を用いて脱脂処理を行ったのち、電解銅メッキ処理を施すことによってメッキシード層５４上に電解銅メッキ層５５を形成してビアホール５２を埋め込む。
【００１７】
この場合の電解メッキ浴は、例えば、
硫酸銅 ７０ｇ／ｌ
硫酸 ２００ｇ／ｌ
塩素イオン ５０ｍｇ／ｌ
光沢剤 ５ｍｌ／ｌ
からなり、浴温度を２５℃とし、陰極電流密度を３．０Ａ／ｄｍ２ を流し、空気攪拌しながら１２０分間電解銅メッキ処理を行う。
【００１８】
次いで、図示を省略するものの、エポキシ樹脂層４６上に堆積した電解銅メッキ層５５及びメッキシード層５４を所望のパターンにエッチングすることによって銅配線層を形成する。
【００１９】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層４６のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって図８に示した高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板４１を浸漬して防錆処理を行う。
この防錆処理において、ベンゾトリアゾール中のアミン基（ＮＨ）が銅メッキ層の表面に吸着し、銅表面の酸化が防止される。
【００２０】
【発明が解決しようとする課題】
しかし、ビアホールの埋込方法においては、ビアホール５２の開口部における銅イオンＣｕ２＋の供給量がビアホール５２の底部における供給量よりも多いため、ビアホール５２の開口部における銅メッキ被膜が厚くなり、特に、ビアホール５２の直径が、４０μｍ以下になると、ビアホール５２の内部にボイド５６が発生しやすくなり、高密度多層配線基板の信頼性を著しく低下させるという問題がある。
【００２１】
因に、上記の図９（ｄ）の工程で終了させたビアホール数が１０００の両面銅張積層板１０枚に対して、ボイド５６の発生率を測定したところ、１００００のビアホール５２に対し８７３６のビアホール５２においてボイド５６が発生しており、発生率は約８７％であった。
【００２２】
なお、ビアホール５２を電解メッキ処理に比べて堆積速度の遅いＰｄ触媒５３を利用した無電解メッキによって全て埋め込んだ場合にも、ボイド５６が発生し、高密度多層配線基板の信頼性を著しく低下させるという問題がある。
【００２３】
また、銅メッキ層の堆積をビアホール５２の底部から行なうために、ビアホール５２内に露出する銅回路４２自体をシード層として用いて電解メッキ処理を行なうことも考えられるが、この場合には、銅回路４２をデージーチェーンの様に独立配線がないようにパターンをつないでおかなければならないという問題があり、さらに、パターンの粗密により電解メッキ層の膜厚がばらつくという問題がある。
【００２４】
したがって、本発明は、ビアホールを銅を主成分とするメッキ層でボイドフリーの状態に埋め込むことを目的とする。
【００２５】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１における符号１は両面銅張積層板等を構成するベース層である。
図１参照
（１）本発明は、配線基板の製造方法において、有機絶縁層３に設けたビアホール４内に露出する銅または銅を主成分とする導電層２の表面を活性化処理することによって触媒活性な状態の表面領域５を設けたのち、表面領域５を自己触媒とした無電解銅メッキ法によって少なくとも表面領域５に接する第１の埋込層６を形成し、次いで、Ｐｄからなる触媒を形成し、触媒を用いた無電解銅メッキ法によってビアホール４の少なくとも一部を埋め込むことを特徴とする。
【００２８】
この様に、ビアホール４、特に、直径が５０μｍ以下のビアホール４内に露出する導電層２を活性化処理することによって、ビアホール４の形成工程においてダメージを受けた導電層２の表面を綺麗な状態の導電層２とすることができ、この様な綺麗な状態の導電層２が無電解銅メッキ工程における自己触媒として作用することになる。
また、無電解銅メッキ処理であるので、導電層２をシード層として用いた電解銅メッキ処理のように、デージーチェーン接続する必要はなく、工程が簡素化され、且つ、膜厚がばらつくことがない。
【００２９】
なお、従来におけるソフトエッチング工程では、導電層２の表面の自然酸化膜は除去することはできるもの、ビアホール４の形成工程に伴うダメージを回復することはできないので、露出した導電層２の表面は自己触媒として作用することがない。
【００３３】
また、第１の埋込層６形成以降の工程を触媒を用いた無電解銅メッキ法によって行なうことによって、ビアホール４の開口部側からもメッキ層が堆積するので、埋込工程に必要な時間を短縮することができる。
また、ビアホール４の底部には既に第１の埋込層６が形成され、ビアホール４のアスペクト比が低下しているので、ビアホール４の開口部側からもメッキ層が堆積してもボイドが発生することがない。
なお、本発明における無電解銅メッキ層或いは電解銅メッキ層とは、純粋な銅メッキ層に限られるものではなく、銅を主成分とするメッキ層を意味するものである。
【００３４】
（２）また、本発明は、配線基板の製造方法において、少なくともカルボキシル基を含む有機物からなる有機絶縁層３に設けたビアホール４内に露出する銅または銅を主成分とする導電層２の表面を活性化処理することによって触媒活性な状態の表面領域５を設けたのち、表面領域５を自己触媒とした無電解銅メッキ法によって少なくとも表面領域５に接する第１の埋込層６を形成し、次いで、有機絶縁層３を構成するイミド環の開環処理を伴うＣｕからなる触媒析出工程を行い、触媒を用いた無電解銅メッキ法によってビアホール４の少なくとも一部を埋め込むことを特徴とする。
【００３５】
この様に、有機絶縁層３が少なくともカルボキシル基を含む有機物からなる場合、銅を触媒として析出することができるので、ビア７内にＰｄ等のＣｕと異種の金属が存在せず、それによって、密着性に優れるとともに、電気伝導性に優れたビア７を形成することができる。
【００３６】
（３）また、本発明は、上記（１）または（２）において、第１の埋込層６を形成したのち、触媒を形成し、触媒を用いた無電解銅メッキ法によってビアホール４の残り全てを埋め込むことを特徴とする。
【００３７】
この様に、触媒を用いた無電解銅メッキ法によってビアホール４の残り全てを埋め込むことによって、工程数及び薬液数の増加を抑制することができる。
【００３８】
（４）また、本発明は、上記（１）または（２）において、第１の埋込層６を形成したのち、触媒を形成し、触媒を用いた無電解銅メッキ法によって無電解銅メッキ層を形成し、この無電解銅メッキ層をシード層として用いた電解銅メッキ法によってビアホール４の残り全てを埋め込むことを特徴とする。
【００３９】
この様に、電解銅メッキ法を併用することによって、ビアホール４の埋込工程に要する時間を大幅に短縮することができ、スループットの向上及び低コスト化が可能になる。
【００４０】
（５）また、本発明は、上記（１）乃至（４）のいずれかにおいて、活性化処理が、酸処理によることを特徴とする。
【００４１】
（６）また、本発明は、上記（５）において、酸処理が、硫酸と過酸化水素を含む混合溶液を用いた酸処理であることを特徴とする。
【００４２】
この様に、活性化処理は、酸処理、特に、硫酸と過酸化水素を含む混合溶液、例えば、１０％のＨ２ ＳＯ４ ＋１０％のＨ２ Ｏ２ からなる混合溶液を用いた酸処理が好適である。
【００４３】
【発明の実施の形態】
ここで、本発明の実施の形態を説明する前に、図２を参照して本発明の前提となる参考例の配線基板の製造工程を説明する。
なお、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図２（ａ）参照
まず、従来と同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光１４を照射して両面銅張積層板１１に設けた銅回路１２に接続するためのビアホール１５を形成する。
例えば、このビアホール１５は、直径が３０μｍφで、アスペクト比を１．０とする。
【００４４】
次いで、酸化性溶液であるデスミア処理溶液中に両面銅張積層板１１を、例えば、８０℃において１０分間浸漬することによって、エポキシ樹脂層１３の表面に微細な凹凸を形成する。
なお、この場合のデスミア処理溶液は、従来と同様に、
ＫＭｎＯ４ ６０ｇ／ｌ
ＮａＯＨ＋イオン交換水 ２００ｍｌ／ｌ
からなる混合溶液を用いる。
【００４５】
次いで、両面銅張積層板１１を水洗処理したのち、２００ｍｌ／リットルの硫酸＋硫酸ヒドロキシルアミン＋活性剤＋有機酸＋イオン交換水を含む中和溶液中で、両面銅張積層板１１を例えば、４５℃で５分間浸漬して中和処理し、次いで、再び、両面銅張積層板１１を水洗処理したのち、１００ｍｌ／ｌのモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液中で、両面銅張積層板１１を、例えば、６５℃で５分間浸漬して脱脂処理を行う。
【００４６】
図２（ｂ）参照
次いで、両面銅張積層板１１を水洗処理したのち、
９８％Ｈ２ ＳＯ４ １０ｍｌ／ｌ
Ｈ２ Ｏ２ １０ｍｌ／ｌ
からなる活性化処理液１６中に、例えば、２５℃において２分浸漬することによって、銅回路１２の表面を活性化処理して活性化領域１７を形成する。
【００４７】
この活性化処理によって、銅回路１２の表面の自然酸化膜が除去されるとともに、ビアホール１５を形成する際のレーザ加工に伴うダメージを回復することができ、ホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７が形成される。
【００４８】
図２（ｃ）参照
次いで、両面銅張積層板１１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に、即ち、ビアホール１５の底部側から無電解銅メッキ層１８を形成する。
【００４９】
なお、この場合の硫酸銅系の無電解銅メッキ液は、従来と同様に、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で無電解銅メッキ処理を行う。
【００５０】
図２（ｄ）参照
引き続いて、この無電解銅メッキ工程を、例えば、３００分行なうことによって、ビアホール１５全体を無電解銅メッキ層１８によって埋め込む。
因に、この場合の成膜速度は、１０μｍ／時程度となる。
【００５１】
次いで、図示を省略するものの、Ｐｄ触媒を用いた無電解メッキ法によって全面にシード層を形成したのち、配線パターンに対応する開口を有するメッキフレームを設け、このメッキフレームをマスクとして選択的に電解銅メッキ処理を行なうことによって銅配線層を形成し、次いで、メッキフレームを除去したのち、銅配線層をマスクとして露出するメッキシード層を除去する。
【００５２】
以降は、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行うことによって、高密度多層配線基板が完成する。
【００５３】
この参考例において、上記の図２（ｄ）の工程の後に上述の防錆処理を行なったビアホール数が１０００の両面銅張積層板１０枚に対して、ボイドの発生率を測定したところ、１００００のビアホール１５に対してボイド発生率は０％であった。
【００５４】
また、この状態の１０枚の両面銅張積層板に対して、−６５℃〜１２５℃における温度サイクル試験を４８サイクル／日で実施したのちの層間接続不良を測定したところ、層間接続不良は０／１００００と良好であった。
【００５５】
即ち、参考例においては、銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によってビアホール１５を埋め込んでいるので、無電解銅メッキ層１８の析出はビアホール１５の底部側からのみ生じ、無電解銅メッキ層１８中にボイドは発生することがない。
【００５６】
また、銅回路１２をシード層とした電解メッキ処理と異なり、銅回路１２をデージーチェーン接続する必要はなく、したがって、最終的に接続部を切断する必要もなくなるので、製造工程が簡素化され、且つ、析出するメッキ層の膜厚がばらつくことがない。
【００５７】
以上の事項を前提として、次に、図３及び図４を参照して、本発明の第１の実施の形態の配線基板の製造工程を説明する。
なお、この場合も各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものであり、また、上記の参考例と同一の工程については説明を簡略化する。
【００５８】
図３（ａ）参照
まず、上記の参考例と全く同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、レーザ加工によってビアホール１５を形成する。
【００５９】
次いで、上述のデスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００６０】
図３（ｂ）参照
次いで、上記の参考例と同様に、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に無電解銅メッキ層１８を形成する。
【００６１】
なお、この場合の硫酸銅系の無電解銅メッキ液は、上記の参考例と同様に、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で１２０分間無電解銅メッキ処理を行うものであり、例えば、底部より１０μｍ程度の厚さに無電解銅メッキ層１８を形成する。
【００６２】
図３（ｃ）参照
次いで、従来の触媒析出工程と同様に、両面銅張積層板１１を水洗処理したのち、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液中に浸漬して、次工程のキャタリスト工程におけるキャタリスト液とのなじみを改善する。
【００６３】
次いで、両面銅張積層板１１を水洗処理したのち、塩化水素＋スズ塩＋パラジウム塩＋イオン交換水からなるキャタリスト液と、塩化ナトリウム＋硫酸水素ナトリム＋添加剤からなるプリディップ液とを含む混合溶液中に、例えば、３０℃において５分浸漬して、銅回路１２及びエポキシ樹脂層１３の露出表面に、ＳｎとＰｄのコロイド物質を析出させる。
【００６４】
次いで、両面銅張積層板１１を水洗処理したのち、硫酸＋錯化剤＋イオン交換水からなるアクセレーター液中に、例えば、３５℃において５分浸漬してコロイド物質中のＳｎを離脱させて、銅回路１２及びエポキシ樹脂層１３の露出表面に、Ｐｄ触媒１９のみを付着させる。
【００６５】
図４（ｄ）参照
次いで、両面銅張積層板１１を水洗処理したのち、硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、銅回路１２及びエポキシ樹脂層１３の露出表面に無電解銅メッキ層からなるメッキシード層２０を形成する。
【００６６】
なお、この場合の硫酸銅系の無電解銅メッキ液は、上述の無電解銅メッキ液と同じであり、例えば、硫酸銅及びＥＤＴＡを主成分とする混合液に対し、ＮａＯＨ及びホルマリンを少量混合したものであり、例えば、ＰＨ＝１２．５とし、浴温度を７２℃とした状態で３０分間の無電解銅メッキ処理を行う。
【００６７】
図４（ｅ）参照
次いで、メッキシード層２０を形成した両面銅張積層板１１を水洗処理したのち、乾燥し、次いで、上述の脱脂処理と同様にモノエタノールアミン＋活性剤＋イオン交換水を含む脱脂溶液を用いて脱脂処理を行ったのち、電解銅メッキ処理を施すことによってメッキシード層２０上に電解銅メッキ層２１を形成してビアホールを埋め込む。
【００６８】
この場合の電解メッキ浴は、従来の電解銅メッキ浴と同様であり、例えば、
硫酸銅 ７０ｇ／ｌ
硫酸 ２００ｇ／ｌ
塩素イオン ５０ｍｇ／ｌ
光沢剤 ５ｍｌ／ｌ
からなり、浴温度を２５℃とし、陰極電流密度を３．０Ａ／ｄｍ２ を流し、空気攪拌しながら９０分間電解銅メッキ処理を行う。
【００６９】
次いで、図示を省略するものの、エポキシ樹脂層１３上に堆積した電解銅メッキ層２１及びメッキシード層２０を所望のパターンにエッチングすることによって銅配線層を形成する。
【００７０】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００７１】
この第１の実施の形態において、上記の図４（ｅ）の工程の後に上述の防錆処理を行なったビアホール数が１０００の両面銅張積層板１０枚に対して、ボイドの発生率を測定したところ、１００００のビアホール１５に対してボイド発生率は０％であった。
【００７２】
また、この状態の１０枚の両面銅張積層板に対して、−６５℃〜１２５℃における温度サイクル試験を、４８サイクル／日で実施したのちの層間接続不良を測定したところ、層間接続不良は０／１００００と良好であった。
【００７３】
この様に、第１の実施の形態においては、埋込成長の初期段階を銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によって行い、以降の成長を、例えば、２μｍ／分と成膜速度の早い電解銅メッキ処理によって行なっているので、埋め込みに必要な時間を大幅に短縮することができ、且つ、電解銅メッキ処理工程においては、ビアホール１５のアスペクト比が小さくなっているので、電解銅メッキ層２１中にボイドが発生することがない。
【００７４】
次に、図５を参照して、本発明の第２の実施の形態の配線基板の製造工程を説明する。 なお、この場合も各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものであり、また、上記の第１の実施の形態と同一の工程については説明を簡略化する。
【００７５】
図５（ａ）参照
まず、上記の第１の実施の形態と全く同様に、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのエポキシ樹脂層１３をラミネートしたのち、レーザ加工によってビアホール１５を形成する。
【００７６】
次いで、上述のデスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００７７】
図５（ｂ）参照
次いで、上記の第１の実施の形態と全く同様に、硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に無電解銅メッキ層１８を形成する。
【００７８】
図５（ｃ）参照
次いで、上記の第１の実施の形態と全く同様に、プリディップ処理、キャタリスト処理、及び、アクセレーター処理を行なうことによって銅回路１２及びエポキシ樹脂層１３の露出表面にＰｄ触媒１９を析出させる。
【００７９】
図５（ｄ）参照
次いで、両面銅張積層板１１を水洗処理したのち、第１の実施の形態と全く同様の硫酸銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を施すことによって、ビアホール１５を無電解銅メッキ層２２で埋め込むとともに、エポキシ樹脂層１３の平坦面にも無電解銅メッキ層２２を堆積させる。
【００８０】
次いで、図示を省略するものの、エポキシ樹脂層１３上に堆積した無電解銅メッキ層２２を所望のパターンにエッチングすることによって銅配線層を形成する。
【００８１】
以降は、水洗処理及び乾燥処理を行なったのち、上述のエポキシ樹脂層１３のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００８２】
この第２の実施の形態においては、埋込成長の初期段階を銅回路１２の表面に形成した活性化領域１７を自己触媒とした無電解銅メッキ処理によって行い、以降の成長を、Ｐｄを触媒とした無電解銅メッキ処理によって行なっているので、メッキ膜の成長は、ビアホール１５の開口部側からも起こるので、埋め込みに必要な時間を短縮することができる。
【００８３】
また、上記の電解銅メッキ処理を併用する第１の実施の形態に比べて所要時間は長くなるものの、製造工程が簡素化されるとともに、薬液は無電解メッキ液のみで良く、電解メッキ液は不要となる。
【００８４】
次に、図６及び図７を参照して、本発明の第３の実施の形態の配線基板の製造工程を説明する。
なお、この場合も、各図においては一方の表面しか図示していないが、実際には、両側の面に対して処理を行なうものである。
図６（ａ）参照
まず、表面に銅回路１２を設けた、例えば、板厚が０．８ｍｍで、３０ｃｍ×３０ｃｍの両面銅張積層板（ＦＲ−４）１１上に厚さ３０μｍのポリイミド樹脂層（ユーピレックスＳ２５：宇部興産社製商品名）３１をラミネートしたのち、１１０℃で６０分間のベーキング処理を行い、次いで、例えば、ＵＶ−ＹＡＧレーザ、即ち、ＹＡＧレーザの第４高調波を利用して波長が２６６ｎｍのレーザ光を照射して両面銅張積層板１１に設けた銅回路１２に接続するためのビアホール１５を形成する。
例えば、このビアホール１５は、直径が３０μｍφで、アスペクト比を１．０とする。
【００８５】
次いで、上記の参考例と全く同様に、デスミア処理、中和処理、脱脂処理、及び、活性化処理を行なうことによって、銅回路１２の表面を活性化処理してホルマリンを還元剤とする無電解銅メッキ浴に対して触媒能力のある活性な銅表面からなる活性化領域１７を形成する。
【００８６】
図６（ｂ）参照
次いで、両面銅張積層板１１を水洗処理したのち、上記の参考例と全く同様の硫酸銅系の無電解銅メッキ液を用いて活性化領域１７を自己触媒とした無電解銅メッキ処理を施すことによって、銅回路１２の表面の活性化領域１７上に底部側から約１０μｍの厚さに無電解銅メッキ層１８を形成する。
【００８７】
図６（ｃ）参照
次いで、両面銅張積層板１１をＮａＯＨ及び界面活性剤を主成分とする７０℃の溶液中に１０分間浸漬してポリイミド樹脂層３１を膨潤させ、水洗処理したのち、上述のデスミア処理、中和処理、及び、脱脂処理を再び行なう。
【００８８】
次いで、脱脂処理した両面銅張積層板１１を再び水洗処理したのち、例えば、５ｍｏｌ／ｌのＫＯＨからなるアルカリ溶液中に両面銅張積層板１１を、例えば、７０℃において２０分浸漬することによって、ポリイミド樹脂層３１を構成するイミド環を開環する。
【００８９】
このアルカリ溶液を用いたイミド環開環処理によって、イミド環が開環して〔−（ＮＨ）Ｃ＝Ｏ〕結合と〔−（Ｃ＝Ｏ）ＯＨ〕結合が形成され、〔−（Ｃ＝Ｏ）ＯＨ〕のＨがＫによって置換されて、ポリイミド樹脂層３１の表面に〔−（Ｃ＝Ｏ）ＯＫ〕結合、即ち、−ＣＯＯＫ結合が形成される。
【００９０】
図６（ｄ）参照
次いで、イミド環開環処理した両面銅張積層板１１を再び水洗処理したのち、例えば、０．０５ｍｏｌ／ｌのＣｕＳＯ４ を含有するＣｕイオン含有溶液中に両面銅張積層板１１を、例えば、２５℃において３分浸漬することによって、−ＣＯＯＫのＫをＣｕ２＋で置換して、カルボキシル基にＣｕイオンを吸着させる。
【００９１】
図７（ｅ）参照
次いで、アルカリ処理した両面銅張積層板１１を再び水洗処理したのち、例えば、０．０２ｍｏｌ／ｌのＮａＢＨ４ を含有する還元溶液中に両面銅張積層板１１を、２５℃において、５分浸漬することによって、−ＣＯＯＣｕ２＋のＣｕ２＋をＮａで置換してＣｕ２＋を還元し、還元したＣｕ２＋をＣｕ触媒３２としてポリイミド樹脂層３１及び無電解銅メッキ層１８の表面に析出させる。
【００９２】
図７（ｆ）参照
次いで、上述の硫酸銅系の無電解銅メッキ液を用いてポリイミド樹脂層３１及び無電解銅メッキ層１８の表面に析出させたＣｕ触媒３２を触媒とした無電解銅メッキ処理を行なうことによって全面に無電解銅メッキ層からなるメッキシード層２０を形成する。
【００９３】
図７（ｇ）参照
以降は、上記の第１の実施の形態の電解銅メッキ工程と全く同様に、メッキシード層２０を形成した両面銅張積層板１１を水洗処理したのち、乾燥し、次いで、脱脂処理及び電解銅メッキ処理を施すことによってメッキシード層２０上に電解銅メッキ層２１を形成してビアホールを埋め込む。
【００９４】
次いで、図示を省略するものの、ポリイミド樹脂層３１の平坦部上に堆積した電解銅メッキ層２１及びメッキシード層２０を所望のパターンにエッチングすることによって銅配線層を形成する。
【００９５】
以降は、水洗処理及び乾燥処理を行なったのち、上述のポリイミド樹脂層３１のラミネート、レーザ加工等の一連の処理を必要回数繰り返すことによって高密度多層配線基板が形成され、最後に、水洗処理したのち、ベンゾトリアゾール液中に両面銅張積層板１１を浸漬して防錆処理を行う。
【００９６】
この第３の実施の形態においては、層間絶縁膜としてカルボキシル基を構成要素として含むポリイミド樹脂を用いているので、イミド環開環処理を伴う処理によって触媒としてＣｕ触媒を析出させることができ、それによって、メッキシード層２０をＣｕ触媒３２を自己触媒とした無電解銅メッキ処理によって形成することができる。
【００９７】
したがって、この第３の実施の形態においては、埋め込み層中にＣｕと異なった異種金属が介在することがなく、それによって、上記の第２の実施の形態より密着性が改善されるとともに、電気伝導性をさらに改善することができる。
【００９８】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、デスミア処理工程を酸化処理工程として行っているが、サンドブラスト法、コロナ放電処理法、低温プラズマ処理法等の物理的粗面化処理方法や、アルカリ溶液処理等の化学的粗面化処理法を用いても良いものである。
【００９９】
また、上記の第３の実施の形態においては、イミド環開環処理工程において、ＫＯＨ水溶液を用いているが、ＫＯＨ水溶液に限られるものではなく、他の強アルカリ水溶液、例えば、ＮａＯＨ水溶液を用いても良いものである。
【０１００】
また、上記の第３の実施の形態においては、還元処理工程において、還元剤としてＮａＢＨ4 を用いているが、ＮａＢＨ4 に限られるものではなく、ヒドラジン、ＤＭＡＢ（ジメチルアミンボラン）、トリメチルアミノボラン（ＴＭＡＢ）、ＫＢＨ4 等の他の金属イオン還元剤を用いても良いものである。
【０１０１】
また、上記の第３の実施の形態においては、ポリイミド樹脂については特に言及していないが、ポリビフェニル系イミド、ポリケトン系イミド、ポリピロメリット酸イミド、或いは、全ての芳香族ポリイミド等を用いても良いものであり、構成要素中にカルボキシル基を含んでいれば良い。
【０１０２】
また、上記の第３の実施の形態のように、Ｃｕ触媒を用いた無電解銅メッキ処理を用いる場合には、上記の第２の実施の形態と同様に、ビアホール全体を無電解銅メッキ層によって埋め込むとともに、この無電解銅メッキ層をパターニングすることによって銅配線層を形成しても良いものである。
【０１０３】
また、上記の各実施の形態においては、銅配線層をベタ膜で形成した銅メッキ層をフォトリソグラフィー工程によって所定形状にパターニングすることによって形成しているが、銅配線層のパターニング工程はこの様な工程に限られるものではない。
【０１０４】
例えば、上記の第１乃至第３の実施の形態のように触媒を用いた場合には、全面に触媒を形成し、無電解メッキ法によってメッキシード層を形成した後、レジストパターンからなるメッキフレームを設けて電解メッキ法によって電解銅メッキ層を選択的に形成し、次いで、メッキフレームを除去した後、塩化銅等のエッチング液によって露出しているメッキシード層を除去するセミアディティブ法によって銅配線層を形成しても良いものである。
【０１０５】
さらには、まず、活性化領域を自己触媒とした無電解銅メッキ処理によって初期埋込層を形成したのち、全面にメッキフレームを形成し、次いで、露出表面に触媒を形成したのち、無電解メッキ法によってメッキシード層を形成し、次いで、電解メッキ法によって電解銅メッキ層を形成して配線層とするフルアディティブ法を用いても良いものである。
【０１０６】
また、上記の各実施の形態においては、銅回路、銅配線層、及び、ビアを触媒に用いるＰｄ以外、純粋な銅によって形成しているが、純粋な銅に限られるものではなく、Ｚｎ等の他の金属元素を少量混入した銅を主成分とする導電体によって構成しても良いものである。
【０１０７】
また、上記の実施の形態においては、ビルドアップ工法による高密度多層配線基板として説明しているが、この様な高密度多層配線基板に限られるものではなく、例えば、ウェハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ ＰａｃｋａｇｅまたはＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、或いは、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等における多層配線層の形成工程にも適用されるものである。
【０１０８】
【発明の効果】
本発明によれば、銅回路或いは銅配線層に対するビアを形成する際に、銅回路或いは銅配線層の表面に活性化処理を施して活性化領域を形成し、この活性化領域を自己触媒とした無電解銅メッキ処理によって少なくともビアを構成する初期埋込層を形成しているので、ビア中にボイドが発生することがなく、それによって、高密度多層配線基板等の配線基板の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の前提となる参考例の製造工程の説明図である。
【図３】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態の図３以降の製造工程の説明図である。
【図５】本発明の第２の実施の形態の製造工程の説明図である。
【図６】本発明の第３の実施の形態の途中までの製造工程の説明図である。
【図７】本発明の第３の実施の形態の図６以降の製造工程の説明図である。
【図８】高密度多層配線基板の概略的断面図である。
【図９】従来のビアホールの埋込工程の説明図である。
【符号の説明】
１ ベース層
２ 導電層
３ 有機絶縁層
４ ビアホール
５ 表面領域
６ 第１の埋込層
７ ビア
１１ 両面銅張積層板
１２ 銅回路
１３ エポキシ樹脂層
１４ レーザ光
１５ ビアホール
１６ 活性化処理液
１７ 活性化領域
１８ 無電解銅メッキ層
１９ Ｐｄ触媒
２０ メッキシード層
２１ 電解銅メッキ層
２２ 無電解銅メッキ層
３１ ポリイミド樹脂層
３２ Ｃｕ触媒
４１ 両面銅張積層板
４２ 銅回路
４３ 貫通導体
４４ 電源層
４５ ＧＮＤ層
４６ エポキシ樹脂層
４７ 銅配線層
４８ ビア
５１ レーザ光
５２ ビアホール
５３ Ｐｄ触媒
５４ メッキシード層
５５ 電解銅メッキ層
５６ ボイド
Claims (6)
- 有機絶縁層に設けたビアホール内に露出する銅または銅を主成分とする導電層の表面を活性化処理することによって触媒活性な状態の表面領域を設けたのち、前記表面領域を自己触媒とした無電解銅メッキ法によって少なくとも前記表面領域に接する第１の埋込層を形成し、次いで、Ｐｄからなる触媒を形成し、前記触媒を用いた無電解銅メッキ法によって前記ビアホールの少なくとも一部を埋め込むことを特徴とする配線基板の製造方法。
- 少なくともカルボキシル基を含む有機物からなる有機絶縁層に設けたビアホール内に露出する銅または銅を主成分とする導電層の表面を活性化処理することによって触媒活性な状態の表面領域を設けたのち、前記表面領域を自己触媒とした無電解銅メッキ法によって少なくとも前記表面領域に接する第１の埋込層を形成し、次いで、前記有機絶縁層を構成するイミド環の開環処理を伴うＣｕからなる触媒の析出工程を行い、前記触媒を用いた無電解銅メッキ法によってビアホールの少なくとも一部を埋め込むことを特徴とする配線基板の製造方法。
- 上記第１の埋込層を形成したのち、上記触媒を形成し、前記触媒を用いた無電解銅メッキ法によって上記ビアホールの残り全てを埋め込むことを特徴とする請求項１または２に記載の配線基板の製造方法。
- 上記第１の埋込層を形成したのち、上記触媒を形成し、前記触媒を用いた無電解銅メッキ法によって無電解銅メッキ層を形成し、前記無電解銅メッキ層をシード層として用いた電解銅メッキ法によって上記ビアホールの残り全てを埋め込むことを特徴とする請求項１または２に記載の配線基板の製造方法。
- 上記活性化処理が、酸処理によることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板の製造方法。
- 上記酸処理が、硫酸と過酸化水素を含む混合溶液を用いた酸処理であることを特徴とする請求項５記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051602A JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051602A JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252466A JP2002252466A (ja) | 2002-09-06 |
| JP3596476B2 true JP3596476B2 (ja) | 2004-12-02 |
Family
ID=18912356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001051602A Expired - Fee Related JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596476B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4054269B2 (ja) | 2003-03-20 | 2008-02-27 | Ｔｄｋ株式会社 | 電子部品の製造方法および電子部品 |
| JP2009010276A (ja) * | 2007-06-29 | 2009-01-15 | C Uyemura & Co Ltd | 配線基板の製造方法 |
| DE102009029485A1 (de) | 2009-09-15 | 2011-03-24 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung |
| JP5752504B2 (ja) * | 2011-06-30 | 2015-07-22 | 株式会社トクヤマ | 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液 |
-
2001
- 2001-02-27 JP JP2001051602A patent/JP3596476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002252466A (ja) | 2002-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI391061B (zh) | Wiring substrate and manufacturing method thereof | |
| US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
| US8633400B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JP5216078B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
| KR20060114010A (ko) | 알루미늄상의 전기 도금 방법 | |
| JP3564981B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2002076618A (ja) | 多層プリント配線板の製造方法 | |
| JP3596476B2 (ja) | 配線基板の製造方法 | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2001217543A (ja) | 多層回路基板 | |
| JP2001135750A (ja) | 半導体パッケージ用基板の製造方法 | |
| JP5623030B2 (ja) | プリント配線基板の製造方法 | |
| JPH11243279A (ja) | フィルドビア構造を有する多層プリント配線板 | |
| JPH11243280A (ja) | フィルドビア構造を有する多層プリント配線板 | |
| JPH11243277A (ja) | フィルドビア構造を有する多層プリント配線板 | |
| JPH05167248A (ja) | プリント配線板の製造方法 | |
| JP4334052B2 (ja) | 粗化面形成用樹脂組成物およびプリント配線板 | |
| JPH11243278A (ja) | フィルドビア構造を有する多層プリント配線板 | |
| JP5073465B2 (ja) | 半導体パッケージ用基板の製造法 | |
| JPH11191675A (ja) | ビルドアッププリント配線板の製造方法 | |
| JP2003152339A (ja) | フィルビア構造を有する多層プリント配線板 | |
| JP2003179353A (ja) | フィルビア構造を有する多層プリント配線板 | |
| JP2003133741A (ja) | フィルビア構造を有する多層プリント配線板 | |
| JP2000277918A (ja) | プリント配線板の製造方法 | |
| JP2000174436A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |