JP2002252466A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法Info
- Publication number
- JP2002252466A JP2002252466A JP2001051602A JP2001051602A JP2002252466A JP 2002252466 A JP2002252466 A JP 2002252466A JP 2001051602 A JP2001051602 A JP 2001051602A JP 2001051602 A JP2001051602 A JP 2001051602A JP 2002252466 A JP2002252466 A JP 2002252466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- copper plating
- catalyst
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
ルを銅を主成分とするメッキ層でボイドフリーの状態に
埋め込む。 【解決手段】 有機絶縁層3に設けたビアホール4内に
露出する銅または銅を主成分とする導電層2の表面に触
媒活性な状態の活性化領域5を設けるとともに、ビアホ
ール4を埋め込むビア7の少なくとも活性化領域5に接
する初期埋込層6を無電解銅メッキ層によって構成す
る。
Description
造方法に関するものであり、特に、プリント基板や半導
体パッケージにおける多層配線基板等の配線基板をビル
ドアップ工法によって形成する際におけるビアホールの
埋め込みをボイドフリーで行なうための構成に特徴のあ
る配線基板及びその製造方法に関するものである。
機器に組み込むためにプリント基板が一般的に使用され
ており、このプリント基板は、積層板の両側に張り合わ
せた銅箔を電子回路パターンにしたがってエッチングし
て銅回路を形成するものであり、高密度に電子部品を実
装することは困難ではあるが、コスト面で有利であると
いう特徴がある。
ドアップ工法を用いた多層配線構造が用いられており、
これはセラミック基板上に導体と絶縁体の厚膜ペースト
を順次印刷して積み重ねたのち焼成するものであり、コ
スト面では不利であるが、高密度実装が可能になるとい
う特徴がある。
化、及び、低価格化などの要請に伴い、プリント基板に
形成する電子回路パターンの微細化、多層化、及び、電
子部品の高密度実装化が急激に進み、プリント基板に対
してもビルドアップ多層配線構造の採用が試みられてい
る。
あり、この様なビルドアップ多層配線構造においては、
例えば、両面に銅回路42を設けるとともに、内部に貫
通導体43、電源層44、及び、GND層45等を設け
た両面銅張積層板(FR−4)41上にエポキシ樹脂層
46からなる層間絶縁膜を介して電子回路パターンを構
成する銅配線層47を多層に設けるものであり、この多
層の銅配線層47間をビアホールを埋め込むビア48に
よって相互接続する。
の埋込工程を説明するが、各図においては一方の表面し
か図示していないが、実際には、両側の面に対して処理
を行なうものである。 図9(a)参照 まず、表面に銅回路42を設けた、例えば、板厚が0.
8mmで、30cm×30cmの両面銅張積層板(FR
−4)41上に厚さ30μmのエポキシ樹脂層46をラ
ミネートしたのち、110℃で60分間のベーキング処
理を行い、次いで、例えば、UV−YAGレーザ、即
ち、YAGレーザの第4高調波を利用して波長が266
nmのレーザ光51を照射して両面銅張積層板41に設
けた銅回路42に接続するためのビアホール52を形成
する。例えば、このビアホール52は、直径が30μm
φで、アスペクト比を1.0とする。
張積層板41を、例えば、80℃において10分間浸漬
することによって、ビアホール52内部のレーザ加工に
おいて発生した残渣を除去するとともに、エポキシ樹脂
層46の表面に微細な凹凸を形成する。なお、この場合
のデスミア処理溶液は、 KMnO4 60g/l NaOH+イオン交換水 200ml/l からなる混合溶液を用いる。
たのち、200ml/リットルの硫酸+硫酸ヒドロキシ
ルアミン+活性剤+有機酸+イオン交換水を含む中和溶
液中で、両面銅張積層板41を例えば、45℃で5分間
浸漬して中和処理し、次いで、再び、両面銅張積層板4
1を水洗処理したのち、100ml/lのモノエタノー
ルアミン+活性剤+イオン交換水を含む脱脂溶液中で、
両面銅張積層板41を、例えば、65℃で5分間浸漬し
て脱脂処理を行う。
漬することによって、ソフトエッチングを行ない、銅回
路42の表面に形成されている自然酸化膜を除去する。
たのち、10ml/lの98%H2SO4 からなる溶液
中に、例えば、25℃において2分浸漬することによっ
て、脱スマット処理を行なって、ソフトエッチング工程
において発生した反応生成物の残渣を除去する。
たのち、塩化ナトリウム+硫酸水素ナトリム+添加剤か
らなるプリディップ液中に浸漬して、次工程のキャタリ
スト工程におけるキャタリスト液とのなじみを改善す
る。
たのち、塩化水素+スズ塩+パラジウム塩+イオン交換
水からなるキャタリスト液と、塩化ナトリウム+硫酸水
素ナトリム+添加剤からなるプリディップ液とを含む混
合溶液中に、例えば、30℃において5分浸漬して、銅
回路42及びエポキシ樹脂層46の露出表面に、Snと
Pdのコロイド物質を析出させる。
たのち、硫酸+錯化剤+イオン交換水からなるアクセレ
ーター液中に、例えば、35℃において5分浸漬してコ
ロイド物質中のSnを離脱させて、銅回路42及びエポ
キシ樹脂層46の露出表面に、Pd触媒53のみを付着
させる。
銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を
施すことによって、銅回路42及びエポキシ樹脂層46
の露出表面に無電解銅メッキ層からなるメッキシード層
54を形成する。
キ液は、例えば、硫酸銅及びEDTAを主成分とする混
合液に対し、NaOH及びホルマリンを少量混合したも
のであり、例えば、PH=12.5とし、浴温度を72
℃とした状態で30分間の無電解銅メッキ処理を行う。
この無電解銅メッキ工程において、銅回路42及びエポ
キシ樹脂層46の露出表面に析出したPd触媒53が触
媒として作用し、均一で且つ密着性の良好なメッキシー
ド層54が形成される。
41を水洗処理したのち乾燥し、次いで、上述の脱脂処
理と同様にモノエタノールアミン+活性剤+イオン交換
水を含む脱脂溶液を用いて脱脂処理を行ったのち、電解
銅メッキ処理を施すことによってメッキシード層54上
に電解銅メッキ層55を形成してビアホール52を埋め
込む。
A/dm2 を流し、空気攪拌しながら120分間電解銅
メッキ処理を行う。
樹脂層46上に堆積した電解銅メッキ層55及びメッキ
シード層54を所望のパターンにエッチングすることに
よって銅配線層を形成する。
のち、上述のエポキシ樹脂層46のラミネート、レーザ
加工等の一連の処理を必要回数繰り返すことによって図
8に示した高密度多層配線基板が形成され、最後に、水
洗処理したのち、ベンゾトリアゾール液中に両面銅張積
層板41を浸漬して防錆処理を行う。この防錆処理にお
いて、ベンゾトリアゾール中のアミン基(NH)が銅メ
ッキ層の表面に吸着し、銅表面の酸化が防止される。
埋込方法においては、ビアホール52の開口部における
銅イオンCu2+の供給量がビアホール52の底部におけ
る供給量よりも多いため、ビアホール52の開口部にお
ける銅メッキ被膜が厚くなり、特に、ビアホール52の
直径が、40μm以下になると、ビアホール52の内部
にボイド56が発生しやすくなり、高密度多層配線基板
の信頼性を著しく低下させるという問題がある。
たビアホール数が1000の両面銅張積層板10枚に対
して、ボイド56の発生率を測定したところ、1000
0のビアホール52に対し8736のビアホール52に
おいてボイド56が発生しており、発生率は約87%で
あった。
比べて堆積速度の遅いPd触媒53を利用した無電解メ
ッキによって全て埋め込んだ場合にも、ボイド56が発
生し、高密度多層配線基板の信頼性を著しく低下させる
という問題がある。
の底部から行なうために、ビアホール52内に露出する
銅回路42自体をシード層として用いて電解メッキ処理
を行なうことも考えられるが、この場合には、銅回路4
2をデージーチェーンの様に独立配線がないようにパタ
ーンをつないでおかなければならないという問題があ
り、さらに、パターンの粗密により電解メッキ層の膜厚
がばらつくという問題がある。
主成分とするメッキ層でボイドフリーの状態に埋め込む
ことを目的とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1にお
ける符号1は両面銅張積層板等を構成するベース層であ
る。 図1参照 (1)本発明は、配線基板において、有機絶縁層3に設
けたビアホール4内に露出する銅または銅を主成分とす
る導電層2の表面に触媒活性な状態の活性化領域5を設
けるとともに、ビアホール4を埋め込むビア7の少なく
とも活性化領域5に接する初期埋込層6を無電解銅メッ
キ層によって構成したことを特徴とする。
0μm以下のビアホール4内に露出する導電層2に設け
た活性化領域5を自己触媒として初期埋込層6を無電解
銅メッキ法によって形成することによって、メッキ層を
ビアホール4の底部から堆積させることができ、それに
よって、ビア7にボイドが発生することがない。なお、
本発明における無電解銅メッキ層或いは電解銅メッキ層
とは、純粋な銅メッキ層に限られるものではなく、銅を
主成分とするメッキ層を意味するものである。
法において、有機絶縁層3に設けたビアホール4内に露
出する銅または銅を主成分とする導電層2を活性化処理
することによって導電層2の表面に触媒活性な状態の活
性化領域5を設けたのち、活性化領域5を自己触媒とし
た無電解銅メッキ法によって少なくとも活性化領域5に
接する初期埋込層6を形成することを特徴とする。
層2を活性化処理することによって、ビアホール4の形
成工程においてダメージを受けた導電層2の表面を綺麗
な状態の導電層2とすることができ、この様な綺麗な状
態の導電層2が無電解銅メッキ工程における自己触媒と
して作用することになる。また、無電解銅メッキ処理で
あるので、導電層2をシード層として用いた電解銅メッ
キ処理のように、デージーチェーン接続する必要はな
く、工程が簡素化され、且つ、膜厚がばらつくことがな
い。
では、導電層2の表面の自然酸化膜は除去することはで
きるもの、ビアホール4の形成工程に伴うダメージを回
復することはできないので、露出した導電層2の表面は
自己触媒として作用することがない。
て、ビアホール4を埋め込むビア7を全て、活性化領域
5を自己触媒とする無電解銅メッキ法によって形成する
ことを特徴とする。
を増やすことなく、単一のメッキ工程によってビアホー
ル4を完全に埋め込むことができる。
て、初期埋込層6を形成したのち、Pdからなる触媒を
形成し、触媒を用いた無電解銅メッキ法によってビアホ
ール4の少なくとも一部を埋め込むことを特徴とする。
触媒を用いた無電解銅メッキ法によって行なうことによ
って、ビアホール4の開口部側からもメッキ層が堆積す
るので、埋込工程に必要な時間を短縮することができ
る。なお、ビアホール4の底部には既に初期埋込層6が
形成され、ビアホール4のアスペクト比が低下している
ので、ビアホール4の開口部側からもメッキ層が堆積し
てもボイドが発生することがない。
て、有機絶縁層3が少なくともカルボキシル基を含む有
機物からなり、初期埋込層6を形成したのち、有機絶縁
層3を構成するイミド環の開環処理を伴うCuからなる
触媒析出工程を行い、触媒を用いた無電解銅メッキ法に
よってビアホール4の少なくとも一部を埋め込むことを
特徴とする。
ボキシル基を含む有機物からなる場合、銅を触媒として
析出することができるので、ビア7内にPd等のCuと
異種の金属が存在せず、それによって、密着性に優れる
とともに、電気伝導性に優れたビア7を形成することが
できる。
(5)において、初期埋込層6を形成したのち、触媒を
形成し、触媒を用いた無電解銅メッキ法によってビアホ
ール4の残り全てを埋め込むことを特徴とする。
によってビアホール4の残り全てを埋め込むことによっ
て、工程数及び薬液数の増加を抑制することができる。
(5)において、初期埋込層6を形成したのち、触媒を
形成し、触媒を用いた無電解銅メッキ法によって無電解
銅メッキ層を形成し、この無電解銅メッキ層をシード層
として用いた電解銅メッキ法によってビアホール4の残
り全てを埋め込むことを特徴とする。
によって、ビアホール4の埋込工程に要する時間を大幅
に短縮することができ、スループットの向上及び低コス
ト化が可能になる。
(7)のいずれかにおいて、活性化処理が、酸処理によ
ることを特徴とする。
て、酸処理が、硫酸と過酸化水素を含む混合溶液を用い
た酸処理であることを特徴とする。
硫酸と過酸化水素を含む混合溶液、例えば、10%のH
2 SO4 +10%のH2 O2 からなる混合溶液を用いた
酸処理が好適である。
第1の実施の形態の配線基板の製造工程を説明する。な
お、各図においては一方の表面しか図示していないが、
実際には、両側の面に対して処理を行なうものである。 図2(a)参照 まず、従来と同様に、表面に銅回路12を設けた、例え
ば、板厚が0.8mmで、30cm×30cmの両面銅
張積層板(FR−4)11上に厚さ30μmのエポキシ
樹脂層13をラミネートしたのち、110℃で60分間
のベーキング処理を行い、次いで、例えば、UV−YA
Gレーザ、即ち、YAGレーザの第4高調波を利用して
波長が266nmのレーザ光14を照射して両面銅張積
層板11に設けた銅回路12に接続するためのビアホー
ル15を形成する。例えば、このビアホール15は、直
径が30μmφで、アスペクト比を1.0とする。
液中に両面銅張積層板11を、例えば、80℃において
10分間浸漬することによって、エポキシ樹脂層13の
表面に微細な凹凸を形成する。なお、この場合のデスミ
ア処理溶液は、従来と同様に、 KMnO4 60g/l NaOH+イオン交換水 200ml/l からなる混合溶液を用いる。
たのち、200ml/リットルの硫酸+硫酸ヒドロキシ
ルアミン+活性剤+有機酸+イオン交換水を含む中和溶
液中で、両面銅張積層板11を例えば、45℃で5分間
浸漬して中和処理し、次いで、再び、両面銅張積層板1
1を水洗処理したのち、100ml/lのモノエタノー
ルアミン+活性剤+イオン交換水を含む脱脂溶液中で、
両面銅張積層板11を、例えば、65℃で5分間浸漬し
て脱脂処理を行う。
1を水洗処理したのち、 98%H2 SO4 10ml/l H2 O2 10ml/l からなる活性化処理液16中に、例えば、25℃におい
て2分浸漬することによって、銅回路12の表面を活性
化処理して活性化領域17を形成する。
面の自然酸化膜が除去されるとともに、ビアホール15
を形成する際のレーザ加工に伴うダメージを回復するこ
とができ、ホルマリンを還元剤とする無電解銅メッキ浴
に対して触媒能力のある活性な銅表面からなる活性化領
域17が形成される。
銅系の無電解銅メッキ液を用いて活性化領域17を自己
触媒とした無電解銅メッキ処理を施すことによって、銅
回路12の表面の活性化領域17上に、即ち、ビアホー
ル15の底部側から無電解銅メッキ層18を形成する。
キ液は、従来と同様に、例えば、硫酸銅及びEDTAを
主成分とする混合液に対し、NaOH及びホルマリンを
少量混合したものであり、例えば、PH=12.5と
し、浴温度を72℃とした状態で無電解銅メッキ処理を
行う。
0分行なうことによって、ビアホール15全体を無電解
銅メッキ層18によって埋め込む。因に、この場合の成
膜速度は、10μm/時程度となる。
を用いた無電解メッキ法によって全面にシード層を形成
したのち、配線パターンに対応する開口を有するメッキ
フレームを設け、このメッキフレームをマスクとして選
択的に電解銅メッキ処理を行なうことによって銅配線層
を形成し、次いで、メッキフレームを除去したのち、銅
配線層をマスクとして露出するメッキシード層を除去す
る。
ネート、レーザ加工等の一連の処理を必要回数繰り返す
ことによって高密度多層配線基板が形成され、最後に、
水洗処理したのち、ベンゾトリアゾール液中に両面銅張
積層板11を浸漬して防錆処理を行うことによって、高
密度多層配線基板が完成する。
2(d)の工程の後に上述の防錆処理を行なったビアホ
ール数が1000の両面銅張積層板10枚に対して、ボ
イドの発生率を測定したところ、10000のビアホー
ル15に対してボイド発生率は0%であった。
に対して、−65℃〜125℃における温度サイクル試
験を48サイクル/日で実施したのちの層間接続不良を
測定したところ、層間接続不良は0/10000と良好
であった。
は、銅回路12の表面に形成した活性化領域17を自己
触媒とした無電解銅メッキ処理によってビアホール15
を埋め込んでいるので、無電解銅メッキ層18の析出は
ビアホール15の底部側からのみ生じ、無電解銅メッキ
層18中にボイドは発生することがない。
ッキ処理と異なり、銅回路12をデージーチェーン接続
する必要はなく、したがって、最終的に接続部を切断す
る必要もなくなるので、製造工程が簡素化され、且つ、
析出するメッキ層の膜厚がばらつくことがない。
第2の実施の形態の配線基板の製造工程を説明する。な
お、この場合も各図においては一方の表面しか図示して
いないが、実際には、両側の面に対して処理を行なうも
のであり、また、上記の第1の実施の形態と同一の工程
については説明を簡略化する。
路12を設けた、例えば、板厚が0.8mmで、30c
m×30cmの両面銅張積層板(FR−4)11上に厚
さ30μmのエポキシ樹脂層13をラミネートしたの
ち、レーザ加工によってビアホール15を形成する。
脱脂処理、及び、活性化処理を行なうことによって、銅
回路12の表面を活性化処理してホルマリンを還元剤と
する無電解銅メッキ浴に対して触媒能力のある活性な銅
表面からなる活性化領域17を形成する。
無電解銅メッキ液を用いて活性化領域17を自己触媒と
した無電解銅メッキ処理を施すことによって、銅回路1
2の表面の活性化領域17上に無電解銅メッキ層18を
形成する。
キ液は、上記の第1の実施野形態と同様に、例えば、硫
酸銅及びEDTAを主成分とする混合液に対し、NaO
H及びホルマリンを少量混合したものであり、例えば、
PH=12.5とし、浴温度を72℃とした状態で12
0分間無電解銅メッキ処理を行うものであり、例えば、
底部より10μm程度の厚さに無電解銅メッキ層18を
形成する。
11を水洗処理したのち、塩化ナトリウム+硫酸水素ナ
トリム+添加剤からなるプリディップ液中に浸漬して、
次工程のキャタリスト工程におけるキャタリスト液との
なじみを改善する。
たのち、塩化水素+スズ塩+パラジウム塩+イオン交換
水からなるキャタリスト液と、塩化ナトリウム+硫酸水
素ナトリム+添加剤からなるプリディップ液とを含む混
合溶液中に、例えば、30℃において5分浸漬して、銅
回路12及びエポキシ樹脂層13の露出表面に、Snと
Pdのコロイド物質を析出させる。
たのち、硫酸+錯化剤+イオン交換水からなるアクセレ
ーター液中に、例えば、35℃において5分浸漬してコ
ロイド物質中のSnを離脱させて、銅回路12及びエポ
キシ樹脂層13の露出表面に、Pd触媒19のみを付着
させる。
銅系の無電解銅メッキ液を用いて無電解銅メッキ処理を
施すことによって、銅回路12及びエポキシ樹脂層13
の露出表面に無電解銅メッキ層からなるメッキシード層
20を形成する。
キ液は、上述の無電解銅メッキ液と同じであり、例え
ば、硫酸銅及びEDTAを主成分とする混合液に対し、
NaOH及びホルマリンを少量混合したものであり、例
えば、PH=12.5とし、浴温度を72℃とした状態
で30分間の無電解銅メッキ処理を行う。
11を水洗処理したのち、乾燥し、次いで、上述の脱脂
処理と同様にモノエタノールアミン+活性剤+イオン交
換水を含む脱脂溶液を用いて脱脂処理を行ったのち、電
解銅メッキ処理を施すことによってメッキシード層20
上に電解銅メッキ層21を形成してビアホールを埋め込
む。
メッキ浴と同様であり、例えば、 硫酸銅 70g/l 硫酸 200g/l 塩素イオン 50mg/l 光沢剤 5ml/l からなり、浴温度を25℃とし、陰極電流密度を3.0
A/dm2 を流し、空気攪拌しながら90分間電解銅メ
ッキ処理を行う。
樹脂層13上に堆積した電解銅メッキ層21及びメッキ
シード層20を所望のパターンにエッチングすることに
よって銅配線層を形成する。
のち、上述のエポキシ樹脂層13のラミネート、レーザ
加工等の一連の処理を必要回数繰り返すことによって高
密度多層配線基板が形成され、最後に、水洗処理したの
ち、ベンゾトリアゾール液中に両面銅張積層板11を浸
漬して防錆処理を行う。
4(e)の工程の後に上述の防錆処理を行なったビアホ
ール数が1000の両面銅張積層板10枚に対して、ボ
イドの発生率を測定したところ、10000のビアホー
ル15に対してボイド発生率は0%であった。
に対して、−65℃〜125℃における温度サイクル試
験を、48サイクル/日で実施したのちの層間接続不良
を測定したところ、層間接続不良は0/10000と良
好であった。
埋込成長の初期段階を銅回路12の表面に形成した活性
化領域17を自己触媒とした無電解銅メッキ処理によっ
て行い、以降の成長を、例えば、2μm/分と成膜速度
の早い電解銅メッキ処理によって行なっているので、埋
め込みに必要な時間を大幅に短縮することができ、且
つ、電解銅メッキ処理工程においては、ビアホール15
のアスペクト比が小さくなっているので、電解銅メッキ
層21中にボイドが発生することがない。
施の形態の配線基板の製造工程を説明する。なお、この
場合も各図においては一方の表面しか図示していない
が、実際には、両側の面に対して処理を行なうものであ
り、また、上記の第2の実施の形態と同一の工程につい
ては説明を簡略化する。
回路12を設けた、例えば、板厚が0.8mmで、30
cm×30cmの両面銅張積層板(FR−4)11上に
厚さ30μmのエポキシ樹脂層13をラミネートしたの
ち、レーザ加工によってビアホール15を形成する。
脱脂処理、及び、活性化処理を行なうことによって、銅
回路12の表面を活性化処理してホルマリンを還元剤と
する無電解銅メッキ浴に対して触媒能力のある活性な銅
表面からなる活性化領域17を形成する。
系の無電解銅メッキ液を用いて活性化領域17を自己触
媒とした無電解銅メッキ処理を施すことによって、銅回
路12の表面の活性化領域17上に無電解銅メッキ層1
8を形成する。
ィップ処理、キャタリスト処理、及び、アクセレーター
処理を行なうことによって銅回路12及びエポキシ樹脂
層13の露出表面にPd触媒19を析出させる。
の実施の形態と全く同様の硫酸銅系の無電解銅メッキ液
を用いて無電解銅メッキ処理を施すことによって、ビア
ホール15を無電解銅メッキ層22で埋め込むととも
に、エポキシ樹脂層13の平坦面にも無電解銅メッキ層
22を堆積させる。
樹脂層13上に堆積した無電解銅メッキ層22を所望の
パターンにエッチングすることによって銅配線層を形成
する。
のち、上述のエポキシ樹脂層13のラミネート、レーザ
加工等の一連の処理を必要回数繰り返すことによって高
密度多層配線基板が形成され、最後に、水洗処理したの
ち、ベンゾトリアゾール液中に両面銅張積層板11を浸
漬して防錆処理を行う。
長の初期段階を銅回路12の表面に形成した活性化領域
17を自己触媒とした無電解銅メッキ処理によって行
い、以降の成長を、Pdを触媒とした無電解銅メッキ処
理によって行なっているので、メッキ膜の成長は、ビア
ホール15の開口部側からも起こるので、埋め込みに必
要な時間を短縮することができる。
第2の実施の形態に比べて所要時間は長くなるものの、
製造工程が簡素化されるとともに、薬液は無電解メッキ
液のみで良く、電解メッキ液は不要となる。
第4の実施の形態の配線基板の製造工程を説明する。な
お、この場合も、各図においては一方の表面しか図示し
ていないが、実際には、両側の面に対して処理を行なう
ものである。 図6(a)参照 まず、表面に銅回路12を設けた、例えば、板厚が0.
8mmで、30cm×30cmの両面銅張積層板(FR
−4)11上に厚さ30μmのポリイミド樹脂層(ユー
ピレックスS25:宇部興産社製商品名)31をラミネ
ートしたのち、110℃で60分間のベーキング処理を
行い、次いで、例えば、UV−YAGレーザ、即ち、Y
AGレーザの第4高調波を利用して波長が266nmの
レーザ光を照射して両面銅張積層板11に設けた銅回路
12に接続するためのビアホール15を形成する。例え
ば、このビアホール15は、直径が30μmφで、アス
ペクト比を1.0とする。
様に、デスミア処理、中和処理、脱脂処理、及び、活性
化処理を行なうことによって、銅回路12の表面を活性
化処理してホルマリンを還元剤とする無電解銅メッキ浴
に対して触媒能力のある活性な銅表面からなる活性化領
域17を形成する。
の第1の実施の形態と全く同様の硫酸銅系の無電解銅メ
ッキ液を用いて活性化領域17を自己触媒とした無電解
銅メッキ処理を施すことによって、銅回路12の表面の
活性化領域17上に底部側から約10μmの厚さに無電
解銅メッキ層18を形成する。
を主成分とする70℃の溶液中に10分間浸漬してポリ
イミド樹脂層31を膨潤させ、水洗処理したのち、上述
のデスミア処理、中和処理、及び、脱脂処理を再び行な
う。
を再び水洗処理したのち、例えば、5mol/lのKO
Hからなるアルカリ溶液中に両面銅張積層板11を、例
えば、70℃において20分浸漬することによって、ポ
リイミド樹脂層31を構成するイミド環を開環する。
理によって、イミド環が開環して〔−(NH)C=O〕
結合と〔−(C=O)OH〕結合が形成され、〔−(C
=O)OH〕のHがKによって置換されて、ポリイミド
樹脂層31の表面に〔−(C=O)OK〕結合、即ち、
−COOK結合が形成される。
び水洗処理したのち、例えば、0.05mol/lのC
uSO4 を含有するCuイオン含有溶液中に両面銅張積
層板11を、例えば、25℃において3分浸漬すること
によって、−COOKのKをCu2+で置換して、カルボ
キシル基にCuイオンを吸着させる。
洗処理したのち、例えば、0.02mol/lのNaB
H4 を含有する還元溶液中に両面銅張積層板11を、2
5℃において、5分浸漬することによって、−COOC
u2+のCu2+をNaで置換してCu2+を還元し、還元し
たCu2+をCu触媒32としてポリイミド樹脂層31及
び無電解銅メッキ層18の表面に析出させる。
リイミド樹脂層31及び無電解銅メッキ層18の表面に
析出させたCu触媒32を触媒とした無電解銅メッキ処
理を行なうことによって全面に無電解銅メッキ層からな
るメッキシード層20を形成する。
全く同様に、メッキシード層20を形成した両面銅張積
層板11を水洗処理したのち、乾燥し、次いで、脱脂処
理及び電解銅メッキ処理を施すことによってメッキシー
ド層20上に電解銅メッキ層21を形成してビアホール
を埋め込む。
ド樹脂層31の平坦部上に堆積した電解銅メッキ層21
及びメッキシード層20を所望のパターンにエッチング
することによって銅配線層を形成する。
のち、上述のポリイミド樹脂層31のラミネート、レー
ザ加工等の一連の処理を必要回数繰り返すことによって
高密度多層配線基板が形成され、最後に、水洗処理した
のち、ベンゾトリアゾール液中に両面銅張積層板11を
浸漬して防錆処理を行う。
縁膜としてカルボキシル基を構成要素として含むポリイ
ミド樹脂を用いているので、イミド環開環処理を伴う処
理によって触媒としてCu触媒を析出させることがで
き、それによって、メッキシード層20をCu触媒32
を自己触媒とした無電解銅メッキ処理によって形成する
ことができる。
ては、埋め込み層中にCuと異なった異種金属が介在す
ることがなく、それによって、上記の第2の実施の形態
より密着性が改善されるとともに、電気伝導性をさらに
改善することができる。
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、デスミア処理工程
を酸化処理工程として行っているが、サンドブラスト
法、コロナ放電処理法、低温プラズマ処理法等の物理的
粗面化処理方法や、アルカリ溶液処理等の化学的粗面化
処理法を用いても良いものである。
は、イミド環開環処理工程において、KOH水溶液を用
いているが、KOH水溶液に限られるものではなく、他
の強アルカリ水溶液、例えば、NaOH水溶液を用いて
も良いものである。
は、還元処理工程において、還元剤としてNaBH4 を
用いているが、NaBH4 に限られるものではなく、ヒ
ドラジン、DMAB(ジメチルアミンボラン)、トリメ
チルアミノボラン(TMAB)、KBH4 等の他の金属
イオン還元剤を用いても良いものである。
は、ポリイミド樹脂については特に言及していないが、
ポリビフェニル系イミド、ポリケトン系イミド、ポリピ
ロメリット酸イミド、或いは、全ての芳香族ポリイミド
等を用いても良いものであり、構成要素中にカルボキシ
ル基を含んでいれば良い。
Cu触媒を用いた無電解銅メッキ処理を用いる場合に
は、上記の第3の実施の形態と同様に、ビアホール全体
を無電解銅メッキ層によって埋め込むとともに、この無
電解銅メッキ層をパターニングすることによって銅配線
層を形成しても良いものである。
配線層をベタ膜で形成した銅メッキ層をフォトリソグラ
フィー工程によって所定形状にパターニングすることに
よって形成しているが、銅配線層のパターニング工程は
この様な工程に限られるものではない。
のように触媒を用いた場合には、全面に触媒を形成し、
無電解メッキ法によってメッキシード層を形成した後、
レジストパターンからなるメッキフレームを設けて電解
メッキ法によって電解銅メッキ層を選択的に形成し、次
いで、メッキフレームを除去した後、塩化銅等のエッチ
ング液によって露出しているメッキシード層を除去する
セミアディティブ法によって銅配線層を形成しても良い
ものである。
した無電解銅メッキ処理によって初期埋込層を形成した
のち、全面にメッキフレームを形成し、次いで、露出表
面に触媒を形成したのち、無電解メッキ法によってメッ
キシード層を形成し、次いで、電解メッキ法によって電
解銅メッキ層を形成して配線層とするフルアディティブ
法を用いても良いものである。
回路、銅配線層、及び、ビアを触媒に用いるPd以外、
純粋な銅によって形成しているが、純粋な銅に限られる
ものではなく、Zn等の他の金属元素を少量混入した銅
を主成分とする導電体によって構成しても良いものであ
る。
ドアップ工法による高密度多層配線基板として説明して
いるが、この様な高密度多層配線基板に限られるもので
はなく、例えば、ウェハレベルCSP(Chip Si
ze PackageまたはChip Scale P
ackage)、或いは、TCP(Tape Carr
ier Package)等における多層配線層の形成
工程にも適用されるものである。
に対するビアを形成する際に、銅回路或いは銅配線層の
表面に活性化処理を施して活性化領域を形成し、この活
性化領域を自己触媒とした無電解銅メッキ処理によって
少なくともビアを構成する初期埋込層を形成しているの
で、ビア中にボイドが発生することがなく、それによっ
て、高密度多層配線基板等の配線基板の信頼性の向上に
寄与するところが大きい。
である。
程の説明図である。
程の説明図である。
である。
程の説明図である。
程の説明図である。
Claims (9)
- 【請求項1】 有機絶縁層に設けたビアホール内に露出
する銅または銅を主成分とする導電層の表面に触媒活性
な状態の活性化領域を設けるとともに、前記ビアホール
を埋め込むビアの少なくとも前記活性化領域に接する初
期埋込層を無電解銅メッキ層によって構成したことを特
徴とする配線基板。 - 【請求項2】 有機絶縁層に設けたビアホール内に露出
する銅または銅を主成分とする導電層を活性化処理する
ことによって前記導電層の表面に触媒活性な状態の活性
化領域を設けたのち、前記活性化領域を自己触媒とした
無電解銅メッキ法によって少なくとも前記活性化領域に
接する初期埋込層を形成することを特徴とする配線基板
の製造方法。 - 【請求項3】 上記ビアホールを埋め込むビアを全て、
上記活性化領域を自己触媒とする無電解銅メッキ法によ
って形成することを特徴とする請求項2記載の配線基板
の製造方法。 - 【請求項4】 上記初期埋込層を形成したのち、Pdか
らなる触媒を形成し、前記触媒を用いた無電解銅メッキ
法によって上記ビアホールの少なくとも一部を埋め込む
ことを特徴とする請求項2記載の配線基板の製造方法。 - 【請求項5】 上記有機絶縁層が少なくともカルボキシ
ル基を含む有機物からなり、上記初期埋込層を形成した
のち、前記有機絶縁層を構成するイミド環の開環処理を
伴うCuからなる触媒の析出工程を行い、前記触媒を用
いた無電解銅メッキ法によってビアホールの少なくとも
一部を埋め込むことを特徴とする請求項2記載の配線基
板の製造方法。 - 【請求項6】 上記初期埋込層を形成したのち、上記触
媒を形成し、前記触媒を用いた無電解銅メッキ法によっ
て上記ビアホールの残り全てを埋め込むことを特徴とす
る請求項4または5に記載の配線基板の製造方法。 - 【請求項7】 上記初期埋込層を形成したのち、上記触
媒を形成し、前記触媒を用いた無電解銅メッキ法によっ
て無電解銅メッキ層を形成し、前記無電解銅メッキ層を
シード層として用いた電解銅メッキ法によって上記ビア
ホールの残り全てを埋め込むことを特徴とする請求項4
または5に記載の配線基板の製造方法。 - 【請求項8】 上記活性化処理が、酸処理によることを
特徴とする請求項2乃至7のいずれか1項に記載の配線
基板の製造方法。 - 【請求項9】 上記酸処理が、硫酸と過酸化水素を含む
混合溶液を用いた酸処理であることを特徴とする請求項
8記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051602A JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051602A JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002252466A true JP2002252466A (ja) | 2002-09-06 |
JP3596476B2 JP3596476B2 (ja) | 2004-12-02 |
Family
ID=18912356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001051602A Expired - Fee Related JP3596476B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3596476B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004084594A1 (ja) * | 2003-03-20 | 2004-09-30 | Tdk Corporation | 電子部品の製造方法および電子部品 |
WO2009004855A1 (ja) * | 2007-06-29 | 2009-01-08 | C. Uyemura & Co., Ltd. | 配線基板の製造方法 |
JP2013016558A (ja) * | 2011-06-30 | 2013-01-24 | Tokuyama Corp | 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液 |
JP2013504887A (ja) * | 2009-09-15 | 2013-02-07 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ |
-
2001
- 2001-02-27 JP JP2001051602A patent/JP3596476B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004084594A1 (ja) * | 2003-03-20 | 2004-09-30 | Tdk Corporation | 電子部品の製造方法および電子部品 |
US7543375B2 (en) | 2003-03-20 | 2009-06-09 | Tdk Corporation | Process for filling via hole in a substrate |
WO2009004855A1 (ja) * | 2007-06-29 | 2009-01-08 | C. Uyemura & Co., Ltd. | 配線基板の製造方法 |
JP2009010276A (ja) * | 2007-06-29 | 2009-01-15 | C Uyemura & Co Ltd | 配線基板の製造方法 |
US8276270B2 (en) | 2007-06-29 | 2012-10-02 | C. Uyemura & Co., Ltd. | Method for manufacturing printed circuit board |
JP2013504887A (ja) * | 2009-09-15 | 2013-02-07 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ |
US8952259B2 (en) | 2009-09-15 | 2015-02-10 | Robert Bosch Gmbh | Method for producing a ceramic component, ceramic component and component assembly |
JP2013016558A (ja) * | 2011-06-30 | 2013-01-24 | Tokuyama Corp | 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液 |
Also Published As
Publication number | Publication date |
---|---|
JP3596476B2 (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI391061B (zh) | Wiring substrate and manufacturing method thereof | |
US5648125A (en) | Electroless plating process for the manufacture of printed circuit boards | |
US20050178669A1 (en) | Method of electroplating aluminum | |
US8683685B2 (en) | Method of manufacturing multilayer printed wiring board | |
JPH11186716A (ja) | 金属層の形成方法 | |
JP2002076618A (ja) | 多層プリント配線板の製造方法 | |
JP3596476B2 (ja) | 配線基板の製造方法 | |
WO2014024754A1 (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
JP2006104504A (ja) | ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法 | |
JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP4129666B2 (ja) | 半導体パッケージ用基板の製造方法 | |
JPH05259611A (ja) | プリント配線板の製造法 | |
JPH11243280A (ja) | フィルドビア構造を有する多層プリント配線板 | |
JP2001203464A (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
JPH11243279A (ja) | フィルドビア構造を有する多層プリント配線板 | |
JP4366632B2 (ja) | 内層回路付金属張積層板、多層プリント配線板及びそれらの製造方法 | |
JPH05167248A (ja) | プリント配線板の製造方法 | |
JP4236327B2 (ja) | 無電解めっき液、無電解めっき方法、プリント配線板の製造方法およびプリント配線板 | |
JPH11243277A (ja) | フィルドビア構造を有する多層プリント配線板 | |
JP4334052B2 (ja) | 粗化面形成用樹脂組成物およびプリント配線板 | |
JPH11191675A (ja) | ビルドアッププリント配線板の製造方法 | |
JPH11243278A (ja) | フィルドビア構造を有する多層プリント配線板 | |
JP5073465B2 (ja) | 半導体パッケージ用基板の製造法 | |
WO2000050230A1 (en) | Board with nickel-plated thru-holes and/or blind vias |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20031210 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100917 |
|
LAPS | Cancellation because of no payment of annual fees |