JP5216078B2 - 多層プリント配線板、及び、多層プリント配線板の製造方法 - Google Patents
多層プリント配線板、及び、多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP5216078B2 JP5216078B2 JP2010501816A JP2010501816A JP5216078B2 JP 5216078 B2 JP5216078 B2 JP 5216078B2 JP 2010501816 A JP2010501816 A JP 2010501816A JP 2010501816 A JP2010501816 A JP 2010501816A JP 5216078 B2 JP5216078 B2 JP 5216078B2
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- conductor circuit
- printed wiring
- wiring board
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Description
このような多層プリント配線板は、例えば、下記の方法により製造することができる。
さらに、層間樹脂絶縁層及び上層の導体回路の形成を繰り返した後、最後に導体回路を保護するためのソルダーレジスト層を形成し、ICチップ等の電子部品やマザーボード等との接続のため半田バンプを形成することにより、多層プリント配線板を製造することができる(例えば、特許文献1参照)。
それ故、下層の導体回路とビア導体を構成している電解めっき膜との間には、ビア導体を構成している無電解めっき膜が存在することとなる。
そして、下層の導体回路は、電解めっき膜や金属箔で構成されていることが多い。そのため、下層の導体回路と上層の導体回路間とをビア導体を介して接続した部分には、異なる種類の金属膜が形成されていることとなる。具体的には、例えば、電解めっき膜上に無電解めっき膜が形成されたり、無電解めっき膜上に電解めっき膜が形成されたりしている。
このような異なる種類の金属膜は、たとえそれらが同一の金属からなるものであっても、それぞれの結晶状態が異なりやすい。
そして、層間樹脂絶縁層に形成される開口部の径が小さくなってくると、ヒートサイクル試験後に下層の導体回路とビア導体を構成する無電解めっき膜との間やビア導体を構成する無電解めっき膜とその上に形成されている電解めっき膜との間で剥離が発生する場合があった。
第1の層間樹脂絶縁層と、
上記第1の層間樹脂絶縁層上に形成されている第1の導体回路と、
上記第1の層間樹脂絶縁層と上記第1の導体回路との上に形成されていて、上記第1の導体回路に到達する開口部を有する第2の層間樹脂絶縁層と、
上記第2の層間樹脂絶縁層上に形成されている第2の導体回路と、
上記開口部内に形成されていて、上記第1の導体回路と上記第2の導体回路とを接続するビア導体とからなる多層プリント配線板であって、
上記ビア導体は、上記開口部の内壁面に形成されている無電解めっき膜と、上記無電解めっき膜上及び上記開口部によって露出される上記第1の導体回路の露出面上に形成されている電解めっき膜とからなり、
上記第2の導体回路は、上記無電解めっき膜と上記無電解めっき膜上の上記電解めっき膜とからなることを特徴とする。
また、従来の多層プリント配線板のように、ビア導体が導体回路の露出面上の無電解めっき膜と、その上の電解めっき膜とから構成されている場合に比べて、請求項1に記載の発明では、導体回路とビア導体との間での剥離が発生しにくく、導体回路とビア導体との接続信頼性に優れる。
上記電解めっき膜が銅である。
請求項2に記載の発明では、上記電解めっき膜が、電気抵抗の低い銅であるため、電気特性に優れる。
上記無電解めっき膜がニッケルである。
請求項3に記載の発明では、上記電解めっき膜が銅からなり、上記無電解めっき膜がニッケルからなるため、L/S(ライン/スペース)の小さい微細な導体回路を形成することができる。この理由については後述する。
第1の層間樹脂絶縁層を形成する工程と、
上記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
上記第1の層間樹脂絶縁層と上記第1の導体回路との上に、第2の層間樹脂絶縁層を形成する工程と、
上記第2の層間樹脂絶縁層に、上記第1の導体回路に到達する開口部を形成する工程と、
上記第2の層間樹脂絶縁層上に第2の導体回路を形成する工程と、
上記開口部に、上記第1の導体回路と上記第2の導体回路とを接続するビア導体を形成する工程とからなる多層プリント配線板の製造方法であって、
上記第2の導体回路は、無電解めっき膜と上記無電解めっき膜上の電解めっき膜とからなり、
上記ビア導体は、上記開口部の内壁面に形成されている上記無電解めっき膜と、上記無電解めっき膜上及び上記開口部によって、露出される上記第1の導体回路の露出面上に形成されている電解めっき膜とからなることを特徴とする。
また、請求項4に記載の発明により製造された多層プリント配線板では、従来の多層プリント配線板のように、ビア導体が、導体回路の露出面上の無電解めっき膜とその上の電解めっき膜とからなっている場合に比べて、導体回路とビア導体との間での剥離が発生しにくく、導体回路とビア導体との接続信頼性に優れる。
上記第2の導体回路を形成する工程と上記ビア導体を形成する工程とを同時に行う。
請求項5に記載の発明によれば、第2の導体回路とビア導体とを効率よく形成することができる。また、両者を同時に形成することにより、両者の接続不良が発生しにくくなる。
上記第2の導体回路を形成する工程、及び、上記ビア導体を形成する工程が、
上記第2の層間樹脂絶縁層の表面及び上記開口部の内壁面に上記無電解めっき膜を形成する工程と、
上記無電解めっき膜上及び上記第1の導体回路の露出面上に上記電解めっき膜を形成する工程とを有する。
上記第1の導体回路の露出面上に形成する電解めっき膜を、上記第1の導体回路をシード層として形成する。
請求項7に記載の発明では、第1の導体回路をシード層として電解めっき膜を形成しているため、上記第1の導体回路の露出面上に確実に電解めっき膜を形成することができる。
上記第2の導体回路を形成する工程、及び、上記ビア導体を形成する工程が、
上記無電解めっき膜を形成した後、上記無電解めっき膜上にめっきレジストを形成する工程と、
上記めっきレジスト非形成部の無電解めっき膜上及び上記第1の導体回路の露出面上に電解めっき膜を形成する工程と、
上記めっきレジストを剥離する工程と、
上記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とを有する。
上記無電解めっき膜の除去を、エッチング液を用いたエッチングにより行う。
請求項9に記載の発明によれば、不要な無電解めっき膜を確実に除去することができる。
上記電解めっき膜が、上記エッチング液により実質的にエッチングされない。
請求項10に記載の発明では、上記電解めっき膜が、上記エッチング液により実質的にエッチングされないため、微細な導体回路を形成するのに特に適している。
上記無電解めっき膜はニッケルからなり、上記電解めっき膜は銅からなる。
請求項11に記載の発明では、電解めっき膜を実質的にエッチングせず、無電解めっき膜を選択的にエッチングすることが容易である。
(第一実施形態)
ここでは、第一実施形態に係る多層プリント配線板及びその製造方法を説明する。
図1に示す第一実施形態の多層プリント配線板10では、絶縁性基板11の両面に導体回路14と層間樹脂絶縁層12とが形成され、絶縁性基板11を挟んだ導体回路14間は、スルーホール導体19により電気的に接続されている。ここで、導体回路14の上面は、電解銅めっき膜で構成されている。
層間樹脂絶縁層12を挟んだ導体回路14間は、ビア導体17を介して電気的に接続されている。
また、スルーホール導体19の内部には樹脂充填材20が充填されている。そして、充填充填材20を覆う導体回路114が形成されている。
最外層には、ソルダーレジスト層24が形成されており、最外層の導体回路14上には、半田パッド26を介して半田バンプ27が形成されている。
従って、導体回路14の上面(開口部16によって露出されている露出面)14aには、ビア導体17の電解銅めっき膜が形成されている。つまり、導体回路14上に直接ビア導体17の電解めっき膜が形成されている。従って、導体回路14の電解銅めっき膜23と、ビア導体17の電解銅めっき膜とが直接接続されていることとなる。
従って、導体回路14とビア導体17とは電解銅めっき膜23同士で接続されていることとなる。
このように、導体回路14(第1の導体回路)上には、ビア導体17の一部を構成している無電解銅めっき膜22を介することなく、電解銅めっき膜23が形成されている。そのため、第1の導体回路とビア導体間の電気抵抗が小さくなり、電気特性に優れる。
また、導体回路14(第1の導体回路)の露出面14a(層間樹脂絶縁層に形成されている開口部によって露出された面)上にビア導体17を構成する電解銅めっき膜23が形成されるので、導体回路14(第1の導体回路)とビア導体17との間での剥離が発生しにくい。そのため、導体回路とビア導体との接続信頼性が向上する。
また、導体回路14とビア導体17とが電解銅めっき膜23同士で接続されているため、両者の接続強度も優れることとなる。ここで、銅は電気抵抗が低いので、電解めっき膜は銅が好ましい。
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板等の心材としてガラス繊維を有する基板、ビスマレイミド−トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解銅めっき処理を施し、続いて電解銅めっき処理を施す等により銅からなるベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
このような電解銅めっき膜を形成することにより、上記絶縁性基板上に形成する導体回路の上面が電解銅めっき膜で構成されることとなる。そのため、後工程の電解銅めっき処理を経てビア導体を形成した際に、導体回路とビア導体とが電解銅めっき膜同士で接続されることとなり、両者の間の電気特性が優れたものとなる。
上記絶縁性基板を挟んだ導体回路間を接続するためのスルーホール導体を形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面をエッチング処理等により粗化面としてもよい。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施すとともに、レーザ処理や露光現像処理により上記開口部を形成することにより、上記開口部を有する層間樹脂絶縁層を形成する。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成すればよい。
この際、上記開口部によって露出された上記絶縁性基板上の導体回路の露出面上には無電解銅めっき膜を形成しない。
具体的には、まず、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)にはパラジウム触媒が付着し、上記導体回路の露出面上にはパラジウム触媒が付着しない状態に上記パラジウム触媒を付与する。その後、銅に対して自己触媒性を有しない無電解銅めっき処理を行うことより、所定の部分にのみ無電解銅めっき膜を形成する。
(a)まず、上記導体回路(銅)の露出面及び上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)にパラジウム錯体を付着させる。
(b)次に、塩化銅エッチング液により、導体回路(銅)の露出部の表面をエッチングにより溶解する。これにより、導体回路の露出面上からパラジウム錯体が除去される。上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)のパラジウム錯体は付着したままである。
(c)その後、パラジウムの還元剤液に浸漬して、パラジウム錯体を金属パラジウムへ還元する。
即ち、(a)まず、銅からなる上記導体回路の露出面に、H2O2水溶液やNaClO3水溶液等の酸化剤を用いて、酸化銅(CuO)被膜を形成する。
(b)次に、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)、及び、上記導体回路の露出面上にパラジウム触媒を付着する。
(c)その後、希硫酸等の酸を用いて、上記酸化銅被膜を溶解除去する。ここでは、酸化銅被膜の溶解除去にともなって、上記酸化銅被膜に付着したパラジウム触媒も同時に除去されることとなる。
以上に説明した処理を行うことにより、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)に選択的にパラジウム触媒を付着させることができる。
これにより、層間樹脂絶縁層の表面(上記開口部の壁面を含む)に無電解めっき膜が形成され、開口部によって露出された導体回路の露出面上には無電解めっき膜は形成されない。
また、上記無電解銅めっき膜の形成前に、層間樹脂絶縁層の表面を粗化面としておいてもよい。
上記めっきレジストは、導体回路及びビア導体を形成しない部分に形成する。
上記めっきレジストを形成する方法は特に限定されず、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
ここで、上記電解銅めっき膜の形成は、従来公知の方法により行えばよい。
また、上記電解銅めっき層の厚さは5〜20μmが望ましい。
なお、この工程では、上記無電解銅めっき膜及び上記導体回路の露出面が、電解めっきにおけるシード層として機能することとなる。このように、第1の導体回路をシード層として電解めっき膜を形成しているので、第1の導体回路の露出面上に確実に電解めっき膜を形成することができる。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
ここで、上記無電解銅めっき膜の除去は、例えば、エッチング液を用いて行えばよい。エッチング液を用いたエッチングであれば、不要な無電解銅めっき膜(電解めっき膜間に存在する無電解銅めっき膜)を確実に除去することができる。
なお、上記(1)〜(7)の工程では、絶縁性基板が請求項1や請求項4に記載する第1の層間樹脂絶縁層に該当する。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
なお、この(8)の工程を行う場合、上記(2)の工程で形成した層間樹脂絶縁層が請求項1や請求項4に記載する第1の層間樹脂絶縁層に該当し、上記(8)の工程で形成する層間樹脂絶縁層が、請求項1や請求項4に記載する第2の層間樹脂絶縁層に該当する。
具体的には、最上層の導体回路を含む層間樹脂絶縁層上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、ソルダーレジスト層を形成する。その後、ソルダーレジスト層の開口部分に半田バンプを形成することによりプリント配線板の製造を終了する。
本実施形態に係る多層プリント配線板では、導体回路とその導体回路に接続しているビア導体との接続部分が、電解銅めっき膜からなるため、両者の間で結晶格子の連続性が高くなる。その結果、導体回路とビア導体との間の接続強度が高くなるので、上記多層プリント配線板では、接続信頼性、特に、温度サイクル試験後の接続信頼性に優れる。
(実施例1)
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒子径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
(1)図2Aに示すような、厚さ0.8mmのガラスエポキシ樹脂からなる絶縁性基板11の両面に18μmの銅箔18がラミネートされている銅張積層板を出発材料とした。
次に、図2Bに示すように、この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔29を形成した。
すなわち、まず、スキージを用いてスルーホール導体19内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。続いて、基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、電解銅めっき膜上に樹脂充填材20が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層20を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で積層し、その後、170℃で30分間熱硬化させた。
この結果、開口部16によって、導体回路14の上面の一部(露出面14a)が露出された。
なお、ここで、導体回路の露出面14a上には、無電解銅めっき膜は形成されなかった。これは、露出面14aにはパラジウム触媒が存在しない上に、次亜リン酸ナトリウムを還元剤とする無電解銅めっき液は銅に対して触媒活性を有しないからである。
〔無電解銅めっき条件〕
75℃の液温度で4分
〔電解銅めっき液〕
硫酸 150g/L
硫酸銅 150g/L
塩素イオン 8mg/L
添加剤 4ml/L(奥野製薬工業社製、トップルチナNSV−1)
0.5ml/L(奥野製薬工業社製、トップルチナNSV−2)
1ml/L(奥野製薬工業社製、トップルチナNSV−3)
〔電解めっき条件〕
電流密度 1A/dm2
時間 90分
温度 23℃
以上に説明したように、実施例1では、導体回路の露出面上に無電解銅めっき膜を形成していないので、ビア導体17は、図1Bに示したような構造となった。つまり、露出面14aが第1導体回路の電解銅めっき膜からなり、この電解銅めっき膜上にビア導体17の電解銅めっき膜が形成されている。そして、層間樹脂絶縁層12の開口部の内壁面上には無電解銅めっき膜が形成されており、その無電解銅めっき膜上に電解銅めっき膜が形成されている。
なお、実施例において、導体回路14のL/S(ライン/スペース)の最小値は、10μm/10μmに設定した。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層24′を硬化させ、半田バンプ形成用開口28を有するソルダーレジスト層24(20μm厚)を形成した。
第二実施形態の多層プリント配線板は、第一実施形態の多層プリント配線板と比較して下記の点で異なる。
即ち、第一実施形態に係る多層プリント配線板では、導体回路及びビア導体を構成している無電解めっき膜が、無電解銅めっき膜であるのに対し、第二実施形態に係る多層プリント配線板では、無電解めっき膜が、無電解ニッケルめっき膜である点で異なる。つまり、導体回路が無電解ニッケルめっき膜と無電解ニッケルめっき膜上の電解銅めっき膜とからなり、ビア導体を構成する層間樹脂絶縁層の開口部の内壁面に形成されている無電解めっき膜が無電解ニッケルめっき膜である。即ち、第二実施形態の多層プリント配線板は、第一実施形態の多層プリント配線板において、無電解銅めっき膜に代えて無電解ニッケル膜を備えたものである。
第二実施形態に係る多層プリント配線板の導体回路及びビア導体が備える上記の構成は、微細な導体回路を形成するのに適している。
これは、多層プリント配線板の製造工程において、独立な導体回路やビア導体を形成するとき、不要な無電解ニッケルめっき膜を除去するのに、ニッケルはエッチングするが、銅は実質的にエッチングしない選択的エッチング液を使用することができるからである。
そうすれば、電解銅めっき膜はエッチングにより除去されないため、予め、電解銅めっき膜の形状を微細にしておくことが可能となる。つまり、微細な導体回路を形成するのに適している。
(1)第一実施形態に係る多層プリント配線板の製造方法の(1)及び(2)の工程と同様にして、導体回路を形成した絶縁性基板上に、層間樹脂絶縁層を形成するとともに、この層間樹脂絶縁層に、上記絶縁性基板上の導体回路に到達する開口部を形成する。
ここで、上記開口部によって露出される上記絶縁性基板上の導体回路の露出面上には無電解ニッケルめっき膜を形成しない。
具体的には、まず、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)にはパラジウム触媒(パラジウム金属)が付着し、上記導体回路の露出面上にはパラジウム触媒が付着しない状態に上記パラジウム触媒を付与する。その後、無電解ニッケルめっき処理を行うことより、所定の部分にのみ無電解ニッケルめっき膜を形成する。
上記無電解ニッケルめっき膜の厚さは、0.1〜2.0μmが望ましい。
また、上記無電解ニッケルめっき膜の形成前に、層間樹脂絶縁層の表面を粗化面としておいてもよい。
その後、第一実施形態に係る多層プリント配線板の製造方法の(6)の工程と同様の方法を用いて、めっきレジストを剥離する。
ここで、無電解ニッケルめっき膜の除去は、ニッケルを選択的にエッチングすることができるエッチング液を用いて行うことが望ましい。
このようなエッチング液を用いてエッチングを行うことにより、めっきレジストを剥離することより露出した不要な無電解ニッケルめっき膜のみを選択的にエッチングすることが可能となる。
また、このようなエッチング液に対しては、電解銅めっき膜は実質的にエッチングされないため、予め、電解銅めっき膜を導体回路の設計値よりも大きく形成しておく必要がない。その結果、微細な導体回路であっても好適に形成することができる。
上記ニッケルを選択的にエッチングすることができるエッチング液としては、例えば、メック社製、メックリムーバー NH−1865等が挙げられる。
なお、上記(1)〜(4)の工程では、絶縁性基板が請求項1や請求項4に記載する第1の層間樹脂絶縁層に該当する。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
なお、この(5)の工程を行う場合、形成する層間樹脂絶縁層が、請求項1や請求項4に記載する第2の層間樹脂絶縁層に該当する。
また、第二実施形態に係る多層プリント配線板の製造方法では、電解めっき膜間の無電解ニッケルめっき膜の除去は、ニッケルを選択的にエッチングすることができるエッチング液を用いて行うことができるため、微細な導体回路を好適に形成することができる。
(実施例2)
実施例1のB.多層プリント配線板の製造の(12)の工程で、無電解銅めっき膜に代えて、下記の方法で無電解ニッケルめっき膜を形成し、さらに、実施例1のB.多層プリント配線板の製造の(15)の工程で、硫酸と過酸化水素との混合液に代えて、ニッケルを選択的にエッチングすることができるエッチング液(メック社製、NP1865)を使用した以外は、実施例1と同様にして多層プリント配線板を製造した。
また、導体回路14のL/S(ライン/スペース)の最小値は、8μm/8μmに設定した。
既に説明した実施形態では、上記層間樹脂絶縁層の表面(開口部16の内壁面含む)に形成する無電解めっき膜として、無電解銅めっき膜又は無電解ニッケルめっき膜が採用されている。
しかし、本発明の実施形態において、上記無電解めっき膜は、銅又はニッケルからなるめっき膜に限定されず、銅、ニッケル、パラジウム、コバルト、スズや、これらの合金からなる無電解めっき膜等であればよい。
ただし、上記無電解めっき膜は、無電解銅めっき膜や無電解ニッケル膜が好ましい。
特に、無電解めっき膜が無電解ニッケルめっき膜であって、電解めっき膜が電解銅めっき膜の場合には、既に説明したように、ニッケルを選択的にエッチングするエッチング液を選択することで、L/S(ライン/スペース)の小さい微細な導体回路を特に好適に製造することができる。
上記無電解パラジウムめっき膜を選択的にエッチングするエッチング液としては、例えば、メルテックス社製、メルストリップ PD−3110等が挙げられ、上記無電解スズめっき膜を選択的にエッチングするエッチング液としては、例えば、メック社製、メックリムーバーS−1818A/S−1818B等が挙げられる。
上記層間樹脂絶縁層を感光性樹脂を用いて形成する場合、上記感光性樹脂としては、例えば、アクリル樹脂等が挙げられる。
なお、開口部を形成した後には、必要に応じて、デスミア処理を施してもよい。
また、第一及び第二実施形態に係る多層プリント配線板の製造方法では、絶縁性基板の両側の層間樹脂絶縁層の総数は同数であるが、絶縁性基板の両側で総数が異なっていてもよい。
11 絶縁性基板
12 層間樹脂絶縁層
13 めっきレジスト
14 導体回路
16 開口部
17 ビア導体
18 銅箔
19 スルーホール
20 樹脂充填材層
22 無電解銅めっき膜
23 電解銅めっき膜
24 ソルダーレジスト層
26 半田パッド
27 半田バンプ
28 半田バンプ形成用開口
Claims (11)
- 第1の層間樹脂絶縁層と、
前記第1の層間樹脂絶縁層上に形成されている第1の導体回路と、
前記第1の層間樹脂絶縁層と前記第1の導体回路との上に形成されていて、前記第1の導体回路に到達する開口部を有する第2の層間樹脂絶縁層と、
前記第2の層間樹脂絶縁層上に形成されている第2の導体回路と、
前記開口部内に形成されていて、前記第1の導体回路と前記第2の導体回路とを接続するビア導体とからなる多層プリント配線板であって、
前記ビア導体は、前記開口部の内壁面に形成されている無電解めっき膜と、前記無電解めっき膜上及び前記開口部によって露出される前記第1の導体回路の露出面上に形成されている電解めっき膜とからなり、
前記第2の導体回路は、前記無電解めっき膜と前記無電解めっき膜上の前記電解めっき膜とからなる
ことを特徴とする多層プリント配線板。 - 前記電解めっき膜は銅である請求項1に記載の多層プリント配線板。
- 前記無電解めっき膜はニッケルである請求項2に記載の多層プリント配線板。
- 第1の層間樹脂絶縁層を形成する工程と、
前記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
前記第1の層間樹脂絶縁層と前記第1の導体回路との上に、第2の層間樹脂絶縁層を形成する工程と、
前記第2の層間樹脂絶縁層に、前記第1の導体回路に到達する開口部を形成する工程と、
前記第2の層間樹脂絶縁層上に第2の導体回路を形成する工程と、
前記開口部に、前記第1の導体回路と前記第2の導体回路とを接続するビア導体を形成する工程とからなる多層プリント配線板の製造方法であって、
前記第2の導体回路は、無電解めっき膜と前記無電解めっき膜上の電解めっき膜とからなり、
前記ビア導体は、前記開口部の内壁面に形成されている前記無電解めっき膜と、前記無電解めっき膜上及び前記開口部によって露出される前記第1の導体回路の露出面上に形成されている電解めっき膜とからなる
ことを特徴とする多層プリント配線板の製造方法。 - 前記第2の導体回路を形成する工程と前記ビア導体を形成する工程とを同時に行う請求項4に記載の多層プリント配線板の製造方法。
- 前記第2の導体回路を形成する工程、及び、前記ビア導体を形成する工程は、
前記第2の層間樹脂絶縁層の表面及び前記開口部の内壁面に前記無電解めっき膜を形成する工程と、
前記無電解めっき膜上及び前記第1の導体回路の露出面上に前記電解めっき膜を形成する工程と
を有する請求項5に記載の多層プリント配線板の製造方法。 - 前記第1の導体回路の露出面上に形成する電解めっき膜は、前記第1の導体回路をシード層として形成する請求項4〜6のいずれかに記載の多層プリント配線板の製造方法。
- 前記第2の導体回路を形成する工程、及び、前記ビア導体を形成する工程は、
前記無電解めっき膜を形成した後、前記無電解めっき膜上にめっきレジストを形成する工程と、
前記めっきレジスト非形成部の無電解めっき膜上及び前記第1の導体回路の露出面上に電解めっき膜を形成する工程と、
前記めっきレジストを剥離する工程と、
前記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とを有する請求項5に記載の多層プリント配線板の製造方法。 - 前記無電解めっき膜の除去は、エッチング液を用いたエッチングにより行う請求項8に記載の多層プリント配線板の製造方法。
- 前記電解めっき膜は、前記エッチング液により実質的にエッチングされない請求項9に記載の多層プリント配線板の製造方法。
- 前記無電解めっき膜はニッケルからなり、前記電解めっき膜は銅からなる請求項10に記載の多層プリント配線板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3320108P | 2008-03-03 | 2008-03-03 | |
US61/033,201 | 2008-03-03 | ||
PCT/JP2009/050989 WO2009110258A1 (ja) | 2008-03-03 | 2009-01-22 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009110258A1 JPWO2009110258A1 (ja) | 2011-07-14 |
JP5216078B2 true JP5216078B2 (ja) | 2013-06-19 |
Family
ID=41012304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501816A Expired - Fee Related JP5216078B2 (ja) | 2008-03-03 | 2009-01-22 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8314348B2 (ja) |
JP (1) | JP5216078B2 (ja) |
KR (1) | KR20100090803A (ja) |
CN (1) | CN101911851A (ja) |
WO (1) | WO2009110258A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101027431B (zh) | 2004-09-24 | 2011-04-13 | 揖斐电株式会社 | 电镀方法及电镀装置 |
US20090218119A1 (en) | 2008-03-03 | 2009-09-03 | Ibiden Co., Ltd | Method of manufacturing multilayer printed wiring board |
KR101004063B1 (ko) * | 2008-09-05 | 2010-12-24 | 삼성엘이디 주식회사 | 니켈-금 도금방법 및 인쇄회로기판 |
CN102573268B (zh) | 2008-09-30 | 2015-03-11 | 揖斐电株式会社 | 多层印刷线路板以及多层印刷线路板的制造方法 |
CN101810063B (zh) | 2008-09-30 | 2012-10-10 | 揖斐电株式会社 | 多层印刷线路板以及多层印刷线路板的制造方法 |
US8581104B2 (en) | 2010-03-31 | 2013-11-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
GB2485419B (en) * | 2010-11-15 | 2015-02-25 | Semblant Ltd | Method for reducing creep corrosion |
US8693203B2 (en) * | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
US20120298412A1 (en) * | 2011-05-25 | 2012-11-29 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
US8969732B2 (en) * | 2011-09-28 | 2015-03-03 | Ibiden Co., Ltd. | Printed wiring board |
JP6009300B2 (ja) * | 2012-09-27 | 2016-10-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US20140174791A1 (en) * | 2012-12-26 | 2014-06-26 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
TWI462669B (zh) * | 2013-02-08 | 2014-11-21 | Ichia Tech Inc | 多層式的軟性印刷電路板及其製造方法 |
TWI462672B (zh) * | 2013-02-08 | 2014-11-21 | Ichia Tech Inc | 前驅基板、軟性印刷電路板及其製造方法 |
TWI589195B (zh) * | 2014-05-09 | 2017-06-21 | Sensitive and perforated circuit board and multilayer circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116269A (ja) * | 1995-10-19 | 1997-05-02 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JPH11163517A (ja) * | 1997-11-27 | 1999-06-18 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2002314247A (ja) * | 2001-04-13 | 2002-10-25 | Hitachi Chem Co Ltd | 多層プリント配線板及びその製造方法 |
JP2005005559A (ja) * | 2003-06-13 | 2005-01-06 | Tdk Corp | 電子部品の製造方法および電子部品 |
JP2007335539A (ja) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | 両面配線基板の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
WO1998027798A1 (fr) * | 1996-12-19 | 1998-06-25 | Ibiden Co., Ltd. | Carte a circuit imprime et procede de fabrication |
CN1155303C (zh) * | 1997-04-15 | 2004-06-23 | 揖斐电株式会社 | 无电解电镀用粘接剂以及印刷布线板 |
JP2000232269A (ja) * | 1999-02-10 | 2000-08-22 | Nec Toyama Ltd | プリント配線板およびプリント配線板の製造方法 |
JP2001196746A (ja) | 2000-01-11 | 2001-07-19 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
JP2005347391A (ja) | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | プリント配線板 |
JP4955263B2 (ja) * | 2004-12-15 | 2012-06-20 | イビデン株式会社 | プリント配線板 |
JP2006216713A (ja) | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
TWI302811B (en) * | 2006-01-16 | 2008-11-01 | Advanced Semiconductor Eng | Method for fabricating conductive blind via of circuit substrate |
JP2007194265A (ja) | 2006-01-17 | 2007-08-02 | Dainippon Printing Co Ltd | フレキシブルプリント配線板、およびその製造方法 |
US20090218119A1 (en) | 2008-03-03 | 2009-09-03 | Ibiden Co., Ltd | Method of manufacturing multilayer printed wiring board |
-
2008
- 2008-12-12 US US12/333,398 patent/US8314348B2/en not_active Expired - Fee Related
-
2009
- 2009-01-22 JP JP2010501816A patent/JP5216078B2/ja not_active Expired - Fee Related
- 2009-01-22 WO PCT/JP2009/050989 patent/WO2009110258A1/ja active Application Filing
- 2009-01-22 KR KR1020107014811A patent/KR20100090803A/ko not_active Application Discontinuation
- 2009-01-22 CN CN2009801019996A patent/CN101911851A/zh active Pending
-
2011
- 2011-08-16 US US13/211,001 patent/US8683685B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116269A (ja) * | 1995-10-19 | 1997-05-02 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JPH11163517A (ja) * | 1997-11-27 | 1999-06-18 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2002314247A (ja) * | 2001-04-13 | 2002-10-25 | Hitachi Chem Co Ltd | 多層プリント配線板及びその製造方法 |
JP2005005559A (ja) * | 2003-06-13 | 2005-01-06 | Tdk Corp | 電子部品の製造方法および電子部品 |
JP2007335539A (ja) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | 両面配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009110258A1 (ja) | 2011-07-14 |
WO2009110258A1 (ja) | 2009-09-11 |
US20110296682A1 (en) | 2011-12-08 |
CN101911851A (zh) | 2010-12-08 |
US8314348B2 (en) | 2012-11-20 |
US20090218125A1 (en) | 2009-09-03 |
KR20100090803A (ko) | 2010-08-17 |
US8683685B2 (en) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5216078B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
JP5033192B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
KR100833723B1 (ko) | 다층프린트배선판 및 다층프린트배선판의 제조 방법 | |
JP5351299B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
JP5216079B2 (ja) | 多層プリント配線板の製造方法 | |
WO1999034654A1 (fr) | Plaquette a circuits imprimes multicouche | |
JPH1187928A (ja) | 多層プリント配線板 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JPH11307687A (ja) | パッケージ基板 | |
JP4592890B2 (ja) | 多層回路基板 | |
JP2001102751A (ja) | 多層プリント配線板およびその製造方法 | |
JP2010166099A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2009147387A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2001060765A (ja) | 多層プリント配線板の製造方法 | |
JP4875776B2 (ja) | フィルビア構造を有する多層プリント配線板の製造方法 | |
JP2010263249A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2010109396A (ja) | プリント配線板の製造方法 | |
JP2007227959A (ja) | 多層プリント配線板およびその製造方法 | |
JP2000353878A (ja) | 充填材印刷用マスクおよびそれを用いたプリント配線板の製造方法 | |
JP2001102750A (ja) | 多層プリント配線板およびその製造方法 | |
JP2000261148A (ja) | プリント配線板の製造方法 | |
JP2000261140A (ja) | プリント配線板の製造方法 | |
JPH10242622A (ja) | プリント配線板、多層プリント配線板およびその製造方法 | |
JP2003133741A (ja) | フィルビア構造を有する多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5216078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |