TWI462672B - 前驅基板、軟性印刷電路板及其製造方法 - Google Patents

前驅基板、軟性印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI462672B
TWI462672B TW102105372A TW102105372A TWI462672B TW I462672 B TWI462672 B TW I462672B TW 102105372 A TW102105372 A TW 102105372A TW 102105372 A TW102105372 A TW 102105372A TW I462672 B TWI462672 B TW I462672B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive layer
layer
palladium catalyst
catalyst layer
Prior art date
Application number
TW102105372A
Other languages
English (en)
Other versions
TW201433230A (zh
Inventor
Chien Hwa Chiu
Chih Min Chao
Peir Rong Kuo
Chia Hua Chiang
Chihcheng Hsiao
Feng Ping Kuan
Ying Wei Lee
Original Assignee
Ichia Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ichia Tech Inc filed Critical Ichia Tech Inc
Priority to TW102105372A priority Critical patent/TWI462672B/zh
Priority to CN201310076762.5A priority patent/CN103987201B/zh
Priority to US13/852,002 priority patent/US20140224528A1/en
Priority to CN201310163253.6A priority patent/CN103987189B/zh
Priority to KR1020130058227A priority patent/KR101475423B1/ko
Priority to JP2013161793A priority patent/JP5903080B2/ja
Priority to US13/967,401 priority patent/US9326374B2/en
Priority to KR1020130110896A priority patent/KR101522023B1/ko
Priority to JP2013206266A priority patent/JP5778232B2/ja
Publication of TW201433230A publication Critical patent/TW201433230A/zh
Application granted granted Critical
Publication of TWI462672B publication Critical patent/TWI462672B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

前驅基板、軟性印刷電路板及其製造方法
本發明乃是關於一種前驅基板、軟性印刷電路板及其製造方法，特別是指一種關於透過對一基板進行無電解電鍍以做為前驅材料的前驅基板、軟性印刷電路板及其製造方法。
習知的軟性印刷電路板，皆由一前驅基板之半成品的加工製造而得，在此前驅基板上需要先包覆有一層金屬導電層以利後續加工、製造，一般而言這些基板的材質表面在先天上難以被金屬所附著，為此習知的處理方式有金屬噴敷法、濺鍍法、CVD、蒸鍍法、以及乾式鍍敷法等，然而這些方法皆會導致其前驅基板之半成品的厚度較厚或是鍍敷不易、鍍敷時間過久的問題。厚度過高將會不利於現今產品微型化的趨勢；鍍敷不易、所需鍍敷時間較久的問題則會導致產能提升有限、成本耗費過大的問題。
上述的習知方法除了有無法克服的問題瓶頸以外，其所製得的前驅基板半成品，因為技術資源跟材料來源皆掌握在較上游供應廠商，故以此半成品為基礎的製程及最終產品，在生產、生產製造時僅能被動地接受外界所施與的成本，材料來源不能自主，導致更無法在提升產品性能的前提下，從根本解決成本控管問題。再者，上述習知的製程中還包含必須運用大量的蝕刻手段，以形成電路配置，導致大部份的材料因蝕刻而浪費，極不環保，此外依照此法所形成的電路配置，其選擇性較差。
緣是，本發明人有感上述問題之可改善，乃潛心研究並配合學理之運用，而提出一種設計合理且有效改善上述問題之本發明。
本發明之主要目的，在於提供一種前驅基板、軟性印刷電路板及其製造方法，以減少產品的厚度、節省生產所需耗費的時間、費用成本，還有避免因大量蝕刻而導致材料浪費的問題，從而發揮產品的性能與價值並減少材料浪費、兼顧環保。
為達上述目的，本發明提供一種軟性印刷電路板的製造方法，包括：提供一基板；藉由一觸媒以觸媒化該基板的表面，藉此於該基板表面形成一觸媒層；形成一與該觸媒層進行化學鍵結的第一導電層，藉此將該第一導電層固附於該基板的表面，並從而形成一前驅基板；設置一層抗鍍光阻於該第一導電層上；依據一印刷線路配置圖樣對該抗鍍光阻進行曝光及顯影，從而局部地移除該抗鍍光阻並局部地曝露該第一導電層且留下一剩餘抗鍍光阻；電鍍一金屬層於該第一導電層局部曝露之處；剝除該剩餘抗鍍光阻以曝露出該剩餘抗鍍光阻底下的第一導電層；以及執行一蝕刻程序以剝除所述被曝露出的第一導電層及所述被曝露出的第一導電層底下的觸媒層。
為達上述目的，本發明還提供一種軟性印刷電路板，包括：至少一積層單元，其設置於一基板，該積層單元包括：一觸媒層，其位於該基板的表面；一第一導電層，其結合於該觸媒層之上；以及一第二導電層，其位於該第一導電層上。
為達上述目的，本發明還提供一種前驅基板，包括：一基板，其具有一表面，該表面為一觸媒化的表面，該觸媒化的表面包含有一觸媒層；以及一第一導電層，其結合於該觸媒層，藉此該第一導電層包覆於該前驅基板的表面。
綜上所述，本發明藉由在基板上所形成之觸媒層，以作為第一導電層與基板之間的貼附媒介，相當於一種較為特殊的無電解電鍍的製程，從而為第一導電層與基板之間提供極佳的結合效果，而且相較於一般習知技術 而言，透過此法可在先天上有效地減少第一導電層所需的厚度以及鍍敷所需時間，藉此達到降低厚度、降低成本的訴求、材料來源自主的優勢，第二導電層在形成電路時為直接電鍍，除了具有選擇性以外，更不需要運用大量的蝕刻技術，可減少材料浪費並兼顧環保。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
10‧‧‧基板
10a,10a’‧‧‧鄰向間隔層
11‧‧‧表面
11a‧‧‧上表面
11b‧‧‧下表面
11c‧‧‧空缺部
11d,11d’‧‧‧縱向間隔層
12,12a‧‧‧導通孔
121,121a‧‧‧孔壁
20,20’,20a,20b,20c,20d,20e,20e’‧‧‧觸媒層
30,40’,30a,30b,30c,30d,30e,30e’‧‧‧第一導電層
40,40a,40c,40d‧‧‧抗鍍光阻
50,50’,50a,50e,50e’‧‧‧第二導電層
E1‧‧‧第一電性線路單元
E2‧‧‧第二電性線路單元
E3‧‧‧第三電性線路單元
P‧‧‧軟性印刷電路板
圖1A為本發明第一實施例之步驟流程圖；圖1B為本發明第一實施例之基板導電化流程中所運用的化學機制說明示意圖；圖1C為本發明第一實施例中導電化流程之步驟流程圖；圖2A至圖2H為對照本發明第一實施例之步驟流程圖的剖視結構的演變示意圖；圖3為本發明第二實施例之步驟流程圖；以及圖4A至圖4K為對照本發明第二實施例之步驟流程圖的剖視結構的演變示意圖。
 [第一實施例]
請參閱圖1A所繪示，為本發明第一實施例的步驟流程圖，本發明提供一種軟性印刷電路板的製程方法，包括如下步驟：
請再配合圖2A剖視結構的演變示意圖所繪示，提供一基板10，基板10具有一表面11，基板10的表面11還包含有上表面11a及下表面11b，此基板10為一原始材料，其材質可為聚醯亞胺(Polyimide,PI)、滌綸(Polyethylene Terephthalate Polyester,PET)、聚二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)、聚四 氟乙烯(Polytetrafluorethylene,PTFE)、液晶高分子(Thermotropic Liquid Crystal Polymer,LCP)、環氧樹脂(Epoxy)、芳綸(Aramid)等多種高分子聚合物。再配合圖2B所繪示，接著可再視需求利用雷射加工的方式，而對基板10穿設一可連通上表面11a及下表面11b的導通孔12，導通孔12具有一孔璧121(步驟S101)。此外還可對經雷射穿孔加工後的基板10進行電漿的清潔，以去除雷射加工後在基板10上所連帶產生的碎屑。
再如圖2B、圖2C所繪示，藉由一觸媒以觸媒化該基板10的表面11，藉此於基板10表面11形成一觸媒層20，進一步言之，所述觸媒層20位於基板10的上表面11a、下表面11b及孔璧121等三者的表層中(步驟S103)，換言之，觸媒層20可部份地融合或滲透於上表面11a、下表面11b及孔壁121等三者的表層之中，而較佳地，所述觸媒可為一鈀觸媒。接著再形成一用以與觸媒層20進行化學鍵結的第一導電層30，藉由觸媒層20的輔助，以將第一導電層30固附於基板10的上表面11a、下表面11b及孔璧121，並從而完成一前驅基板(標號略)的製備(步驟S105)。
而較佳地，第一導電層30為一厚度為50奈米至200奈米之選自銅、鎳、鉻、鈷、鎳合金、鈷合金中任一種金屬，又由於第一導電層30對基板10的固附是屬於透過無電解電鍍的方式而達成，故也屬於一種無電解電鍍層。
再配合圖2D、圖2E及圖2F所繪示，設置一層抗鍍光阻40於基板10上表面11a及下表面11b上的第一導電層30上(步驟S107)，而且較佳地所述抗鍍光阻的類型並不加以局限，可為一正型抗鍍光阻(positive photoresist)或一負型抗鍍光阻(negative photoresist)；設置所述抗鍍光阻40的方式可透過貼合或塗佈的方式。依據一印刷線路配置圖樣對抗鍍光阻40進行曝光及顯影，從而局部地移除抗鍍光阻40並局部地曝露出第一導電層30且留下剩餘的抗鍍光阻40a(步驟S109)。電鍍一金屬層於第一導電層30 局部曝露之處(步驟S111)，此金屬層即為一第二導電層50或旁邊的第二導電層50’，在此僅以第二導電層50為代表以進行說明，而第二導電層50底下的第一導電層跟觸媒層，則分別改為代號30b及20b以方便表達；剩餘的抗鍍光阻40a底下則為第一導電層30a及觸媒層20a，而較佳地上述第二導電層50可為銅，但不以此為限。
請再配合圖2G及圖2H所繪示，剝除剩餘的抗鍍光阻40a以曝露出剩餘的抗鍍光阻40a底下的第一導電層30a(步驟S113)；以及執行一蝕刻程序以剝除所述被曝露出的第一導電層30a及其底下的觸媒層20a(步驟S115)，為方便表示，在圖2H之中，再把圖2G中第二導電層50底下的觸媒層20b及第一導電層30b改回觸媒層20及第一導電層30，而由於透過本發明而在基板10上所形成的觸煤層20及第一導電層30皆有相對於習知技術較薄的厚度，故在此雖然一樣包含有蝕刻的程序，本發明仍可有效地減少材料的浪費並兼顧環保。
在本實施例中，請參閱圖2C所繪示，若以聚醯亞胺、鈀觸媒(元素符號Pd)及鎳(元素符號Ni)分別作為基板10、觸媒層20及第一導電層30在材料選擇上的代表示範說明，但不以此為限，請參閱圖1B及圖1C所繪示，在上述「藉由一觸媒以觸媒化該基板的表面，藉此於該基板表面形成一觸媒層20」的步驟中，還包含有一導電化流程。其目的主要是增加基板10表面11對鈀觸媒的捕捉能力，再進而由鈀觸媒與鎳的結合而形成所述第一導電層30，是以鈀觸媒在鎳如何與附著於基板10的議題上扮演著地基的角色，換言之，第一導電層30的鎳與觸媒層的鈀可以成為一鈀鎳合金。
請參閱圖1B、圖1C及圖2C所繪示，為了增加基板10表面對鈀觸媒的捕捉能力，上述的導電化流程可包含如下步驟：對基板10表面進行脫脂步驟(步驟S201)、酸鹼變性步驟(步驟S203)、 粗糙化步驟(S205)、觸媒化步驟(步驟S207)以及觸媒活性化步驟(步驟S209)，尤其在對基板表面進行粗糙化步驟(步驟S205)時還包含了化學性的粗糙化或物理性粗糙化。所述化學性的粗糙化包含透過化學試劑對基板10表面以侵蝕或分子開環的方式進行粗糙化；所述物理性粗糙化包含透過機械力的方式對基板10表面進行粗糙化，皆可促進基板10表面對鈀觸媒的捕捉，而透過分子開環的方式，在微觀來說，是對基板10材料的分子結構以開環的方式產生分子結構上的不平整，以促進鈀觸媒對基板10的結合。故換言之，若以在聚醯亞胺分子結構上開環為例，微觀上亦存在著使基板10粗糙化的意味跟目的，藉此使基板10表面產生可捕捉鈀觸媒離子的機制，使鈀觸媒離子容易附著於基板10上，而形成觸媒層20。
進一步言之，化學性分子開環的粗糙化，如圖1B之基板導電化流程中所運用的化學機制說明示意圖所繪示，其原理主要是利用鹼性的試劑使基板10表面上聚醯亞胺的二醯亞胺官能基(O=C-N-C=0)中的任一C-N單鍵斷裂，以造成聚醯亞胺的開環，再加上鈀觸媒的使用，藉此以鈀觸媒為媒介，增加鎳與聚醯亞胺之間的密著性，以完成此無電解電鍍的動作。
請接著參閱圖1C所繪示並配合圖2A、圖2B及圖2C，如以分子開環作為較佳的粗糙化示範說明，在上述導電化流程中：
所述脫脂步驟，是使用攝氏45度至55度、pH值10至11的胺醇類試劑(H2 NCH2 CH2 CH2 OH，試劑代號ES-100)，對基板10表面進行1至3分鐘的清洗，用以除去油脂。
所述表面酸鹼變性步驟，是使用攝氏35度至45度、pH值7.5至8.5的弱鹼，如碳酸鈉(試劑代號ES-FE)，對基板10表面進行1至3分鐘的清洗，以恢復基板10表面的一般酸鹼特性，並除去殘留的ES-100。然而仍可視先前各步驟的反應條件，而接著藉由省略此步驟以達到更好的效果。
所述表面粗糙化步驟為化學性，是使用攝氏45度至55度、pH值11至12的無機強鹼，如氫氧化鉀但不以此為限(試劑代號：ES-200)，對基板10進行鹼性的變性，作用時間為1至3分鐘，用以使聚醯亞胺的O=C-N-C=O的其中一個C-N單鍵斷裂，繼而導致聚醯亞胺的開環。
所述觸媒化步驟包含：使用一觸媒以吸附於基板10表面，藉此形成觸媒層20，更詳細地說，此步驟是藉由鈀觸媒離子與開環後的聚醯亞胺所產生的甲醯團基(O=C-O- )產生化學鍵結(使用ES-300試劑，含有硫酸鈀的錯化合物，H2 SO4 ‧Pd4 ，最終pH值為5.5至6.5，作用溫度為攝氏45度至55度之間，作用時間為1至4分鐘)。
觸媒活性化的步驟包含透過一金屬而吸附於觸媒層20上，藉此，在基板10表面形成所述之第一導電層30，更詳細地說，此步驟使用到ES-400的試劑，ES-400的主成份為硼(pH值為6至8，作用溫度為攝氏30至40度，作用時間為1至3分鐘)，以活化鈀觸媒離子，使其處於可接受金屬(鎳)的附著的狀態。接著更使用ES-500試劑，ES-500的主成份為NiSO4 ‧6 H2 O及NaH2 PO2 (pH值為8至9，作用溫度為攝氏35至45度，作用時間為3至5分鐘)。此時鎳將因為以鈀觸媒做為中間連結媒介的關係而可輕易地與基板10之表面附著，且不易脫落。所形成的鎳層(第一導電層)厚度如上所述為50至200奈米(Nanometer,nm)，經由上述ES-500成分的作用後，所析出的無電解電鍍鎳具有含磷率低(2~3%)的特色，故可使第一導電層30的應力較低，而且析出速度約為100 nm/5分鐘，析出速度較一般習知方式快，節省長時間生產所帶來的時間、費用的成本負擔。
附帶一提的是，本發明的圖式之中，無論觸媒層20、第一導電層30或上表面11a、下表面11b及孔壁121等，其在繪圖上雖有明確的分層，僅是為了方便示意，實際上在基板10的上表面 11a、下表面11b及孔壁121等三者的表層之中，第一導電層30、觸媒層20在結合於上述三者的表層之後的連接關係上，還可以包含有屬於一種彼此交融的融合層(圖略，未繪示)，這意味著依本發明之製造方法所製造出的前驅基板，其表面各材料層之間可產生更為緊密的結合效果。
因此，請參閱圖2H所繪示，依據上述的製造方法，本發明還提供一種軟性印刷電路板，包括：至少一積層單元(標號略)，所述積層單元設置於一基板10，包括：一觸媒層20、一第一導電層30及一第二導電層50。所述觸媒層20，其位於基板10的表面11，此表面11包含上表面11a或下表面11b。所述第一導電層30，其結合於觸媒層20。所述第二導電層50，其位於第一導電層30之上。
較佳地，所述基板10的材質如同上述製造方法，為選自由聚醯亞胺、滌綸、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、環氧樹脂及芳綸所組成的群組中之至少一者所製成者；所述第一導電層30為厚度為50奈米至200奈米之選自銅、鎳、鉻、鈷、鎳合金、鈷合金中任一種之無電解電鍍層；所述之觸媒層包含一鈀觸媒。
此外，請同時參閱圖2B、圖2C及圖2H所繪示，所述基板10還縱向開設有連通上表面11a及下表面11b的導通孔12，積層單元分別設置在上表面11a及下表面11b且位於導通孔12開口上，而且積層單元的觸媒層20及第一導電層30還進一步沿導通孔12孔璧121鋪設延伸，且第二導電層50也向導通孔12延伸，藉此互相電性連接上表面11a的積層單元及下表面11b的積層單元，而圖2H中一旁的觸媒層20’、第一導電層30’、第二導電層50’所構成之積層單元則為不延伸進入導通孔12的態樣。
進一步地，第二導電層50向導通孔12延伸時可透過沿導通孔12孔壁121上的第一導電層30鋪設的方式，繼而電性連接屬 於上表面11a及下表面11b的積層單元；或第二導電層50向導通孔12延伸時，為透過直接填滿導通孔12的方式，繼而電性連接屬於上表面11a及下表面11b的積層單元，上述之觸媒層20較佳地可為一鈀觸媒。而此處的積層單元，整體上可構成一第一電性線路單元E1，積層單元之間可電性相通亦可不電性相通。
[第二實施例]
在另一實施例中，如圖3之步驟流程圖所示並請再同時參閱圖4A、圖4B及圖4C之剖視結構的演變示意圖所繪示，本發明還提供一種多層式的軟性印刷電路板的製造方法，包括：提供一軟性印刷電路板P，其表面11一樣包含有上表面11a及下表面11b，而表面11包含有一相對於其表面11而凸出的第一電性線路單元E1及一沒有鋪設此第一電性線路單元E1空缺部11c(步驟S 301)。鋪設一電性絕緣層於軟性印刷電路板P的表面11，使電性絕緣層充填於上述的空缺部11c以定義出一鄰向間隔層10a，且電性絕緣層覆蓋於第一電性線路單元E1的頂部，並在高於第一電性線路單元E1的頂部的上方額外定義出一縱向間隔層11d(步驟S303)，使電性絕緣層至少包覆於第一電性線路單元E1的兩側(步驟S305)。
較佳地，上述所述電性絕緣層為選自由聚醯亞胺背膠膜、聚醯胺酸(polyamic acid,PAA)、乙烯對苯二甲酸酯、聚乙烯、液晶高分子、環氧樹脂、聚硫化苯(polyphenylene sulfide)及光敏膜(photosensitive cover film)所構成的群組中任一種。
若以聚醯胺酸作為電性絕緣層較佳的示範以茲說明，如上述，鋪設完聚醯胺酸以定義出鄰向間隔層10a及縱向間隔層11d之後，可接著焙固(curing)鄰向間隔層10a及縱向間隔層11d以使其所含聚醯胺酸轉化(環化)成聚醯亞胺，此焙固的作用環境條件為在攝氏300度，且在充滿氮氣的環境下還以紅外線照射聚醯胺酸。在聚醯胺酸轉化成聚醯亞胺之後，還可視製造的需求而包含對縱向間隔層11d縱向穿設一具有孔壁121a的導通孔12a，以使導通 孔12a連通至第一電性線路單元E1。
請接著再同時參閱圖4D、圖4E圖4F之剖視結構的演變示意圖所繪示，本製造方法還包含如下步驟：
藉由觸媒以觸媒化縱向間隔層11d的表面，藉此於縱向間隔層11d的表面形成一觸媒層20c。形成一用以與觸媒層20c進行化學鍵結的第一導電層30c，藉此輔助第一導電層30c固附於縱向間隔層11d的表面。
設置一層抗鍍光阻40c於第一導電層30c上的表面。
依據一印刷線路配置圖樣對抗鍍光阻40c進行曝光及顯影，從而局部地移除抗鍍光阻40c並局部地曝露出第一導電層30e且留下一剩餘的抗鍍光阻40d。
接著請參閱圖4G、圖4H、圖4I及圖4J，電鍍一金屬層於第一導電層中被局部曝露之處的上方(指第一導電層30e)以形成第二電性線路單元E2，其中還可使第二電性線路單元E2得以延伸至上述導通孔(標號略)中以電性連接至上述的第一電性線路單元(位於鄰向間隔層10a中，標號略)。剝除所述剩餘抗鍍光阻40d以曝露出剩餘抗鍍光阻40d底下的第一導電層30d，而第一導電層30d底下則為觸媒層20d。執行一蝕刻程序以剝除所述被曝露出的第一導電層30d及其底下的觸媒層20d，如此即可在縱向間隔層11d上形成由觸媒層20e、第一導電層30e以及第二導電層50e的積層單元(標號略)，此外一旁由觸媒層20e’、第一導電層30e’以及第二導電層50e’所構成的另一積層單元也是如此，兩個積層單元因為位於同一層縱向間隔層11d上的位置，故命名規劃上同屬第二電性線路單元E2，但是兩積層單元之間可以是彼此獨立的線路，而雖然積層單元中的第二導電層50e為一獨立的線路，但另一積層單元中的第二導電層50e’、第一導電層30e’及觸媒層20e’卻可類似於先前實施例所述般，藉由導通孔(標號略)而通過縱向分隔層11d以進一步電性連接至第一電性線路E1的第二導電層50b’，更為電 性線路的配置增添了許多靈活性。
除此之外，請繼續參閱圖4J所繪示，第二電性線路E2還可被鄰向間隔層10a’及縱向間隔層11d’所包覆，而且鄰向間隔層10a’及縱向間隔層11d’亦是由聚醯胺酸經焙固變成聚醯亞胺而形成，因此由圖4A跟圖4J的對照可以了解到，可另外透過聚醯胺酸的焙固，以為軟性印刷電路板P的上表面11a或下表面11b繼續增添多重的電性線路單元。
當然，在如圖4A所繪示的軟性印刷電路板P上形成積層單元以構成電性線路單元時，一樣可以如上述第一實施例一樣，包含一導電化流程，其較完整的步驟已如第一實施例所述，尤其是針對縱向分隔層11d的表面進行表面粗糙化及觸媒化之步驟，以使無論第一電性線路單元E1、第二電性線路單元E2或其他任何電性線路單元的積層單元皆可包含有一觸媒層(標號略)，在此處將不再贅述。
上述第二實施例可視為第一實施例的進一步延伸、應用，並加上包含由聚醯胺酸的堆疊再進一步轉化成聚醯亞胺的多層結構，是以請參閱圖4J跟圖4K所繪示，本發明還提供一種多層式軟性印刷電路板，其為多層式的電性線路配置，包括：至少一電性線路單元(標號略)，其可設置於如圖4J的縱向間隔層11d之上，所述之電性線路單元如以圖4J為例示範說明，其可包括：一縱向間隔層11d、一觸媒層20e(或觸媒層20e’)、一第一導電層30e(或第一導電層30e’)以及一第二導電層50e(或第二導電層50e’)。以觸媒層20e的部份而言，其形成於縱向間隔層11d的表面；而第一導電層30e則形成於觸媒層20e之上；所述第二導電層50e，則形成於第一導電層30e之上，其中第一導電層30e及第二導電層50e共同於縱向間隔層11d上構成一上述之第二電性線路單元E2。
在圖4J之中，一旁的第二導電層50e’、第一導電層30e’及觸媒層20e’同樣屬於第二電性線路單元E2，但彼此可不互相電性連 接。然而為了線路設計的靈活，以第二導電層50e’為例，可進一步跨越縱向間隔層11d而與部份的第一電性線路單元E1電性連接。上述之任一電性線路單元，以圖式中的第一電性線路單元E1及第二電性線路E2為示範代表，分別被一經由聚醯胺酸轉化至聚醯亞胺所構成的鄰向間隔層(10a,10a’)及縱向間隔層(11d,11d’)所包埋，至少使得此軟性印刷電路板中的電性線路的左右兩側均因被包覆而直接接觸於聚醯亞胺。並且以此類推，而得以繼續構築第三電性線路單元E3等。
是以在圖4K可以了解到，所示範之十層的多層式軟性電路板P，已包含有第一電性線路單元E1之兩層線路，依照上述方法，可繼續往上或往下堆疊出數層的線路，本實施例則以多層式軟性印刷電路板P的兩層分別繼續往上及往下增設4層以形成(2+4+4)的10層線路層作為示範，然而由於在本實施例衍伸出縱向間隔層的概念，如第一實施例的圖2H所示，其基板10廣意來說亦為一種縱向間隔層，如本第二實施例的圖4A、圖4B的基板10一樣，也同樣可視為一種縱向間隔層。
然而，上述示範之中雖包含了觸媒層(20e,20e’)，但僅是較佳的示範，觸媒層可為非必要，而電性絕緣層亦可不僅是由聚醯胺酸轉化成聚醯亞胺而來，故不以此為限。然而若是在電性絕緣層採用聚醯胺酸，但是電性線路單元(或積層單元)為習知且不包含觸媒層的情況下，本實施例仍可透過讓聚醯胺酸直接成形於一般習知的軟性印刷電路板上以覆蓋於一般的電性線路單元，再繼續焙固成聚醯亞胺以簡化多層式軟性電路板的製程、方便製造。此外透過聚醯亞胺以及上述其他電性絕緣層材質的包覆，可有效減少多層式軟性印刷電路板的諸多電性線路之間的串擾干擾(cross-talk)問題，帶來更優秀的傳輸品質。
[第三實施例]
是以再回到圖2A、圖2B及圖2C所繪示，本發明更提供一種前驅基板(標號略)以作為印刷電路板的半成品、並用以作為之後印刷電路板成品的加工製造之用途，其中至少包括：一基板10及一第一導電層30。所述基板10具有一表面11，此表面11為一觸媒化的表面，所述觸媒化的表面還包含有一觸媒層20。所述第一導電層30結合於觸媒層20，藉此使第一導電層30得以包覆於基板11的表面11。
較佳地，基板10的材質為聚醯亞胺；而且觸媒層20還包含一鈀觸媒；而第一導電層30為厚度為50奈米至200奈米之選自銅、鎳、鉻、鈷、鎳合金、鈷合金中任一種之無電解電鍍層。
較佳地，上述之表面11還至少包含一上表面11a及一下表面11b，基板10還開設有一連通上表面11a及下表面11b的導通孔12，導通孔12具有孔壁121。故廣義還說，基板10的表面11包含上表面11a、下表面11b以及孔壁121，其皆可被觸媒化，而包含有所述之觸媒層20，因此第一導電層30亦可藉由觸媒層20的分布，而包覆於包含有上表面11a、下表面11b以及孔壁121的基板10表面11。
綜上所述，本發明可達到減少厚度、具選擇性地成形電性線路、改善電性線路之間的串擾干擾問題、材料自主以降低成本、以及減少材料浪費兼具環保的特色優點，惟，以上所述僅為本發明之較佳可行實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基板
11‧‧‧表面
11a‧‧‧上表面
11b‧‧‧下表面
20‧‧‧觸媒層
20’‧‧‧觸媒層
30‧‧‧第一導電層
30’‧‧‧第一導電層
50‧‧‧第二導電層
50’‧‧‧第二導電層
E1‧‧‧第一電性線路單元

Claims (8)

  1. 一種軟性印刷電路板的製造方法，至少包括：提供一基板，該基板的材質為聚醯亞胺，使用pH值11至12的鹼性試劑以使該基板的表面變性；藉由一鈀觸媒以觸媒化該基板的表面，藉此於該基板的表面形成一鈀觸媒層；形成一與該鈀觸媒層進行化學鍵結的第一導電層，藉此將該第一導電層固附於該基板的表面，並從而形成一前驅基板；設置一層抗鍍光阻於該第一導電層上；依據一印刷線路配置圖樣對該抗鍍光阻進行曝光及顯影，從而局部地移除該抗鍍光阻並局部地曝露該第一導電層且留下一剩餘抗鍍光阻；電鍍一金屬層於該第一導電層局部曝露之處；剝除該剩餘抗鍍光阻以曝露出該剩餘抗鍍光阻底下的第一導電層；以及執行一蝕刻程序以剝除所述被曝露出的第一導電層及所述被曝露出的第一導電層底下的鈀觸媒層。
  2. 如申請專利範圍第1項所述之軟性印刷電路板的製造方法，其中在提供一基板，該基板的材質為聚醯亞胺，使用pH值11至12的鹼性試劑以使該基板的表面變性的步驟中，所使用之該鹼性試劑的溫度介於攝氏45度至55度。
  3. 如申請專利範圍第1項所述之軟性印刷電路板的製造方法，其中在提供一基板，該基板的材質為聚醯亞胺，使用pH值11至12的鹼性試劑以使該基板的表面變性的步驟中，該鹼性試劑的作用時間為1至3分鐘。
  4. 一種軟性印刷電路板，包括：至少一積層單元，其設置於一基板，該積層單元包括： 一鈀觸媒層，其位於該基板的表面，其中該基板的表面為具有數個開環後的聚醯亞胺，從而使該些開環後的聚醯亞胺的數個O=C-O- 團基與該鈀觸媒層形成化學鍵結者，該鈀觸媒層結合於該些O=C-O-團基；一第一導電層，其結合於該鈀觸媒層；以及一第二導電層，其位於該第一導電層上。
  5. 如申請專利範圍第4項所述之軟性印刷電路板，其中該第一導電層為厚度為50奈米至200奈米之選自銅、鎳、鉻、鈷、鎳合金、鈷合金中任一種之無電解電鍍層。
  6. 如申請專利範圍第4項所述之軟性印刷電路板，其中該基板的表面包含一上表面及一下表面，該基板縱向開設有連通該上表面及該下表面的導通孔，該積層單元進一步分別設置於該上表面及該下表面且位於該導通孔的開口上，該鈀觸媒層及該第一導電層還沿該導通孔的孔壁鋪設延伸，該第二導電層進一步向該導通孔延伸，藉此互相電性連接該上表面的積層單元及下表面的積層單元。
  7. 一種前驅基板，包括：一基板，其具有一表面及一位於該表面的鈀觸媒層，其中該表面為具有數個開環後的聚醯亞胺，從而使該些開環後的聚醯亞胺的數個O=C-O- 團基與該鈀觸媒層形成化學鍵結者，該鈀觸媒層結合於該些O=C-O- 團基；以及一第一導電層，其結合於該鈀觸媒層，藉此該第一導電層包覆於該前驅基板的表面。
  8. 如申請專利範圍第7項所述之前驅基板，其中該第一導電層為厚度為50奈米至200奈米之選自銅、鎳、鉻、鈷、鎳合金、鈷合金中任一種之無電解電鍍層。
TW102105372A 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法 TWI462672B (zh)

Priority Applications (9)

Application Number Priority Date Filing Date Title
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法
CN201310076762.5A CN103987201B (zh) 2013-02-08 2013-03-11 前驱基板、软性印刷电路板及其制造方法
US13/852,002 US20140224528A1 (en) 2013-02-08 2013-03-28 Precursor substrate, flexible circuit board and process for producing the same
CN201310163253.6A CN103987189B (zh) 2013-02-08 2013-05-06 前驱基板、软性印刷电路板及其制造方法
KR1020130058227A KR101475423B1 (ko) 2013-02-08 2013-05-23 전구체 기재, 플렉시블 회로 기판 및 그 제조 방법
JP2013161793A JP5903080B2 (ja) 2013-02-08 2013-08-02 前駆基板、フレキシブルプリント基板及びその製造方法
US13/967,401 US9326374B2 (en) 2013-02-08 2013-08-15 Flexible circuit board and process for producing the same
KR1020130110896A KR101522023B1 (ko) 2013-02-08 2013-09-16 플렉시블 회로 기판 및 그 제조 방법
JP2013206266A JP5778232B2 (ja) 2013-02-08 2013-10-01 フレキシブル印刷回路板及びその製造方法並びに前駆基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201433230A TW201433230A (zh) 2014-08-16
TWI462672B true TWI462672B (zh) 2014-11-21

Family

ID=51278976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法

Country Status (5)

Country Link
US (2) US20140224528A1 (zh)
JP (2) JP5903080B2 (zh)
KR (2) KR101475423B1 (zh)
CN (2) CN103987201B (zh)
TW (1) TWI462672B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
CN106817850A (zh) * 2017-03-06 2017-06-09 深圳市三德冠精密电路科技有限公司 Fpc覆盖膜的制作方法
CN107592739A (zh) * 2017-09-11 2018-01-16 广东欧珀移动通信有限公司 一种柔性电路板及其制作方法、电子设备
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10636734B2 (en) 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
TWI679427B (zh) * 2018-10-01 2019-12-11 巨擘科技股份有限公司 探針卡裝置
KR102335544B1 (ko) * 2019-05-24 2021-12-07 주식회사 아모그린텍 연성인쇄회로기판의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200940602A (en) * 2008-03-31 2009-10-01 Ube Industries Polyimide film, method for production thereof, polyimide-metal laminated product, and circuit board

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS53100468A (en) 1977-02-14 1978-09-01 Tokyo Shibaura Electric Co Method of producing circuit board
JPS58190091A (ja) * 1982-04-30 1983-11-05 宇部興産株式会社 フレキシブル配線基板の製造方法
US4456712A (en) * 1982-06-14 1984-06-26 International Business Machines Corporation Bismaleimide triazine composition
JPS6247187A (ja) 1985-08-26 1987-02-28 日立コンデンサ株式会社 プリント配線板の製造方法
US5281690A (en) * 1989-03-30 1994-01-25 Brewer Science, Inc. Base-soluble polyimide release layers for use in microlithographic processing
US5133840A (en) * 1990-05-15 1992-07-28 International Business Machines Corporation Surface midification of a polyimide
DE69232894T2 (de) * 1991-03-12 2003-11-20 Sumitomo Bakelite Co Herstellungsverfahren fuer zweischichtenband vom tab-typ
JP2902849B2 (ja) * 1992-02-20 1999-06-07 株式会社日立製作所 プリント基板の製造方法
DE69734947T2 (de) * 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
JP2000124583A (ja) * 1998-10-19 2000-04-28 Nec Kansai Ltd 配線基板の製造方法および配線基板構体
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2001217552A (ja) * 2000-01-31 2001-08-10 Sumitomo Metal Electronics Devices Inc プリント基板に用いる絶縁性樹脂層及びその製造方法
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP4562110B2 (ja) * 2001-02-16 2010-10-13 大日本印刷株式会社 ウエットエッチングが適用される用途に限定される積層体、それを用いた電子回路部品、及びその製造方法
US20050238812A1 (en) * 2002-06-04 2005-10-27 Bhangale Sunil M Method for electroless metalisation of polymer substrate
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP4418916B2 (ja) * 2004-06-09 2010-02-24 奥野製薬工業株式会社 エッチング処理用組成物
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
JP2006247849A (ja) 2005-03-08 2006-09-21 Jsr Corp 積層体、その製造方法およびそれを用いたフレキシブルプリント基板
JP2007088288A (ja) 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2007165634A (ja) * 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法
US20080118730A1 (en) * 2006-11-22 2008-05-22 Ta-Hua Yu Biaxially oriented film, laminates made therefrom, and method
JP2008277717A (ja) * 2007-03-30 2008-11-13 Fujifilm Corp 金属層付き樹脂フイルム、その製造方法及びそれを用いたフレキシブルプリント基板の製造方法
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP5151694B2 (ja) * 2008-05-29 2013-02-27 宇部興産株式会社 ポリイミド配線基板
US8440292B2 (en) * 2009-05-13 2013-05-14 E I Du Pont De Nemours And Company Multi-layer article for flexible printed circuits
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5870550B2 (ja) * 2010-08-25 2016-03-01 宇部興産株式会社 フレキシブルプリント基板の製法
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
DE102011000138A1 (de) * 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
CN103429639B (zh) * 2011-03-18 2015-08-19 株式会社Lg化学 聚酰胺酸、光敏树脂组合物、干燥膜及电路板
US9338896B2 (en) * 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200940602A (en) * 2008-03-31 2009-10-01 Ube Industries Polyimide film, method for production thereof, polyimide-metal laminated product, and circuit board

Also Published As

Publication number Publication date
JP2014154876A (ja) 2014-08-25
KR20140101263A (ko) 2014-08-19
KR101522023B1 (ko) 2015-05-20
JP5903080B2 (ja) 2016-04-13
US9326374B2 (en) 2016-04-26
CN103987201B (zh) 2017-04-26
US20140224527A1 (en) 2014-08-14
CN103987201A (zh) 2014-08-13
JP2014152397A (ja) 2014-08-25
CN103987189A (zh) 2014-08-13
KR101475423B1 (ko) 2014-12-22
KR20140101271A (ko) 2014-08-19
US20140224528A1 (en) 2014-08-14
CN103987189B (zh) 2017-09-05
TW201433230A (zh) 2014-08-16
JP5778232B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI462672B (zh) 前驅基板、軟性印刷電路板及其製造方法
TWI462669B (zh) 多層式的軟性印刷電路板及其製造方法
CN103491732B (zh) 一种电路板增层结构的制造方法
CN103228112B (zh) 一种高纵横比pcb板的化学沉铜方法
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
CN103456643A (zh) Ic载板及其制作方法
CN101466207A (zh) 电路板及其制作方法
JP6129786B2 (ja) 前駆基板の製造方法、フレキシブルプリント配線基板の製造方法及び前駆基板
CN111356296A (zh) 电路板精密线路的制备方法、电路板精密线路及电路板
TW200939927A (en) Wiring substrate and its manufacturing process
CN102056398B (zh) 电路板结构及其制法
TWI471073B (zh) 線路基板及其製作方法
CN103717016A (zh) 一种多层高频电镀银电路板防分层工艺
JP2011003562A (ja) プリント配線板とその製造方法
TWI475934B (zh) 軟性印刷電路板及其製造方法
CN101360385A (zh) 印刷电路板及其制造方法
CN102695371B (zh) 线路板的内埋式线路结构的制造方法
TWI419629B (zh) 電路板製作方法
JP2018011013A (ja) セミアディティブ法によりプリント回路基板を作成する方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR20050050849A (ko) 도금 인입선이 없는 인쇄회로기판 제조 방법