CN103987201B - 前驱基板、软性印刷电路板及其制造方法 - Google Patents

前驱基板、软性印刷电路板及其制造方法 Download PDF

Info

Publication number
CN103987201B
CN103987201B CN201310076762.5A CN201310076762A CN103987201B CN 103987201 B CN103987201 B CN 103987201B CN 201310076762 A CN201310076762 A CN 201310076762A CN 103987201 B CN103987201 B CN 103987201B
Authority
CN
China
Prior art keywords
substrate
conductive layer
layer
palladium catalyst
catalyst layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310076762.5A
Other languages
English (en)
Other versions
CN103987201A (zh
Inventor
丘建华
赵治民
郭培荣
江嘉华
萧智诚
管丰平
李英玮
庄永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ichia Technologies Inc
Original Assignee
Ichia Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ichia Technologies Inc filed Critical Ichia Technologies Inc
Publication of CN103987201A publication Critical patent/CN103987201A/zh
Application granted granted Critical
Publication of CN103987201B publication Critical patent/CN103987201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种前驱基板、软性印刷电路板及其制造方法,软性印刷电路板包括:至少一积层单元,其设置于一基板,该积层单元包括:一触媒层,其位于该基板的表面;一第一导电层,其结合于该触媒层;以及一第二导电层,其位于该第一导电层上。其中所述的触媒层为钯触媒层,所述的第一导电层优选为一镍层,所述的基板为聚酰亚胺材质。藉此触媒层可辅助第一导电层固附于该基板上,解决软性印刷电路板材料来源的成本问题,而且达到降低厚度、改善电性线路间串扰干扰的问题。

Description

前驱基板、软性印刷电路板及其制造方法
技术领域
本发明涉及一种前驱基板、软性印刷电路板及其制造方法,特别是指一种关于通过对一基板进行无电解电镀以做为前驱材料的前驱基板、软性印刷电路板及其制造方法。
背景技术
已知的软性印刷电路板,皆由一前驱基板的半成品的加工制造而得,在此前驱基板上需要先包覆有一层金属导电层以利后续加工、制造,一般而言这些基板的材质表面在先天上难以被金属所附着,为此已知的处理方式有金属喷敷法、溅镀法、CVD、蒸镀法、以及干式镀敷法等,然而这些方法皆会导致其前驱基板的半成品的厚度较厚或是镀敷不易、镀敷时间过久的问题。厚度过高将会不利于现今产品微型化的趋势;镀敷不易、所需镀敷时间较久的问题则会导致产能提升有限、成本耗费过大的问题。
上述的已知方法除了有无法克服的问题瓶颈以外,其所制得的前驱基板半成品,因为技术资源跟材料来源皆掌握在较上游供应厂商,故以此半成品为基础的工艺及最终产品,在生产、生产制造时仅能被动地接受外界所施与的成本,材料来源不能自主,导致更无法在提升产品性能的前提下,从根本解决成本控管问题。再者,上述已知的工艺中还包含必须运用大量的蚀刻手段,以形成电路配置,导致大部分的材料因蚀刻而浪费,极不环保,此外依照此法所形成的电路配置,其选择性较差。
于是,本发明人有感上述问题的可改善,乃潜心研究并配合学理的运用,而提出一种设计合理且有效改善上述问题的本发明。
发明内容
本发明的主要目的,在于提供一种前驱基板、软性印刷电路板及其制造方法,以减少产品的厚度、节省生产所需耗费的时间、费用成本,还有避免因大量蚀刻而导致材料浪费的问题,从而发挥产品的性能与价值并减少材料浪费、兼顾环保。
为达上述目的,本发明提供一种软性印刷电路板的制造方法,包括:提供一基板;通过一触媒以触媒化该基板的表面,藉此于该基板表面形成一触媒层;形成一与该触媒层进行化学键结的第一导电层,藉此将该第一导电层固附于该基板的表面,并从而形成一前驱基板;设置一层抗镀光阻于该第一导电层上;依据一印刷线路配置图样对该抗镀光阻进行曝光及显影,从而局部地移除该抗镀光阻并局部地暴露该第一导电层且留下一剩余抗镀光阻;电镀一金属层于该第一导电层局部暴露之处;剥除该剩余抗镀光阻以暴露出该剩余抗镀光阻底下的第一导电层;以及执行一蚀刻程序以剥除所述被暴露出的第一导电层及所述被暴露出的第一导电层底下的触媒层。
为达上述目的,本发明还提供一种软性印刷电路板,包括:至少一积层单元,其设置于一基板,该积层单元包括:一触媒层,其位于该基板的表面;一第一导电层,其结合于该触媒层之上;以及一第二导电层,其位于该第一导电层上。
为达上述目的,本发明还提供一种前驱基板,包括:一基板,其具有一表面,该表面为一触媒化的表面,该触媒化的表面包含有一触媒层;以及一第一导电层,其结合于该触媒层,藉此该第一导电层包覆于该前驱基板的表面。
综上所述,本发明通过在基板上所形成的触媒层,以作为第一导电层与基板之间的贴附媒介,相当于一种较为特殊的无电解电镀的工艺,从而为第一导电层与基板之间提供极佳的结合效果,而且相较于一般已知技术而言,通过此法可在先天上有效地减少第一导电层所需的厚度以及镀敷所需时间,藉此达到降低厚度、降低成本的诉求、材料来源自主的优势,第二导电层在形成电路时为直接电镀,除了具有选择性以外,更不需要运用大量的蚀刻技术,可减少材料浪费并兼顾环保。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所附图式仅提供参考与说明用,并非用来对本发明加以限制者。
附图说明
图1A为本发明第一实施例的步骤流程图;
图1B为本发明第一实施例的基板导电化流程中所运用的化学机制说明示意图;
图1C为本发明第一实施例中导电化流程的步骤流程图;
图2A至图2H为对照本发明第一实施例的步骤流程图的剖视结构的演变示意图;
图3为本发明第二实施例的步骤流程图;以及
图4A至图4K为对照本发明第二实施例的步骤流程图的剖视结构的演变示意图。
【主要元件符号说明】
10 基板
10a,10a’ 邻向间隔层
11 表面
11a 上表面
11b 下表面
11c 空缺部
11d,11d’ 纵向间隔层
12,12a 导通孔
121,121a 孔壁
20,20’,20a,20b,20c,20d,20e,20e’ 触媒层
30,40’,30a,30b,30c,30d,30e,30e’ 第一导电层
40,40a,40c,40d 抗镀光阻
50,50’,50a,50e,50e’ 第二导电层
E1 第一电性线路单元
E2 第二电性线路单元
E3 第三电性线路单元
P 软性印刷电路板
具体实施方式
[第一实施例]
请参阅图1A所示,为本发明第一实施例的步骤流程图,本发明提供一种软性印刷电路板的制造方法,包括如下步骤:
请再配合图2A剖视结构的演变示意图所示,提供一基板10,基板10具有一表面11,基板10的表面11还包含有上表面11a及下表面11b,此基板10为一原始材料,其材质可为聚酰亚胺(Polyimide,PI)、涤纶(Polyethylene Terephthalate Polyester,PET)、聚二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)、聚四氟乙烯(Polytetrafluorethylene,PTFE)、液晶高分子(Thermotropic Liquid Crystal Polymer,LCP)、环氧树脂(Epoxy)、芳纶(Aramid)等多种高分子聚合物。再配合图2B所示,接着可再视需求利用激光加工的方式,而对基板10穿设一可连通上表面11a及下表面11b的导通孔12,导通孔12具有一孔璧121(步骤S101)。此外还可对经激光穿孔加工后的基板10进行电浆的清洁,以去除激光加工后在基板10上所连带产生的碎屑。
再如图2B、图2C所示,通过一触媒以触媒化该基板10的表面11,藉此于基板10表面11形成一触媒层20,进一步言之,所述触媒层20位于基板10的上表面11a、下表面11b及孔璧121等三者的表层中(步骤S103),换言之,触媒层20可部分地融合或渗透于上表面11a、下表面11b及孔壁121等三者的表层之中,而优选地,所述触媒可为一钯触媒。接着再形成一用以与触媒层20进行化学键结的第一导电层30,通过触媒层20的辅助,以将第一导电层30固附于基板10的上表面11a、下表面11b及孔璧121,并从而完成一前驱基板(标号略)的制备(步骤S105)。
而优选地,第一导电层30为一厚度为50纳米至200纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种金属,又由于第一导电层30对基板10的固附是属于通过无电解电镀的方式而达成,故也属于一种无电解电镀层。
再配合图2D、图2E及图2F所示,设置一层抗镀光阻40于基板10上表面11a及下表面11b上的第一导电层30上(步骤S107),而且优选地所述抗镀光阻的类型并不加以局限,可为一正型抗镀光阻(positive photoresist)或一负型抗镀光阻(negative photoresist);设置所述抗镀光阻40的方式可通过贴合或涂布的方式。依据一印刷线路配置图样对抗镀光阻40进行曝光及显影,从而局部地移除抗镀光阻40并局部地暴露出第一导电层30且留下剩余的抗镀光阻40a(步骤S109)。电镀一金属层于第一导电层30局部暴露之处(步骤S111),此金属层即为一第二导电层50或旁边的第二导电层50’,在此仅以第二导电层50为代表以进行说明,而第二导电层50底下的第一导电层跟触媒层,则分别改为代号30b及20b以方便表达;剩余的抗镀光阻40a底下则为第一导电层30a及触媒层20a,而优选地上述第二导电层50可为铜,但不以此为限。
请再配合图2G及图2H所示,剥除剩余的抗镀光阻40a以暴露出剩余的抗镀光阻40a底下的第一导电层30a(步骤S113);以及执行一蚀刻程序以剥除所述被暴露出的第一导电层30a及其底下的触媒层20a(步骤S115),为方便表示,在图2H之中,再把图2G中第二导电层50底下的触媒层20b及第一导电层30b改回触媒层20及第一导电层30,而由于通过本发明而在基板10上所形成的触煤层20及第一导电层30皆有相对于已知技术较薄的厚度,故在此虽然一样包含有蚀刻的程序,本发明仍可有效地减少材料的浪费并兼顾环保。
在本实施例中,请参阅图2C所示,若以聚酰亚胺、钯触媒(元素符号Pd)及镍(元素符号Ni)分别作为基板10、触媒层20及第一导电层30在材料选择上的代表示范说明,但不以此为限,请参阅图1B及图1C所示,在上述“通过一触媒以触媒化该基板的表面,藉此于该基板表面形成一触媒层20”的步骤中,还包含有一导电化流程。其目的主要是增加基板10表面11对钯触媒的捕捉能力,再进而由钯触媒与镍的结合而形成所述第一导电层30,是以钯触媒在镍如何与附着于基板10的议题上扮演着地基的角色,换言之,第一导电层30的镍与触媒层的钯可以成为一钯镍合金。
请参阅图1B、图1C及图2C所示,为了增加基板10表面对钯触媒的捕捉能力,上述的导电化流程可包含如下步骤:对基板10表面进行脱脂步骤(步骤S201)、酸碱变性步骤(步骤S203)、粗糙化步骤(S205)、触媒化步骤(步骤S207)以及触媒活性化步骤(步骤S209),尤其在对基板表面进行粗糙化步骤(步骤S205)时还包含了化学性的粗糙化或物理性粗糙化。所述化学性的粗糙化包含通过化学试剂对基板10表面以侵蚀或分子开环的方式进行粗糙化;所述物理性粗糙化包含通过机械力的方式对基板10表面进行粗糙化,皆可促进基板10表面对钯触媒的捕捉,而通过分子开环的方式,在微观来说,是对基板10材料的分子结构以开环的方式产生分子结构上的不平整,以促进钯触媒对基板10的结合。故换言之,若以在聚酰亚胺分子结构上开环为例,微观上也存在着使基板10粗糙化的意味跟目的,藉此使基板10表面产生可捕捉钯触媒离子的机制,使钯触媒离子容易附着于基板10上,而形成触媒层20。
进一步言之,化学性分子开环的粗糙化,如图1B的基板导电化流程中所运用的化学机制说明示意图所示,其原理主要是利用碱性的试剂使基板10表面上聚酰亚胺的二酰亚胺官能基(O=C-N-C=0)中的任一C-N单键断裂,以造成聚酰亚胺的开环,再加上钯触媒的使用,藉此以钯触媒为媒介,增加镍与聚酰亚胺之间的密着性,以完成此无电解电镀的动作。
请接着参阅图1C所示并配合图2A、图2B及图2C,如以分子开环作为优选的粗糙化示范说明,在上述导电化流程中:
所述脱脂步骤,是使用摄氏45度至55度、pH值10至11的胺醇类试剂(H2NCH2CH2CH2OH,试剂代号ES-100),对基板10表面进行1至3分钟的清洗,用以除去油脂。
所述表面酸碱变性步骤,是使用摄氏35度至45度、pH值7.5至8.5的弱碱,如碳酸钠(试剂代号ES-FE),对基板10表面进行1至3分钟的清洗,以恢复基板10表面的一般酸碱特性,并除去残留的ES-100。然而仍可视先前各步骤的反应条件,而接着通过省略此步骤以达到更好的效果。
所述表面粗糙化步骤为化学性,是使用摄氏45度至55度、pH值11至12的无机强碱,如氢氧化钾但不以此为限(试剂代号:ES-200),对基板10进行碱性的变性,作用时间为1至3分钟,用以使聚酰亚胺的O=C-N-C=O的其中一个C-N单键断裂,继而导致聚酰亚胺的开环。
所述触媒化步骤包含:使用一触媒以吸附于基板10表面,藉此形成触媒层20,更详细地说,此步骤是通过钯触媒离子与开环后的聚酰亚胺所产生的甲酰团基(O=C-O-)产生化学键结(使用ES-300试剂,含有硫酸钯的错化合物,H2SO4·Pd4,最终pH值为5.5至6.5,作用温度为摄氏45度至55度之间,作用时间为1至4分钟)。
触媒活性化的步骤包含通过一金属而吸附于触媒层20上,藉此,在基板10表面形成所述的第一导电层30,更详细地说,此步骤使用到ES-400的试剂,ES-400的主成份为硼(pH值为6至8,作用温度为摄氏30至40度,作用时间为1至3分钟),以活化钯触媒离子,使其处于可接受金属(镍)的附着的状态。接着还使用ES-500试剂,ES-500的主成份为NiSO4·6H2O及NaH2PO2(pH值为8至9,作用温度为摄氏35至45度,作用时间为3至5分钟)。此时镍将因为以钯触媒做为中间连结媒介的关系而可轻易地与基板10的表面附着,且不易脱落。所形成的镍层(第一导电层)厚度如上所述为50至200纳米(Nanometer,nm),经由上述ES-500成分的作用后,所析出的无电解电镀镍具有含磷率低(2~3%)的特色,故可使第一导电层30的应力较低,而且析出速度约为100nm/5分钟,析出速度较一般已知方式快,节省长时间生产所带来的时间、费用的成本负担。
附带一提的是,本发明的图式之中,无论触媒层20、第一导电层30或上表面11a、下表面11b及孔壁121等,其在绘图上虽有明确的分层,仅是为了方便示意,实际上在基板10的上表面11a、下表面11b及孔壁121等三者的表层之中,第一导电层30、触媒层20在结合于上述三者的表层之后的连接关系上,还可以包含有属于一种彼此交融的融合层(图略,未示出),这意味着依本发明的制造方法所制造出的前驱基板,其表面各材料层之间可产生更为紧密的结合效果。
因此,请参阅图2H所示,依据上述的制造方法,本发明还提供一种软性印刷电路板,包括:至少一积层单元(标号略),所述积层单元设置于一基板10,包括:一触媒层20、一第一导电层30及一第二导电层50。所述触媒层20,其位于基板10的表面11,此表面11包含上表面11a或下表面11b。所述第一导电层30,其结合于触媒层20。所述第二导电层50,其位于第一导电层30之上。
优选地,所述基板10的材质如同上述制造方法,为选自由聚酰亚胺、涤纶、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、环氧树脂及芳纶所组成的群组中的至少一者所制成者;所述第一导电层30为厚度为50纳米至200纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层;所述的触媒层包含一钯触媒。
此外,请同时参阅图2B、图2C及图2H所示,所述基板10还纵向开设有连通上表面11a及下表面11b的导通孔12,积层单元分别设置在上表面11a及下表面11b且位于导通孔12开口上,而且积层单元的触媒层20及第一导电层30还进一步沿导通孔12孔璧121铺设延伸,且第二导电层50也向导通孔12延伸,藉此互相电性连接上表面11a的积层单元及下表面11b的积层单元,而图2H中一旁的触媒层20’、第一导电层30’、第二导电层50’所构成的积层单元则为不延伸进入导通孔12的态样。
进一步地,第二导电层50向导通孔12延伸时可通过沿导通孔12孔壁121上的第一导电层30铺设的方式,继而电性连接属于上表面11a及下表面11b的积层单元;或第二导电层50向导通孔12延伸时,为通过直接填满导通孔12的方式,继而电性连接属于上表面11a及下表面11b的积层单元,上述的触媒层20优选地可为一钯触媒。而此处的积层单元,整体上可构成一第一电性线路单元E1,积层单元之间可电性相通也可不电性相通。
[第二实施例]
在另一实施例中,如图3的步骤流程图所示并请再同时参阅图4A、图4B及图4C的剖视结构的演变示意图所示,本发明还提供一种多层式的软性印刷电路板的制造方法,包括:提供一软性印刷电路板P,其表面11一样包含有上表面11a及下表面11b,而表面11包含有一相对于其表面11而凸出的第一电性线路单元E1及一没有铺设此第一电性线路单元E1空缺部11c(步骤S 301)。铺设一电性绝缘层于软性印刷电路板P的表面11,使电性绝缘层填充于上述的空缺部11c以定义出一邻向间隔层10a,且电性绝缘层覆盖于第一电性线路单元E1的顶部,并在高于第一电性线路单元E1的顶部的上方额外定义出一纵向间隔层11d(步骤S303),使电性绝缘层至少包覆于第一电性线路单元E1的两侧(步骤S305)。
优选地,上述所述电性绝缘层为选自由聚酰亚胺背胶膜、聚酰胺酸(polyamicacid,PAA)、乙烯对苯二甲酸酯、聚乙烯、液晶高分子、环氧树脂、聚硫化苯(polyphenylenesulfide)及光敏膜(photosensitive cover film)所构成的群组中任一种。
若以聚酰胺酸作为电性绝缘层优选的示范以兹说明,如上述,铺设完聚酰胺酸以定义出邻向间隔层10a及纵向间隔层11d之后,可接着焙固(curing)邻向间隔层10a及纵向间隔层11d以使其所含聚酰胺酸转化(环化)成聚酰亚胺,此焙固的作用环境条件为在摄氏300度,且在充满氮气的环境下还以红外线照射聚酰胺酸。在聚酰胺酸转化成聚酰亚胺之后,还可视制造的需求而包含对纵向间隔层11d纵向穿设一具有孔壁121a的导通孔12a,以使导通孔12a连通至第一电性线路单元E1。
请接着再同时参阅图4D、图4E图4F的剖视结构的演变示意图所示,本制造方法还包含如下步骤:
通过触媒以触媒化纵向间隔层11d的表面,藉此于纵向间隔层11d的表面形成一触媒层20c。形成一用以与触媒层20c进行化学键结的第一导电层30c,藉此辅助第一导电层30c固附于纵向间隔层11d的表面。
设置一层抗镀光阻40c于第一导电层30c上的表面。
依据一印刷线路配置图样对抗镀光阻40c进行曝光及显影,从而局部地移除抗镀光阻40c并局部地暴露出第一导电层30e且留下一剩余的抗镀光阻40d。
接着请参阅图4G、图4H、图4I及图4J,电镀一金属层于第一导电层中被局部暴露之处的上方(指第一导电层30e)以形成第二电性线路单元E2,其中还可使第二电性线路单元E2得以延伸至上述导通孔(标号略)中以电性连接至上述的第一电性线路单元(位于邻向间隔层10a中,标号略)。剥除所述剩余抗镀光阻40d以暴露出剩余抗镀光阻40d底下的第一导电层30d,而第一导电层30d底下则为触媒层20d。执行一蚀刻程序以剥除所述被暴露出的第一导电层30d及其底下的触媒层20d,如此即可在纵向间隔层11d上形成由触媒层20e、第一导电层30e以及第二导电层50e的积层单元(标号略),此外一旁由触媒层20e’、第一导电层30e’以及第二导电层50e’所构成的另一积层单元也是如此,两个积层单元因为位于同一层纵向间隔层11d上的位置,故命名规划上同属第二电性线路单元E2,但是两个积层单元之间可以是彼此独立的线路,而虽然积层单元中的第二导电层50e为一独立的线路,但另一积层单元中的第二导电层50e’、第一导电层30e’及触媒层20e’却可类似于先前实施例所述般,通过导通孔(标号略)而通过纵向分隔层11d以进一步电性连接至第一电性线路E1的第二导电层50b’,还为电性线路的配置增添了许多灵活性。
除此之外,请继续参阅图4J所示,第二电性线路E2还可被邻向间隔层10a’及纵向间隔层11d’所包覆,而且邻向间隔层10a’及纵向间隔层11d’也是由聚酰胺酸经焙固变成聚酰亚胺而形成,因此由图4A跟图4J的对照可以了解到,可另外通过聚酰胺酸的焙固,以为软性印刷电路板P的上表面11a或下表面11b继续增添多重的电性线路单元。
当然,在如图4A所示的软性印刷电路板P上形成积层单元以构成电性线路单元时,一样可以如上述第一实施例一样,包含一导电化流程,其较完整的步骤已如第一实施例所述,尤其是针对纵向分隔层11d的表面进行表面粗糙化及触媒化的步骤,以使无论第一电性线路单元E1、第二电性线路单元E2或其他任何电性线路单元的积层单元皆可包含有一触媒层(标号略),在此处将不再赘述。
上述第二实施例可视为第一实施例的进一步延伸、应用,并加上包含由聚酰胺酸的堆叠再进一步转化成聚酰亚胺的多层结构,是以请参阅图4J跟图4K所示,本发明还提供一种多层式软性印刷电路板,其为多层式的电性线路配置,包括:至少一电性线路单元(标号略),其可设置于如图4J的纵向间隔层11d之上,所述的电性线路单元如以图4J为例示范说明,其可包括:一纵向间隔层11d、一触媒层20e(或触媒层20e’)、一第一导电层30e(或第一导电层30e’)以及一第二导电层50e(或第二导电层50e’)。以触媒层20e的部分而言,其形成于纵向间隔层11d的表面;而第一导电层30e则形成于触媒层20e之上;所述第二导电层50e,则形成于第一导电层30e之上,其中第一导电层30e及第二导电层50e共同于纵向间隔层11d上构成一上述的第二电性线路单元E2。
在图4J之中,一旁的第二导电层50e’、第一导电层30e’及触媒层20e’同样属于第二电性线路单元E2,但彼此可不互相电性连接。然而为了线路设计的灵活,以第二导电层50e’为例,可进一步跨越纵向间隔层11d而与部分的第一电性线路单元E1电性连接。上述的任一电性线路单元,以图式中的第一电性线路单元E1及第二电性线路E2为示范代表,分别被一经由聚酰胺酸转化至聚酰亚胺所构成的邻向间隔层(10a,10a’)及纵向间隔层(11d,11d’)所包埋,至少使得此软性印刷电路板中的电性线路的左右两侧均因被包覆而直接接触于聚酰亚胺。并且以此类推,而得以继续构筑第三电性线路单元E3等。
是以在图4K可以了解到,所示范的十层的多层式软性电路板P,已包含有第一电性线路单元E1的两层线路,依照上述方法,可继续往上或往下堆叠出数层的线路,本实施例则以多层式软性印刷电路板P的两层分别继续往上及往下增设4层以形成(2+4+4)的10层线路层作为示范,然而由于在本实施例衍伸出纵向间隔层的概念,如第一实施例的图2H所示,其基板10广意来说也为一种纵向间隔层,如本第二实施例的图4A、图4B的基板10一样,也同样可视为一种纵向间隔层。
然而,上述示范之中虽包含了触媒层(20e,20e’),但仅是优选的示范,触媒层可为非必要,而电性绝缘层也可不仅是由聚酰胺酸转化成聚酰亚胺而来,故不以此为限。然而若是在电性绝缘层采用聚酰胺酸,但是电性线路单元(或积层单元)为已知且不包含触媒层的情况下,本实施例仍可通过让聚酰胺酸直接成形于一般已知的软性印刷电路板上以覆盖于一般的电性线路单元,再继续焙固成聚酰亚胺以简化多层式软性电路板的制程、方便制造。此外通过聚酰亚胺以及上述其他电性绝缘层材质的包覆,可有效减少多层式软性印刷电路板的诸多电性线路之间的串扰干扰(cross-talk)问题,带来更优秀的传输品质。
[第三实施例]
是以再回到图2A、图2B及图2C所示,本发明还提供一种前驱基板(标号略)以作为印刷电路板的半成品、并用以作为之后印刷电路板成品的加工制造的用途,其中至少包括:一基板10及一第一导电层30。所述基板10具有一表面11,此表面11为一触媒化的表面,所述触媒化的表面还包含有一触媒层20。所述第一导电层30结合于触媒层20,藉此使第一导电层30得以包覆于基板11的表面11。
优选地,基板10的材质为聚酰亚胺;而且触媒层20还包含一钯触媒;而第一导电层30为厚度为50纳米至200纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层。
优选地,上述的表面11还至少包含一上表面11a及一下表面11b,基板10还开设有一连通上表面11a及下表面11b的导通孔12,导通孔12具有孔壁121。故广义还说,基板10的表面11包含上表面11a、下表面11b以及孔壁121,其皆可被触媒化,而包含有所述的触媒层20,因此第一导电层30也可通过触媒层20的分布,而包覆于包含有上表面11a、下表面11b以及孔壁121的基板10表面11。
综上所述,本发明可达到减少厚度、具有选择性地成形电性线路、改善电性线路之间的串扰干扰问题、材料自主以降低成本、以及减少材料浪费兼具环保的特色优点,然而,以上所述仅为本发明的优选可行实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (8)

1.一种软性印刷电路板的制造方法,其特征在于,包括:
提供一基板,所述基板的材质为聚酰亚胺,使用pH值11至12的无机强碱对所述基板进行碱性的变性,用以使聚酰亚胺的O=C-N-C=O的其中一个C-N单键断裂,而开环产生甲酰团基(O=C-O-);
通过一钯触媒离子以触媒化所述基板的表面,以通过所述钯触媒离子与所述开环后的聚酰亚胺所产生的所述甲酰团基产生化学键结,藉此在所述基板的表面形成一钯触媒层;
形成一与所述钯触媒层进行化学键结的第一导电层,藉此将所述第一导电层固附于所述基板的表面,从而形成一前驱基板;
在所述第一导电层上设置一层抗镀光阻;
依据一印刷线路配置图样对所述抗镀光阻进行曝光及显影,从而局部地移除所述抗镀光阻并局部地暴露所述第一导电层且留下一剩余抗镀光阻;
在所述第一导电层的局部暴露之处电镀一金属层;
剥除所述剩余抗镀光阻以暴露出所述剩余抗镀光阻底下的所述第一导电层;以及
执行一蚀刻程序以剥除被暴露出的所述第一导电层及被暴露出的所述第一导电层底下的所述钯触媒层。
2.根据权利要求1所述的软性印刷电路板的制造方法,其特征在于,
使用摄氏45度至55度、pH值11至12的所述无机强碱对所述基板进行碱性的变性。
3.根据权利要求2所述的软性印刷电路板的制造方法,其特征在于,
使用pH值11至12的所述无机强碱对所述基板进行碱性的变性的作用时间为1至3分钟。
4.一种软性印刷电路板,其特征在于,包括:
至少一积层单元,设置于一基板上,所述积层单元包括:
一钯触媒层,所述钯触媒层位于所述基板的表面,所述基板的表面为开环后的聚酰亚胺并产生甲酰团基,并且所述钯触媒层与所述基板的表面的所述甲酰团基产生化学键结;
一第一导电层,所述第一导电层结合于所述钯触媒层上;以及一第二导电层,所述第二导电层位于所述第一导电层上。
5.根据权利要求4所述的软性印刷电路板,其特征在于,所述第一导电层为厚度为50纳米至200纳米的选自铜、镍、铬、钴、镍合金、钴合金中的任一种的无电解电镀层。
6.根据权利要求4所述的软性印刷电路板,其特征在于,所述基板的表面包含一上表面及一下表面,所述基板纵向开设有与所述上表面及所述下表面相连通的导通孔,所述积层单元进一步分别设置于所述上表面及所述下表面且位于所述导通孔的开口上,并且所述钯触媒层与所述第一导电层沿所述导通孔的孔壁铺设延伸,所述第二导电层进一步向所述导通孔延伸,藉此互相电性连接所述上表面的所述积层单元与所述下表面的所述积层单元。
7.一种前驱基板,其特征在于,包括:
一基板,所述基板具有一表面及位于所述表面的一钯触媒层,所述表面为开环后的聚酰亚胺并产生甲酰团基,所述钯触媒层与所述表面的所述甲酰团基产生化学键结;以及
一第一导电层,所述第一导电层结合于所述钯触媒层上,藉此所述第一导电层包覆于所述前驱基板的表面。
8.根据权利要求7所述的前驱基板,其特征在于,所述第一导电层为厚度为50纳米至200纳米的选自铜、镍、铬、钴、镍合金、钴合金中的任一种的无电解电镀层。
CN201310076762.5A 2013-02-08 2013-03-11 前驱基板、软性印刷电路板及其制造方法 Active CN103987201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102105372 2013-02-08
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
CN103987201A CN103987201A (zh) 2014-08-13
CN103987201B true CN103987201B (zh) 2017-04-26

Family

ID=51278976

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310076762.5A Active CN103987201B (zh) 2013-02-08 2013-03-11 前驱基板、软性印刷电路板及其制造方法
CN201310163253.6A Active CN103987189B (zh) 2013-02-08 2013-05-06 前驱基板、软性印刷电路板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310163253.6A Active CN103987189B (zh) 2013-02-08 2013-05-06 前驱基板、软性印刷电路板及其制造方法

Country Status (5)

Country Link
US (2) US20140224528A1 (zh)
JP (2) JP5903080B2 (zh)
KR (2) KR101475423B1 (zh)
CN (2) CN103987201B (zh)
TW (1) TWI462672B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
CN106817850A (zh) * 2017-03-06 2017-06-09 深圳市三德冠精密电路科技有限公司 Fpc覆盖膜的制作方法
CN107592739A (zh) * 2017-09-11 2018-01-16 广东欧珀移动通信有限公司 一种柔性电路板及其制作方法、电子设备
US10636734B2 (en) 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
TWI679427B (zh) * 2018-10-01 2019-12-11 巨擘科技股份有限公司 探針卡裝置
KR102335544B1 (ko) * 2019-05-24 2021-12-07 주식회사 아모그린텍 연성인쇄회로기판의 제조방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS53100468A (en) 1977-02-14 1978-09-01 Tokyo Shibaura Electric Co Method of producing circuit board
JPS58190091A (ja) * 1982-04-30 1983-11-05 宇部興産株式会社 フレキシブル配線基板の製造方法
US4456712A (en) * 1982-06-14 1984-06-26 International Business Machines Corporation Bismaleimide triazine composition
JPS6247187A (ja) 1985-08-26 1987-02-28 日立コンデンサ株式会社 プリント配線板の製造方法
US5281690A (en) * 1989-03-30 1994-01-25 Brewer Science, Inc. Base-soluble polyimide release layers for use in microlithographic processing
US5133840A (en) * 1990-05-15 1992-07-28 International Business Machines Corporation Surface midification of a polyimide
EP0529097B1 (en) * 1991-03-12 2003-01-15 Sumitomo Bakelite Company Limited Method of manufacturing two-layer tab tape
JP2902849B2 (ja) * 1992-02-20 1999-06-07 株式会社日立製作所 プリント基板の製造方法
US6010956A (en) * 1996-02-29 2000-01-04 Tokyo Ohka Kogyo Co., Ltd. Process for producing multilayer wiring boards
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
JP2000124583A (ja) * 1998-10-19 2000-04-28 Nec Kansai Ltd 配線基板の製造方法および配線基板構体
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2001217552A (ja) * 2000-01-31 2001-08-10 Sumitomo Metal Electronics Devices Inc プリント基板に用いる絶縁性樹脂層及びその製造方法
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP4562110B2 (ja) * 2001-02-16 2010-10-13 大日本印刷株式会社 ウエットエッチングが適用される用途に限定される積層体、それを用いた電子回路部品、及びその製造方法
US20050238812A1 (en) * 2002-06-04 2005-10-27 Bhangale Sunil M Method for electroless metalisation of polymer substrate
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP4418916B2 (ja) * 2004-06-09 2010-02-24 奥野製薬工業株式会社 エッチング処理用組成物
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
JP2006247849A (ja) 2005-03-08 2006-09-21 Jsr Corp 積層体、その製造方法およびそれを用いたフレキシブルプリント基板
JP2007088288A (ja) 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2007165634A (ja) * 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法
US20080118730A1 (en) * 2006-11-22 2008-05-22 Ta-Hua Yu Biaxially oriented film, laminates made therefrom, and method
JP2008277717A (ja) * 2007-03-30 2008-11-13 Fujifilm Corp 金属層付き樹脂フイルム、その製造方法及びそれを用いたフレキシブルプリント基板の製造方法
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP5691129B2 (ja) * 2008-03-31 2015-04-01 宇部興産株式会社 ポリイミドフィルム、その製造方法、ポリイミド金属積層体および回路基板
JP5151694B2 (ja) * 2008-05-29 2013-02-27 宇部興産株式会社 ポリイミド配線基板
US8440292B2 (en) * 2009-05-13 2013-05-14 E I Du Pont De Nemours And Company Multi-layer article for flexible printed circuits
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5870550B2 (ja) * 2010-08-25 2016-03-01 宇部興産株式会社 フレキシブルプリント基板の製法
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
DE102011000138A1 (de) * 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
JP5878621B2 (ja) * 2011-03-18 2016-03-08 エルジー・ケム・リミテッド 新規なポリアミック酸、感光性樹脂組成物、ドライフィルムおよび回路基板
US9338896B2 (en) * 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards

Also Published As

Publication number Publication date
KR101522023B1 (ko) 2015-05-20
US20140224527A1 (en) 2014-08-14
CN103987189B (zh) 2017-09-05
US20140224528A1 (en) 2014-08-14
JP2014152397A (ja) 2014-08-25
TW201433230A (zh) 2014-08-16
CN103987189A (zh) 2014-08-13
TWI462672B (zh) 2014-11-21
KR20140101263A (ko) 2014-08-19
JP5778232B2 (ja) 2015-09-16
KR101475423B1 (ko) 2014-12-22
US9326374B2 (en) 2016-04-26
JP5903080B2 (ja) 2016-04-13
JP2014154876A (ja) 2014-08-25
CN103987201A (zh) 2014-08-13
KR20140101271A (ko) 2014-08-19

Similar Documents

Publication Publication Date Title
CN103987201B (zh) 前驱基板、软性印刷电路板及其制造方法
CN103987185B (zh) 多层式的软性印刷电路板及其制造方法
CN103456643A (zh) Ic载板及其制作方法
CN101896036A (zh) 多层基板及其制造方法
CN103379751A (zh) 组合印制电路板的制造方法、印制电路板及其制造方法
CN101304639A (zh) 一种印刷电路板的生产方法
CN1767719B (zh) 多层基板及其制造方法
CN105491819A (zh) 具有不同柔性外形的刚挠板及其制备方法
CN102196668B (zh) 电路板制作方法
CN104302121A (zh) 前驱基板、软性印刷电路板的制造方法及前驱基板
CN102056398B (zh) 电路板结构及其制法
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN109862704A (zh) 一种含埋孔的pcb制作方法及pcb
CN106658959A (zh) 柔性电路板及其制作方法
CN115003039A (zh) 一种厚铜hdi电路板及其精细线路的制作方法
CN102196673B (zh) 线路结构的制作方法
CN205726641U (zh) 具有不同面层的部件载体及含有该部件载体的电子设备
CN202652701U (zh) 一种耐高温的玻璃纤维无纺布单面覆铜板
CN113905512B (zh) 一种具有凸台的电路板及其制作方法
CN207505226U (zh) 集成电路模块印刷电路载板及集成电路模块
CN101351091A (zh) 线路连接工艺及其结构
CN206042503U (zh) 一种带电磁屏蔽膜的高密度电路板
CN102025361B (zh) 在防制电磁干扰的金属膜上结合电容式按键电极的方法
CN201947532U (zh) 一种pcb基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant