JP5778232B2 - フレキシブル印刷回路板及びその製造方法並びに前駆基板 - Google Patents

フレキシブル印刷回路板及びその製造方法並びに前駆基板 Download PDF

Info

Publication number
JP5778232B2
JP5778232B2 JP2013206266A JP2013206266A JP5778232B2 JP 5778232 B2 JP5778232 B2 JP 5778232B2 JP 2013206266 A JP2013206266 A JP 2013206266A JP 2013206266 A JP2013206266 A JP 2013206266A JP 5778232 B2 JP5778232 B2 JP 5778232B2
Authority
JP
Japan
Prior art keywords
layer
catalyst
printed circuit
circuit board
flexible printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013206266A
Other languages
English (en)
Other versions
JP2014154876A (ja
Inventor
建 華 丘
建 華 丘
治 民 趙
治 民 趙
培 榮 郭
培 榮 郭
嘉 華 江
嘉 華 江
智 誠 ▲シアオ▼
智 誠 ▲シアオ▼
豐 平 管
豐 平 管
英 ▲ウェイ▼ 李
英 ▲ウェイ▼ 李
永 昌 莊
永 昌 莊
Original Assignee
毅嘉科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 毅嘉科技股▲ふん▼有限公司 filed Critical 毅嘉科技股▲ふん▼有限公司
Publication of JP2014154876A publication Critical patent/JP2014154876A/ja
Application granted granted Critical
Publication of JP5778232B2 publication Critical patent/JP5778232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、フレキシブル印刷回路板及びその製造方法に関し、特に電気回路が設けられた所定の収容領域の両側にメッキに寄与するための触媒層を形成するフレキシブル印刷回路板及びその製造方法に関するものである。
従来、フレキシブル印刷回路板は、前駆基板の半製品を加工製造することにより得られたものである。この前駆基板には、後続の加工、製造を容易に行うことができるように、１層の金属メッキ補助層、例えばニッケルを予め被覆する必要がある。一般に、これらの基板の材質表面には、金属が付着することはもともと困難である。このため、従来より、前駆基板を形成するために、金属溶射法（ｍｅｔａｌ ｓｐｒａｙｉｎｇ）、スパッタリング法、ＣＶＤ（化学気相成長）法、蒸着法、及びドライメッキ法等という処理方法が知られている。しかしながら、これらの方法は、いずれもその前駆基板上のニッケル層の厚さが厚く、又はメッキが容易ではなく、メッキ時間がかかりすぎるという問題が生じる。厚さが厚すぎると、現在の製品の微小化の趨勢に不利となり、メッキし難く、メッキの所要時間がかかりすぎると、スループットの向上が制限され、コストが嵩むという問題が生じることになる。
上述の従来の方法では、解決できない難点があるほか、その製造された前駆基板の半製品は、技術資源及び材料源がいずれも上流の供給メーカによってコントロールされているため、この半製品を基礎とする製造工程及び最終製品は、生産、生産製造時に与えられたコストを受動的に受けるしかなく、材料源を自主的に決めることができず、これにより、製品性能を向上するという前提下でコスト制御管理の問題を根本的に解決することはできなくなる。
さらに、前駆基板に電気回路を形成するためには、金属メッキ補助層、例えばニッケルを予め前駆基板に完全にメッキして、耐めっきフォトレジストにより銅をニッケルと選択的に結合し電気回路を形成した後、元に戻って過剰なエッチング方法により前駆基板における電気回路分布と関係のない銅又はニッケルを除去することが一般的である。しかしながら、このような方法は、ニッケル又は銅材料が過剰に浪費され、コストが嵩むことがある。コストは効果的に低下しないのみならず、上述の従来方法により形成された電気回路は、それに付着するためのニッケル層の基板上における分布（被覆率）が限られ、電気回路の付着安定性の向上が限られているため、製品の歩留まりが低下する。また、電気回路と基板との間における一部の箇所に、強固な架け橋となる金属メッキ補助層が設けられていないため、その後、金属と基板との間の膨張係数の相違によって外部温度が変化することで回路板内部に余計な間隙又はその他の構造上の崩壊が生じ、電気伝送品質又は使用寿命に影響を及ぼすことがあり、この問題は、多層型フレキシブル印刷回路板においては特に顕著である。
従って、本発明者は、上記の問題点を改善するために、鋭意検討を行なった結果、合理的な設計で且つ上記の問題点を有効に改善する本発明を完成するに至った。
本発明は、製品の厚さ、生産にかかる時間及び費用コストが嵩むという問題を改善することで、製品の性能及び価値を向上するための、フレキシブル印刷回路板及びその製造方法を提供することを目的とする。
上述の目的を達成するために、本発明は、上表面と下表面とを有する基板を用意する工程と、前記基板の表面にポリアミド酸層を形成するとともに、前記ポリアミド酸層に対して第１のプリキュアリング工程を行うことで、前記ポリアミド酸層を半熟化させる工程と、前記ポリアミド酸層に１層の耐めっきフォトレジストを塗布するとともに、前記耐めっきフォトレジスト及び前記ポリアミド酸層に対して第２のプリキュアリング工程を行う工程と、印刷回路配置パターンに応じて前記耐めっきフォトレジストに対して露光及び現像を行うことで、前記耐めっきフォトレジストの一部及び下方のポリアミド酸層を除去するとともに、前記基板の表面の一部を露出させ、残余の前記耐めっきフォトレジスト、及び前記耐めっきフォトレジストの下方の残余のポリアミド酸層を残すことで、少なくとも側壁及び底壁を含む内壁面を有する所定の収容部を共同で限定する工程と、触媒により前記側壁及び前記底壁に対して触媒層を形成する工程と、前記触媒層と結合するための第１の導電層を形成することにより、前記第１の導電層を前記底壁及び前記側壁に固着する工程と、前記残余の耐めっきフォトレジストを除去することで、前記残余の耐めっきフォトレジストの下のポリアミド酸層を露出させる工程と、前記残余のポリアミド酸層をキュアリングしポリイミドに変換することで、前駆基板を形成する工程と、前記前駆基板の表面に対して第２の導電層を電気めっきすることで、前記前駆基板の所定の収容部において前記第１の導電層及び前記触媒層と共に電気回路を形成する工程と、前記前駆基板の表面に対して電気絶縁層を形成することで、前記前駆基板の表面上の電気回路及び前記ポリイミドを被覆する工程と、を含むことを特徴とするフレキシブル印刷回路板の製造方法を提供する。
また、本発明は、表面にポリイミド層が形成された基板を含み、前記ポリイミド層には、側壁及び底壁を含む内壁面を有すると共に積層ユニットを収容するための少なくとも一つの所定の収容部が凹設され、前記積層ユニットは少なくとも、少なくとも前記所定の収容部の内壁面に位置する触媒層と、前記触媒層に結合される第１の導電層と、前記第１の導電層の表面に形成される第２の導電層とを備え、前記側壁上の触媒層は、前記側壁から順次に前記第１の導電層、前記第２の導電層と連続的な側面分層構造を形成し、前記積層ユニットは、電気回路として形成されることを特徴とするフレキシブル印刷回路板を提供する。
また、本発明は、表面にポリイミド層が形成された基板を含み、前記ポリイミド層には、少なくとも一つの所定の収容部が凹設され、所定の収容部は、側壁及び底壁を含む内壁面を有し、積層ユニットを収容するための前駆基板であって、前記積層ユニットは、少なくとも前記所定の収容部の内壁面に位置する触媒層と、前記触媒層に結合される第１の導電層と、を含むことを特徴とする前駆基板を提供する。
上述のように、従来の技術と比較すると、本発明は、基板に金属メッキ補助層を予め形成するのではなく、基板にポリアミド酸及び耐めっきフォトレジストを予め塗布し、露光現像により所定の収容部を形成することで、設置しようとする電気回路を収容するため、過剰なエッチングを行わなければならない工程を節約し、原料の浪費を効果的に回避し、コストを節約させ、環境保護効果を兼ねることができる。また、形成された触媒層を第１の導電層と基板との間の接続媒体（特殊な無電解メッキの製造工程に相当する）とすることにより、第１の導電層と基板との間に極めて良好な接合効果を提供する。しかも、第１の導電層の基板上における分布及び被覆率はいずれも高いため、電気回路と基板との間の接合がより強固となり、通常の半製品と比較すると、この方法は、第１の導電層の所要の厚さ及びメッキの所要時間を効果的に減少することができ、厚さの低減、歩留まりや製品の寿命の向上のみならず、コスト削減、材料源自主決定の優勢を達成することができる。
本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を示す。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図を参照した断面構造の変化模式図である。 本発明に係る導電化フローにおいて運用された化学メカニズムを模式的に説明した図である。 本発明に係る導電化フローの工程フロー図を示す。 本発明に係る多層型フレキシブル印刷回路板の断面構造の変化模式図である。 本発明に係る多層型フレキシブル印刷回路板の断面構造の変化模式図である。 本発明に係る多層型フレキシブル印刷回路板の断面構造の変化模式図である。 本発明に係る多層型フレキシブル印刷回路板の断面構造の変化模式図である。
本発明の技術及び技術的特徴がより容易に理解できるように、以下、本発明について実施の形態及び図面を参照しながら詳しく説明するが、添付図面はあくまでも参考と説明のためのものにすぎず、本発明は、これらに限定されるものではない。
（実施形態）
図１、図２Ａ、図２Ｂ、図２Ｃは、本発明に係るフレキシブル印刷回路板の製造方法の工程フロー図、及び前記工程フロー図を参照した断面構造の変化模式図をそれぞれ示す。本発明は、フレキシブル印刷回路板の製造方法を提供し、この方法は、以下の工程を含む。上表面１１１と下表面１１２とを有する表面１１を有する基板１０を用意する（ステップＳ１０１）。この基板１０は、原材料であり、その材質は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）、ポリエチレンナフタレートポリエステル（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ Ｐｏｌｙｅｓｔｅｒ，ＰＥＴ）、ポリエチレンナフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、ポリテトラフルオロエチレン（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ，ＰＴＦＥ）、液晶高分子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ，ＬＣＰ）、エポキシ樹脂（Ｅｐｏｘｙ）及びアラミド（Ａｒａｍｉｄ）等の数種類の高分子重合物であってもよい。以下、ポリイミドを基板１０の材質とすることを好適例として説明する。
ポリアミド酸層ＰＡＡ（ｐｏｌｙａｍｉｃ ａｃｉｄ，ＰＡＡ）を基板１０の表面１１に形成する。ここで注意すべき点は、表面１１には上表面１１１及び下表面１１２が含まれるが、図面における符号標示は、主に上表面１１１である表面１１を例に説明する（下表面１１２の部分についても同様であり、詳しい説明を省略する）。また、説明の簡単化のために、上述のように、ポリアミド酸の英語略語ＰＡＡをポリアミド酸の素子符号として直接示す。
次に、ポリアミド酸層ＰＡＡに対して第１のプリキュアリング（ｐｒｅ ｃｕｒｉｎｇ）工程を行う。第１のプリキュアリング工程の作用条件は、ポリアミド酸層ＰＡＡが半熟化状態となるように、少なくとも摂氏２８０度〜３５０度又はそれ以上の高温でポリアミド酸層ＰＡＡに対してベーキングを行う（ステップＳ１０３）ことが好ましい。従って、半熟化されたポリアミド酸は、液体、高流動性に近いものからペースト状かつ流動しにくいものに変換してしまう。このように、ポリアミド酸層ＰＡＡの上方にその他の材料を塗布、堆積することができ、支持力を失うことなく、製造工程をスムーズに行うことができる。
ポリアミド酸層ＰＡＡに一層の耐めっきフォトレジストＰＲを塗布し、該耐めっきフォトレジストＰＲ及びポリアミド酸層ＰＡＡに対して第２のプリキュアリング工程（ステップＳ１０５）を行う。第２のプリキュアリング工程の作用条件は、耐めっきフォトレジストＰＲとその下方のポリアミド酸層ＰＡＡとの接合効果がよりよくなるように、摂氏７５度〜１１０度でベーキングを行うことが好ましい。また、耐めっきフォトレジストＰＲの種類は、何ら限定されないが、ポジ型耐めっきフォトレジスト（ｐｏｓｉｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）又はネガ型耐めっきフォトレジスト（ｎｅｇａｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）であってもよい。耐めっきフォトレジストＰＲの設置は、接合又は塗布により行うことができる。
図１、図２Ｄ、図２Ｅに示すように、上述の製造方法に続き、現像液を用いて印刷回路配置パターンに応じて耐めっきフォトレジストＰＲに対して露光及び現像を行うことで、前記現像液により耐めっきフォトレジストＰＲの一部を除去するとともに、この除去された耐めっきフォトレジストＰＲの下方のポリアミド酸層ＰＡＡを除去し、基板１０の表面１１の一部を露出させ、残余の耐めっきフォトレジストＰＲ、及び耐めっきフォトレジストＰＲの下方の残余のポリアミド酸層ＰＡＡを残すことで、所定の収容部Ｐを共同で限定する。上述の露光及び現像工程を行う現像液は、テトラメチルアンモニウムヒドロキシド（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、ＴＭＡＨ）又は炭酸ナトリウムのいずれかを含有したものから選択される。現像液にテトラメチルアンモニウムヒドロキシドを含有した場合は、重量パーセント濃度が２．３８％であり、ｐＨ値が１１〜１３であるテトラメチルアンモニウムヒドロキシド溶液である。現像液に炭酸ナトリウムを含有した場合は、重量パーセント濃度が２．１％であり、ｐＨ値が９〜１１である炭酸ナトリウム溶液である（ステップＳ１０７）。所定の収容部Ｐは、少なくとも側壁Ｐ１１及び底壁Ｐ１２を含む内壁面Ｐ１を有し、上述の残余のポリアミド酸層ＰＡＡの側辺ＰＡＡ１には前記側壁Ｐ１１が定義し、上述の一部露出された基板１０の表面１１には上述の底壁Ｐ１２が定義される。
図２Ｅに示すように、本発明は、ステップＳ１０７の後、さらに必要に応じて以下のステップＳ１０８（図示せず）を含んでもよい。このステップでは、レーザ加工により、底壁Ｐ１２に対して上表面１１１及び下表面１１２に連通する導通孔１２を穿設し、導通孔１２は、上表面１１１の所定の収容部Ｐ及び下表面１１２の所定の収容部Ｐと連通し、導通孔１２は、導通孔壁１２１を有する。従って、さらに図２Ｆ、図２Ｇに示すように、底壁Ｐ１２は、さらに導通孔壁１２１と接続し、所定の収容部Ｐは、導通孔１２に連通することで、上表面１１１の所定の収容部Ｐの電気回路Ｅ１は、さらに延在し、導通孔壁１２１に形成し、下表面１１２の所定の収容部Ｐの電気回路（図示せず）に電気的に接続することができる。また、レーザードリル加工された基板１０又は底壁Ｐ１２自体に対してプラズマの洗浄を行うことにより、レーザ加工後に伴って基板１０又は底壁Ｐ１２に生じた屑を除去する。
ステップＳ１０８に続き、図１、図２Ｅ、図２Ｆを参照すると、図２Ｆは、ステップＳ１０９、ステップＳ１１１、ステップＳ１１３を実行した後の結果を模式的に示した図である。導通孔１２が存在した場合、本発明に係る製造方法は、触媒により所定の収容部Ｐの側壁Ｐ１１、底壁Ｐ１２、及び導通孔壁１２１に対して触媒層２０（ステップＳ１０９）を形成することができる。前記触媒は、パラジウム（Ｐｄ）触媒であることが好ましい。次に、触媒層２０と結合するための第１の導電層３０を形成する。パラジウム触媒は、この触媒層２０において、金属の付着に寄与する媒体として機能するものである。これにより、第１の導電層３０が底壁Ｐ１２、側壁Ｐ１１及び導通孔壁１２１に固着する（ステップＳ１１１）ことに間接的に寄与する。しかしながら、導通孔１２が存在しない場合、触媒層２０及び第１の導電層３０が形成可能な部位は、前記導通孔壁１２１を含まなくてもよい。好ましくは、第１の導電層３０は、厚さが５０ｎｍ〜５０００ｎｍであり、銅、ニッケル、クロム、コバルト、ニッケル合金、コバルト合金のいずれか１つから選択され、また、第１の導電層３０は、媒体付着補助としての触媒層２０により側壁Ｐ１１及び底壁Ｐ１２に間接的に固着し、若しくはさらに導通孔壁１２１を含んでもよい。言い換えれば、この方法は、無電解メッキ方法に属する。従って、第１の導電層３０も無電解メッキ層に属する。
ここで注意すべき点は、本発明に係る方法において、触媒層２０及び第１の導電層３０を形成する前に、耐めっきフォトレジストＰＲが既に存在し、しかも、前記印刷回路配置パターンに応じて露光、現像され、所定の収容部Ｐが予め形成される。従って、電気回路のレイアウトは、既に所定の収容部Ｐが形成されたために前もって形成され、しかも、電気回路が基板１０に形成される過程では、より選択性及び効率を有し、また、電気回路が既に所定の収容部Ｐのために前もってレイアウトされているため、基板１０全体に対して触媒層２０及び第１の導電層３０の全面的な塗布を予め行う必要はない。従って、良好な選択性を有するほか、材料コストの節約にも寄与する。
前記ステップＳ１１１に続き、図２Ｆに示すように、残余の耐めっきフォトレジストＰＲを除去することで残余の耐めっきフォトレジストＰＲの下のポリアミド酸層ＰＡＡ（ステップＳ１１３）を露出させ、さらに、図２Ｆ、図２Ｇに示すように、ステップＳ１１５及びステップＳ１１７が含まれている。残余のポリアミド酸層ＰＡＡをキュアリングすることで、基板１０の表面１１に熟化させる。従って、所定の収容部Ｐの周りに位置するポリアミド酸層ＰＡＡは、ポリイミド層ＰＩに変換され、前駆基板１０ａに形成され（ステップＳ１１５）、前駆基板１０ａに対して第２の導電層４０が直接電気めっきされる。ポリイミド層ＰＩ自体は、直接電気めっきすることができないため、前駆基板１０ａの所定の収容部Ｐのみにおいて第２の導電層４０の電気めっきを選択的に完成することができるとともに、これにより前記印刷回路配置パターンに応じて電気回路（Ｅ１又はＥ１’）を形成することができる（ステップＳ１１７）。電気回路Ｅ１を例にすると、電気回路Ｅ１は、触媒層２０、第１の導電層３０及び第２の導電層４０を含み、側壁Ｐ１１上の触媒層２０は、側壁Ｐ１１から所定の収容部Ｐに向けて順次に第１の導電層３０、第２の導電層４０と連続的な側面分層構造を形成する。好ましくは、ポリアミド酸層ＰＡＡをポリイミド層ＰＩとなるようにキュアリングする作用条件は、摂氏２９０度以上であり、窒素充満の環境下においてポリアミド酸に赤外線を照射する。
最後に、図２Ｈに示すように、前駆基板１０ａの表面に対して電気絶縁層Ｉを形成する（ステップＳ１１９）ことにより、前駆基板１０ａの表面上の電気回路Ｅ１及びポリイミド層ＰＩを被覆する。好ましくは、電気絶縁層Ｉは、ポリイミドカバーレイ（ｐｏｌｙｉｍｉｄｅ ｃｏｖｅｒｌａｙ）、ポリアミド酸（（ｐｏｌｙａｍｉｃ ａｃｉｄ， ＰＡＡ）、エチレンテレフタレート（ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリエチレン、液晶高分子、エポキシ樹脂、ポリフェニレン・サルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、及び感光性カバーフィルム（ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ ｃｏｖｅｒ ｆｉｌｍ）からなる群から選ばれる少なくとも１つである。より詳しくは、前駆基板１０ａの表面には、所定の収容部Ｐにおける第１の導電層３０、及び所定の収容部Ｐ又は第１の導電層３０に対して高さが高い新しく熟化されたポリイミド層ＰＩの表面がさらに含まれる。電気めっきされた第２の導電層４０は、金属層であり、典型的には導電材料とよく用いられる銅（Ｃｕ）であることが好ましいが、それに限定されるものではない。
図２Ｈに示すように、ポリイミド、パラジウム及びニッケルをそれぞれ基板１０、触媒層２０及び第１の導電層３０の材料とすることを例に説明するが、それらに限定されるものではない。図１及び図３Ａに示すように、ステップＳ１０９において、導電化フローをさらに含む。その目的は、主にポリイミドを成分とする基板１０の表面１１のパラジウム触媒に対する捕獲能力を増加し、さらにパラジウム触媒とニッケルとの組み合わせにより、基板１０の表面１１に間接的に第１の導電層３０を形成することである。従って、パラジウム触媒は、ニッケルがどのように基板１０に固着するかという点において、中間媒体又は基盤の役割を果たしている。言い換えれば、第１の導電層３０のニッケル及び触媒層のパラジウムは、パラジウムニッケル合金となることができる。
図２Ｆ、図３Ａ及び図３Ｂに示すように、所定の収容部Ｐの内壁面Ｐ１、例えば内壁面Ｐ１の底壁Ｐ１２、側壁Ｐ１１又は導通孔壁１２１のパラジウム触媒に対する捕獲能力を増加するために、上述の導電化フローは、内壁面Ｐ１又は導通孔壁１２１に対して、脱脂工程（ステップＳ２０１）、酸塩基変性工程（ステップＳ２０３）、粗化工程（ステップＳ２０５）、触媒化工程（ステップＳ２０７）、及び触媒活性化工程（ステップＳ２０９）を行う。ここで、成分がポリイミドである内壁面Ｐ１の導電化を例に説明する（導通孔壁１２１の導電化処理も同様である）。特に内壁面Ｐ１に対して粗化工程（ステップＳ２０５）を行う場合は、化学的粗化又は物理的粗化の工程をさらに含む。前記化学的粗化工程は、化学試薬により内壁面Ｐ１に対して侵蝕又は分子内開環により粗化を行う工程を含み、前記物理的粗化工程は、内壁面Ｐ１に対して機械的に粗化を行う工程を含み、いずれの工程も、内壁面Ｐ１のパラジウム触媒に対する捕獲を促進することができる。分子内開環は、ミクロ的にみれば、基板１０の内壁面Ｐ１の材料の分子構造に対して開環により分子構造上の不均一を生成することで、パラジウム触媒の内壁面Ｐ１に対する結合を促進する。言い換えれば、ポリイミド分子構造上に開環することを例にすると、ミクロ的にみれば、内壁面Ｐ１を粗化させる意味及び目的が存在している。これにより、基板１０の内壁面Ｐ１にパラジウム触媒イオンを捕獲できるメカニズムを生成させ、パラジウム触媒イオンが内壁面Ｐ１に容易に付着するようにすることで、触媒層２０を形成する。
さらに詳しくは、化学的分子内開環の粗化は、図３Ａの基板導電化フローにおいて運用された化学メカニズム説明模式図に示すように、その原理が、主にアルカリ性の試薬によりポリイミド層ＰＩのイミド官能基（Ｏ＝Ｃ−Ｎ−Ｃ＝０）のうちのいずれかのＣ−Ｎシングルボンドが断裂し、ポリイミドの開環となるに加えて、パラジウム触媒の使用により、パラジウム触媒を媒体として、ニッケルとポリイミドとの密着性が増加し、この無電解メッキの動作が完了する。しかしながら、図２Ｅに示すように、内壁面Ｐ１には側壁Ｐ１１をさらに含み、その成分は、まだ十分熟化されていないポリアミド酸であり、また、ポリアミド酸は、ポリイミドが環化される前の物質であるため、側壁Ｐ１１は、当然ながら導電化フローの一環となり、しかも予め開環する必要がないため、パラジウム触媒を側壁Ｐ１１に結合させる導電化効果は、より好ましい。
図３Ｂを参照して、図２Ｅ、図２Ｆに示すように、分子内開環を好ましい粗化例として説明すると、上述導電化フローにおいて、下記の工程を行う。
前記脱脂工程は、摂氏４５度〜５５度で、ｐＨ値１０〜１１であるアミンアルコール系試薬（Ｈ２ＮＣＨ２ＣＨ２ＣＨ２ＯＨ、試薬番号ＥＳ−１００）により、基板１０の表面１１上の内壁面Ｐ１に対して１〜３分間の洗浄を行い、油脂を除去する。
前記表面酸塩基変性工程は、摂氏３５度〜４５度で、ｐＨ値７．５〜８．５である弱アルカリ、例えば炭酸ナトリウム（試薬番号ＥＳ−ＦＥ）により、基板１０の表面１１上の側壁Ｐ１１に対して１〜３分間の洗浄を行い、基板１０の表面ないし側壁Ｐ１１の一般の酸塩基特性を回復させるとともに、残余のＥＳ−１００を除去する。しかしながら、前の各工程の反応条件に応じて、次にこの工程を省略することで、より好ましい効果を達成することができる。
前記表面粗化工程は、化学的なものであり、摂氏４５度〜５５度で、ｐＨ値１１〜１２である無機強アルカリ、例えば、水酸化カリウム（ただし必ずしもこれに限定されない）（試薬番号ＥＳ−２００）により、内壁面Ｐ１に対してアルカリの変性を行い、作用時間は１〜３分間であり、ポリイミドのＯ＝Ｃ−Ｎ−Ｃ＝Ｏのうちのいずれか１つのＣ−Ｎシングルボンドを断裂させ、ポリイミドの開環となる。
前記触媒化工程は、触媒により内壁面Ｐ１に吸着すことにより触媒層２０を形成する工程を含む。より詳しくは、この工程は、パラジウム触媒イオン及び開環されたポリイミドに生じたホルミルグループ（Ｏ＝Ｃ−Ｏ−）により化学的結合を生成する（硫酸パラジウムを含有した錯化合物（ｃｏｍｐｌｅｘ ｃｏｍｐｏｕｎｄ）のＨ２ＳＯ４・Ｐｄ４であるＥＳ−３００試薬を使用し、最終ｐＨ値が５．５〜６．５で、作用温度は摂氏４５度〜５５度で、作用時間は１〜４分間である）。
触媒活性化工程は、金属により触媒層２０に吸着することにより、基板１０の表面に前記第１の導電層３０を形成する。より詳しくは、この工程にはＥＳ−４００の試薬が使用される。ＥＳ−４００は、パラジウム触媒イオンを活性化するために、その主要成分がホウ素（ｐＨ値は６〜８であり、作用温度は摂氏３０度〜４０度であり、作用時間は１〜３分間である）であり、金属（ニッケル）の付着が可能である状態にさせる。次に、さらにＥＳ−５００試薬を使用し、このＥＳ−５００は、主成分がＮｉＳＯ４・６Ｈ２Ｏ及ＮａＨ２ＰＯ２である（ｐＨ値８〜９で、作用温度は摂氏３５度〜４５度であり、作用時間は３〜５分間である）。この場合、ニッケルは、パラジウム触媒を中間媒体としたため、基板１０の表面に付着することが容易となり、容易に脱落することはない。形成されたニッケル層（第１の導電層）は、厚さが上述のように５０〜２００ｎｍ（Ｎａｎｏｍｅｔｅｒ）であり、上述ＥＳ−５００成分の作用により、析出された無電解メッキに燐含有率が低い（２〜３％）特色を有するため、第１の導電層３０の応力が低く、析出速度が約１００ｎｍ／５分間であり、従来の方法より析出速度が速く、長時間にわたる生産に伴う時間、費用のコスト負担が節約されることになる。
因みに、本発明の図面において、触媒層２０、第１の導電層３０、又は上表面１１１、下表面１１２、孔壁１２１等は、説明の簡単化のために、いずれも層に分けて明確に示されている。実際には、基板１０の上表面１１１、下表面１１２、及び孔壁１２１のそれぞれの表層において、第１の導電層３０、触媒層２０がそれらの表層に結合された接続関係上、互いに融合する融合層（図示せず）をさらに備えてもよい。このことは、本発明に係る製造方法により製造されたフレキシブル印刷回路板によれば、その表面１１（例えば底壁Ｐ１２）又は側壁Ｐ１１等の部位と、触媒層２０、第１の導電層３０の各材料層との間に、より緊密な接合効果が生じることが可能であることを意味する。
上述の製造方法によれば、図２Ｇ、図２Ｈに示すように、本発明は、表面１１に、耐めっきフォトレジストＰＲによって被覆されたポリアミド酸層ＰＡＡが露光、現像及びキュアリングされ、凹入成形されたポリイミド層ＰＩが形成され、少なくとも一つの所定の収容部Ｐが限定されるフレキシブル印刷回路板をさらに提供する。言い換えれば、前記所定の収容部Ｐが耐めっきフォトレジストＰＲ及びポリアミド酸層ＰＡＡにおいて露光、現像されることで、一部の耐めっきフォトレジストＰＲ及び一部のポリアミド酸層ＰＡＡが同時に除去された後、残余の耐めっきフォトレジストＰＲ及び残余のポリアミド酸層ＰＡＡによって限定される。次に、残余の耐めっきフォトレジストＰＲを除去し、ポリアミド酸層をキュアリングして形成されたポリイミド層ＰＩは、実に残余のポリイミド層である。従って、より詳しくは、所定の収容部Ｐは、残余のポリイミド層によって限定されるものであると言える。
所定の収容部Ｐは、側壁Ｐ１１と底壁Ｐ１２とを含む内壁面Ｐ１を有し、積層ユニットＣ１を収容する。積層ユニットＣ１は、少なくとも触媒層２０と、第１の導電層３０と、第２の導電層４０とを含む。触媒層２０は、パラジウム触媒を含み、少なくとも所定の収容部Ｐの内壁面Ｐ１に位置することが好ましい。第１の導電層３０は、触媒層２０に結合される。第２の導電層４０は、第１の導電層３０の表面に形成され、側壁Ｐ１１にある触媒層２０は、側壁Ｐ１１から順次に第１の導電層３０、第２の導電層４０と連続的な側面分層構造を形成し、積層ユニットＣ１は、電気回路Ｅ１として構成される。このことから、本発明に係る積層ユニットＣ１の構造において、底壁Ｐ１２より上から下へ延在する触媒層２０、第１の導電層３０、及び第２の導電層４０のほか、側壁Ｐ１１上の第１の導電層３０は、さらに側壁Ｐ１１から順次に第１の導電層３０、第２の導電層４０と連続的な側面分層構造を形成するため、所定の収容部Ｐの積層ユニットＣ１の両側に電気めっきに寄与する触媒層２０及び第１の導電層３０をさらに備えてもよいことが分かる。従って、積層ユニットＣ１に対して格別かつ好ましい安定効果を提供することができる。このように、積層ユニットＣ１は、所定の収容部Ｐにさらに良好的に固着され、膨張係数の相違によって積層ユニットＣ１と内壁面Ｐ１との間には回路板内部において余計な間隙又はその他の構造上の崩壊という潜在的障害が生じる問題を減少させることができる。また、電気回路Ｅ１’及びそれに含まれる積層ユニットＣ１’は、上述したものと同様であるため、詳しい説明を省略する。
好ましくは、基板１０の材質は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）、ポリエチレンナフタレートポリエステル（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ Ｐｏｌｙｅｓｔｅｒ，ＰＥＴ）、ポリエチレンナフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｎａｐｈｔｈａｌａｔｅ，ＰＥＮ）、ポリテトラフルオロエチレン（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｅｔｈｙｌｅｎｅ，ＰＴＦＥ）、液晶高分子（Ｔｈｅｒｍｏｔｒｏｐｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ，ＬＣＰ）、エポキシ樹脂（Ｅｐｏｘｙ）及びアラミド（Ａｒａｍｉｄ）等の数種類の高分子重合物である。第１の導電層３０は、厚さが５０ｎｍ〜１８０ｎｍであり、銅、ニッケル、クロム、コバルト、ニッケル合金、コバルト合金のいずれか１つから選択される無電解メッキ層であってもよい。また、好ましくは、基板１０の表面１１には上表面１１１及び下表面１１２が含まれるため、所定の収容部Ｐは、上表面１１１及び下表面１１２に位置する。また、基板１０には上表面１１１の所定の収容部Ｐ及び下表面１１２の所定の収容部Ｐに連通される導通孔１２が縦向きに開設され、積層ユニットＣ１の触媒層２０及び第１の導電層３０は、底壁Ｐ１２から導通孔１２の孔壁１２１に沿って塗布延在し、これにより、第２の導電層４０は、さらに導通孔１２へ延在することで、上表面１１１の積層ユニットＣ１及び下表面１１２の積層ユニットＣ１と互いに電気的に接続される。
ここで注意すべき点は、本発明に係るフレキシブル印刷回路板の製造方法によれば、図１のステップＳ１０１を始め、ステップＳ１０１〜Ｓ１１０を繰り返すことで、さらに多層型フレキシブル印刷回路板を製造することができる点である。この多層型フレキシブル印刷回路板は、同様に、前の実施例又は図２Ｈに示すフレキシブル印刷回路板１００の構造特徴を有する。特に、触媒層２０が側壁Ｐ１１から順次に第１の導電層３０、第２の導電層４０と連続的な側面分層構造を形成する積層ユニットＣ１の電気回路Ｅ１（図２Ｈ）の特徴である。言い換えれば、触媒層２０のパラジウム触媒は、所定の収容部Ｐにおける電気回路Ｅ１の両側に位置してもよい。従って、フレキシブル印刷回路板１００は、図４Ｂ、４Ｃに示すように、上述の繰り返し工程に応じてさらに多層型フレキシブル印刷回路板２００を形成することができる。この方法工程について、ここでは詳しい説明を省略する。
図４Ａ、図４Ｂ及び図４Ｃに示すように、図２Ｈのフレキシブル印刷回路板１００を始め、図１及び前の実施例の導電化フローの工程を繰り返すことで、多層型フレキシブル印刷回路板２００を製造することができる。多層型フレキシブル印刷回路板２００は、少なくとも電気絶縁層Ｉを含む。電気絶縁層Ｉの材質は、基板１０の材質と同様であってもよい。電気絶縁層Ｉの一面は、基板１０の表面１１上の電気回路Ｅ１及び内壁面Ｐ１に被覆され、他面には第２のポリイミド層ＰＩ’が塗布され、第２のポリイミド層ＰＩ’の表面上のある適当な箇所には、少なくとも一つの第２の所定の収容部Ｐ’が凹設され、第２の所定の収容部Ｐ’は、同様に第２の内壁面Ｐ１’を有してもよい。第２の内壁面Ｐ１’は、第２の側壁Ｐ１１’及び第２の底壁Ｐ１２’を含み、第２の所定の収容部Ｐ’は、第２の積層ユニットＣ２を収容する。第２の積層ユニットＣ２は、少なくとも第２の触媒層２０’、他の第１の導電層３０’、他の第２の導電層４０’を含む。第２の触媒層２０’は、少なくとも第２の所定の収容部Ｐ’の内壁面Ｐ１’に位置する。第１の導電層３０’は、第２の触媒層２０’に結合され、第２の導電層４０’は、第１の導電層３０’の表面に形成される。側壁Ｐ１１’上の第２の触媒層２０’は、第２の側壁Ｐ１１’から順次に第１の導電層３０’、第２の導電層４０’と連続的な側面分層構造を形成する。第２の積層ユニットＣ２は、他の電気回路Ｅ２として構成される。
多層型フレキシブル印刷回路板の好適例として、図４Ｃに示すように、多層型フレキシブル印刷回路板２００は、上表面１１１及び下表面１１２に分布される２層の電気回路（例えば電気回路Ｅ１）を有するフレキシブル印刷回路板であり、さらに電気回路Ｅ１の上方に別途形成された電気回路Ｅ２が加えられる。図４Ｃに示すように、電気回路Ｅ１と電気回路Ｅ２との間には電気絶縁層Ｉが介在されているが、必要である場合には、電気回路Ｅ１と電気回路Ｅ２との間は、依然として電気絶縁層Ｉを貫通する導通孔（図示せず）により互いに電気的に接続してもよい。基板１０の下方の電気回路（図示せず）を加えると、図４に示すものは、４層型電気回路（２＋１＋１）を有する多層型フレキシブル印刷回路板２００の好適例である。図４Ｄに示すものは、１０層型電気回路（２＋４＋４）を有する多層型フレキシブル印刷回路板３００の好適例である。その最外層には電気絶縁層Ｉ”が被覆されている。
また、上述の技術内容をまとめると、図２Ｆ及び図２Ｇに示すように、本発明は、表面にポリイミド層ＰＩが形成された基板１０を含む前駆基板１０ａをさらに提供する。ポリイミド層ＰＩには、少なくとも一つの所定の収容部Ｐが凹設され、所定の収容部Ｐは、側壁Ｐ１１及び底壁Ｐ１２を含む内壁面Ｐ１を有し、積層ユニット（Ｃ１又はＣ１’）を収容する。積層ユニットＣ１を例にすると、積層ユニットＣ１は、少なくとも触媒層２０、第１の導電層３０を含み、触媒層２０は、少なくとも所定の収容部Ｐの内壁面Ｐ１に位置するため、触媒層２０が所定の収容部Ｐの側壁Ｐ１１に位置してもよいことを含む。第１の導電層３０は、触媒層２０に結合される。
好ましくは、基板１０の材質は、ポリイミド、ポリエチレンナフタレートポリエステル、ポリエチレンナフタレート、ポリテトラフルオロエチレン、液晶高分子、エポキシ樹脂及びアラミド等の数種類の高分子重合物である。触媒層２０は、パラジウム触媒を含む。第１の導電層３０は、厚さが５０ｎｍ〜５０００ｎｍであり、銅、ニッケル、クロム、コバルト、ニッケル合金、コバルト合金のいずれか１つから選択される無電解メッキ層であってもよい。
上述に続いて、前駆基板１０ａに関する実施例において、第２の導電層４０は、必ずしも必要であるものではない。第２の導電層４０の代わりとして第１の導電層３０を用いてもよい。言い換えれば、第１の導電層３０は、必要に応じて厚みを大幅に増加することで前駆基板１０ａのポリイミドＰＩの表面を被覆してもよい。当然ながら、必要に応じて凹設された所定の収容部Ｐに分布され、若しくは所定の収容部Ｐに充填してもよい。このように、前駆基板１０ａにより、下流の技術者は、後続的な加工製造を容易に行うことができる。
また、同様に、図２Ａ、図２Ｅに示すように、本実施例の前駆基板１０ａは、当然ながら前の実施例と同様に、上表面１１１の所定の収容部Ｐ及び下表面１１２の所定の収容部（図示せず）に連通される導通孔１２が縦向きに開設され、また、第１の導電層３０は、導通孔１２に延在し、若しくは導通孔１２に充填してもよい。それらに関する関連技術内容について、上述の技術内容と同様であるため、ここでは詳しい説明を省略する。
上述のように、上述の製造方法によれば、本発明は、材料の浪費を効果的に回避することができる製造工程を達成するとともに、フレキシブル印刷回路板における電気回路のめっきに対して両側に触媒層（例えばパラジウム）、第１の導電層（例えばニッケル）のめっき固着寄与を別途提供するため、歩留まり、伝送品質及び製品寿命の向上に寄与することができる。また、本発明に係る新規かつ従来と異なる製造工程は、厚さがより薄くなるほか、材料を自主的に決定することができ、コストを削減する効果を奏することができる。
上述したものは、本発明の好ましい実施形態にすぎず、本発明の特許請求の範囲に基づいてなされた均等の変化及び修飾は、本発明の特許請求の範囲に入るものである。
１００ フレキシブル印刷回路板
２００、３００ 多層型フレキシブル印刷回路板
１０ 基板
１１ 表面
１１１ 上表面
１１２ 下表面
１２、１２’ 導通孔
１２１ 導通孔壁
１０ａ 前駆基板
２０ 触媒層
２０’ 第２の触媒層
３０、３０’ 第１の導電層
４０、４０’ 第２の導電層
Ｃ１、Ｃ１’ 積層ユニット
Ｃ２ 第２の積層ユニット
Ｅ１、Ｅ１’、Ｅ２ 電気回路
Ｉ、Ｉ’、Ｉ” 電気絶縁層
Ｐ 所定の収容部
Ｐ’ 第２の所定の収容部
Ｐ１ 内壁面
Ｐ１’ 第２の内壁面
Ｐ１１ 側壁
Ｐ１１’ 第２の側壁
Ｐ１２ 底壁
Ｐ１２’ 第２の底壁
ＰＡＡ、ＰＡＡ’ ポリアミド酸
ＰＡＡ１ ポリアミド酸層の側辺
ＰＩ、ＰＩ’ ポリイミド層
ＰＲ 耐めっきフォトレジスト

Claims (9)

  1. 上表面と下表面とを有する基板を用意する工程と、
    前記基板の表面にポリアミド酸層を形成するとともに、前記ポリアミド酸層に対して第１のプリキュアリング工程を行うことで、前記ポリアミド酸層を半熟化させる工程と、
    前記ポリアミド酸層に１層の耐めっきフォトレジストを塗布するとともに、前記耐めっきフォトレジスト及び前記ポリアミド酸層に対して第２のプリキュアリング工程を行う工程と、
    印刷回路配置パターンに応じて前記耐めっきフォトレジストに対して露光及び現像を行うことで、前記耐めっきフォトレジストの一部及び下方のポリアミド酸層を除去するとともに、前記基板の表面の一部を露出させ、残余の前記耐めっきフォトレジスト、及び前記残余の耐めっきフォトレジストの下方の残余のポリアミド酸層を残すことで、少なくとも側壁及び底壁を含む内壁面を有する所定の収容部を共同で限定する工程と、
    触媒により前記側壁及び前記底壁に対して触媒層を形成する工程と、
    前記触媒層と結合するための第１の導電層を形成することにより、前記第１の導電層を前記底壁及び前記側壁に固着する工程と、
    前記残余の耐めっきフォトレジストを除去することで、前記残余の耐めっきフォトレジストの下のポリアミド酸層を露出させる工程と、
    前記残余のポリアミド酸層をキュアリングしポリイミドに変換することで、前駆基板を形成する工程と、
    前記前駆基板の表面に対して第２の導電層を電気めっきすることで、前記前駆基板の所定の収容部において前記第１の導電層及び前記触媒層と共に電気回路を形成する工程と、
    前記前駆基板の表面に対して電気絶縁層を形成することで、前記前駆基板の表面上の電気回路及び前記ポリイミドを被覆する工程と、
    を含むことを特徴とするフレキシブル印刷回路板の製造方法。
  2. 前記触媒により前記側壁及び前記底壁に対して触媒層を形成する工程において、前記底壁及び前記側壁に対して表面粗化及び触媒活性化を行う工程を少なくとも含む導電化フロー工程をさらに含むことを特徴とする請求項１に記載のフレキシブル印刷回路板の製造方法。
  3. 前記底壁及び前記側壁に対して表面粗化を行う工程は、化学的粗化であり、前記化学的粗化は、化学試薬で前記底壁及び前記側壁に対して侵蝕又は分子内開環により粗化を行う工程を含むことを特徴とする請求項２に記載のフレキシブル印刷回路板の製造方法。
  4. 前記底壁及び前記側壁に対して表面粗化を行う工程は、的粗化であり、前記物理的粗化は、前記底壁及び前記側壁に対して機械的粗化を行う工程を含むことを特徴とする請求項２に記載のフレキシブル印刷回路板の製造方法。
  5. 前記触媒により前記側壁及び前記底壁に対して触媒層を形成する工程の前に、前記底壁に対して前記上表面及び前記下表面に連通する導通孔を穿設し、前記導通孔が導通孔壁を有し、前記上表面の所定の収容部及び前記下表面の所定の収容部と連通することにより、前記上表面の所定の収容部の電気回路が前記導通孔壁に形成され、前記下表面の所定の収容部の電気回路に電気的に接続する工程をさらに含むことを特徴とする請求項３に記載のフレキシブル印刷回路板の製造方法。
  6. 前記基板の材質は、ポリイミド、ポリエチレンナフタレートポリエステル、ポリエチレンナフタレート、ポリテトラフルオロエチレン、液晶高分子、エポキシ樹脂及びアラミドからなる群から選ばれる少なくとも１つであることを特徴とする請求項１〜５のいずれか１項に記載のフレキシブル印刷回路板の製造方法。
  7. 前記触媒は、パラジウム触媒であることを特徴とする請求項６に記載のフレキシブル印刷回路板の製造方法。
  8. 前記触媒は、パラジウム触媒であることを特徴とする請求項１〜５のいずれか１項に記載のフレキシブル印刷回路板の製造方法。
  9. 前記露光及び現像の工程は、現像液を使用する工程をさらに含み、前記現像液は、テトラメチルアンモニウムヒドロキシド又は炭酸ナトリウムのいずれかを含有したものから選択されることを特徴とする請求項１に記載のフレキシブル印刷回路板の製造方法。
JP2013206266A 2013-02-08 2013-10-01 フレキシブル印刷回路板及びその製造方法並びに前駆基板 Active JP5778232B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102105372 2013-02-08
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
JP2014154876A JP2014154876A (ja) 2014-08-25
JP5778232B2 true JP5778232B2 (ja) 2015-09-16

Family

ID=51278976

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013161793A Active JP5903080B2 (ja) 2013-02-08 2013-08-02 前駆基板、フレキシブルプリント基板及びその製造方法
JP2013206266A Active JP5778232B2 (ja) 2013-02-08 2013-10-01 フレキシブル印刷回路板及びその製造方法並びに前駆基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013161793A Active JP5903080B2 (ja) 2013-02-08 2013-08-02 前駆基板、フレキシブルプリント基板及びその製造方法

Country Status (5)

Country Link
US (2) US20140224528A1 (ja)
JP (2) JP5903080B2 (ja)
KR (2) KR101475423B1 (ja)
CN (2) CN103987201B (ja)
TW (1) TWI462672B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
CN106817850A (zh) * 2017-03-06 2017-06-09 深圳市三德冠精密电路科技有限公司 Fpc覆盖膜的制作方法
CN107592739A (zh) * 2017-09-11 2018-01-16 广东欧珀移动通信有限公司 一种柔性电路板及其制作方法、电子设备
US10636734B2 (en) 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10468342B2 (en) 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
TWI679427B (zh) * 2018-10-01 2019-12-11 巨擘科技股份有限公司 探針卡裝置
WO2020242125A1 (ko) * 2019-05-24 2020-12-03 주식회사 아모그린텍 연성인쇄회로기판의 제조방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS53100468A (en) 1977-02-14 1978-09-01 Tokyo Shibaura Electric Co Method of producing circuit board
JPS58190091A (ja) * 1982-04-30 1983-11-05 宇部興産株式会社 フレキシブル配線基板の製造方法
US4456712A (en) * 1982-06-14 1984-06-26 International Business Machines Corporation Bismaleimide triazine composition
JPS6247187A (ja) 1985-08-26 1987-02-28 日立コンデンサ株式会社 プリント配線板の製造方法
US5281690A (en) * 1989-03-30 1994-01-25 Brewer Science, Inc. Base-soluble polyimide release layers for use in microlithographic processing
US5133840A (en) * 1990-05-15 1992-07-28 International Business Machines Corporation Surface midification of a polyimide
WO1992016970A1 (en) * 1991-03-12 1992-10-01 Sumitomo Bakelite Company Limited Method of manufacturing two-layer tab tape
JP2902849B2 (ja) * 1992-02-20 1999-06-07 株式会社日立製作所 プリント基板の製造方法
TW322680B (ja) * 1996-02-29 1997-12-11 Tokyo Ohka Kogyo Co Ltd
DE19645854A1 (de) 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
JP2000124583A (ja) * 1998-10-19 2000-04-28 Nec Kansai Ltd 配線基板の製造方法および配線基板構体
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2001217552A (ja) * 2000-01-31 2001-08-10 Sumitomo Metal Electronics Devices Inc プリント基板に用いる絶縁性樹脂層及びその製造方法
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP4562110B2 (ja) * 2001-02-16 2010-10-13 大日本印刷株式会社 ウエットエッチングが適用される用途に限定される積層体、それを用いた電子回路部品、及びその製造方法
US20050238812A1 (en) * 2002-06-04 2005-10-27 Bhangale Sunil M Method for electroless metalisation of polymer substrate
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP4418916B2 (ja) * 2004-06-09 2010-02-24 奥野製薬工業株式会社 エッチング処理用組成物
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
JP2006247849A (ja) 2005-03-08 2006-09-21 Jsr Corp 積層体、その製造方法およびそれを用いたフレキシブルプリント基板
JP2007088288A (ja) 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2007165634A (ja) * 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法
US20080118730A1 (en) * 2006-11-22 2008-05-22 Ta-Hua Yu Biaxially oriented film, laminates made therefrom, and method
JP2008277717A (ja) * 2007-03-30 2008-11-13 Fujifilm Corp 金属層付き樹脂フイルム、その製造方法及びそれを用いたフレキシブルプリント基板の製造方法
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP5691129B2 (ja) * 2008-03-31 2015-04-01 宇部興産株式会社 ポリイミドフィルム、その製造方法、ポリイミド金属積層体および回路基板
JP5151694B2 (ja) * 2008-05-29 2013-02-27 宇部興産株式会社 ポリイミド配線基板
US8440292B2 (en) * 2009-05-13 2013-05-14 E I Du Pont De Nemours And Company Multi-layer article for flexible printed circuits
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5870550B2 (ja) * 2010-08-25 2016-03-01 宇部興産株式会社 フレキシブルプリント基板の製法
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
DE102011000138A1 (de) * 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
KR101238408B1 (ko) * 2011-03-18 2013-02-28 주식회사 엘지화학 신규한 폴리아믹산, 감광성 수지 조성물, 드라이 필름 및 회로 기판
US9338896B2 (en) * 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards

Also Published As

Publication number Publication date
CN103987201A (zh) 2014-08-13
KR20140101263A (ko) 2014-08-19
CN103987189B (zh) 2017-09-05
JP2014152397A (ja) 2014-08-25
CN103987189A (zh) 2014-08-13
CN103987201B (zh) 2017-04-26
KR20140101271A (ko) 2014-08-19
US9326374B2 (en) 2016-04-26
JP2014154876A (ja) 2014-08-25
US20140224528A1 (en) 2014-08-14
KR101522023B1 (ko) 2015-05-20
JP5903080B2 (ja) 2016-04-13
US20140224527A1 (en) 2014-08-14
TW201433230A (zh) 2014-08-16
TWI462672B (zh) 2014-11-21
KR101475423B1 (ko) 2014-12-22

Similar Documents

Publication Publication Date Title
JP5778232B2 (ja) フレキシブル印刷回路板及びその製造方法並びに前駆基板
JP5763719B2 (ja) 多層型フレキシブル印刷回路板の製造方法
TWI531289B (zh) 用於在一多層印刷電路板中製造一導電通路之方法
JP6129786B2 (ja) 前駆基板の製造方法、フレキシブルプリント配線基板の製造方法及び前駆基板
KR20050105849A (ko) 인쇄회로기판의 전해 금도금 방법
CN110430697B (zh) 一种新型多层精细线路板的制作方法
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP2006140216A (ja) 両面回路基板およびその製造方法
TWI475934B (zh) 軟性印刷電路板及其製造方法
JPH08288603A (ja) プリント配線板とその製造方法および転写用原版
JP4238242B2 (ja) 配線基板
JP5225353B2 (ja) 配線用基板の製造方法
JP2004172415A (ja) 配線基板の製造方法
JP4142934B2 (ja) 配線基板の製造方法
JP4142933B2 (ja) 配線基板の製造方法
JP2004165575A (ja) 配線基板の製造方法
JP2004140190A (ja) 配線基板の製造方法
JP2004140192A (ja) 配線基板の製造方法
JP2001308546A (ja) 電子部品用多層配線基板及びその製造方法
JP2004140247A (ja) 配線基板の製造方法
JP2004172300A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150708

R150 Certificate of patent or registration of utility model

Ref document number: 5778232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250