CN103987189A - 前驱基板、软性印刷电路板及其制造方法 - Google Patents

前驱基板、软性印刷电路板及其制造方法 Download PDF

Info

Publication number
CN103987189A
CN103987189A CN201310163253.6A CN201310163253A CN103987189A CN 103987189 A CN103987189 A CN 103987189A CN 201310163253 A CN201310163253 A CN 201310163253A CN 103987189 A CN103987189 A CN 103987189A
Authority
CN
China
Prior art keywords
layer
substrate
holding part
conductive layer
flexible printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310163253.6A
Other languages
English (en)
Other versions
CN103987189B (zh
Inventor
丘建华
赵治民
郭培荣
江嘉华
萧智诚
管丰平
李英玮
庄永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ichia Technologies Inc
Original Assignee
Ichia Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ichia Technologies Inc filed Critical Ichia Technologies Inc
Publication of CN103987189A publication Critical patent/CN103987189A/zh
Application granted granted Critical
Publication of CN103987189B publication Critical patent/CN103987189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Abstract

一种前驱基板、软性印刷电路板及其制造方法,该软性印刷电路板包括:一基板,其表面上形成有一凹陷且界定出有至少一预设容置部的聚酰亚胺层,预设容置部具有一内壁面,且内壁面还包含一侧壁及一底壁。预设容置部可用以容置一积层单元,积层单元包括:一触媒层、一第一导电层及一第二导电层,触媒层至少位于预设容置部的内壁面上,第一导电层则结合于触媒层,第二导电层则形成于该第一导电层表面上,其中,侧壁上的触媒层自侧壁依序地与第一导电层、第二导电层形成连续的侧向分层结构。通过上述软性印刷电路板及另外一其制造方法,达到降低材料的成本及厚度、提升良率、延长寿命及改善电性线路间串扰干扰的问题。

Description

前驱基板、软性印刷电路板及其制造方法
技术领域
本发明涉及一种软性印刷电路板及其制造方法,特别是指一种在设置有一电性线路的预设容置区的两侧形成可用以助镀的触媒层的软性印刷电路板及其制造方法。
背景技术
已知的软性印刷电路板,均由一前驱基板的半成品的加工制造而得,在该前驱基板上需要先包覆有一层金属助镀层,如:镍,以利后续加工、制造,一般而言这些基板的材质表面本质上难以被金属所附着,为此已知的处理方式有金属喷覆法、溅镀法、CVD、蒸镀法、以及干式镀覆法等以形成前驱基板,然而这些方法均会导致其前驱基板上的镍层厚度较厚或是镀覆不易、镀覆时间过久的问题。厚度过高将会不利于现今产品微型化的趋势;镀覆不易、所需镀覆时间较久的问题则会导致产能提升有限、成本耗费过大的问题。
此外上述的已知方法除了有无法克服的瓶颈以外,其所制得的前驱基板半成品,因为技术资源和材料来源均由较上游供应厂商掌握,故以此半成品为基础的工艺及最终产品,在生产、生产制造时仅能被动地接受外界所施于的成本,材料来源不能自主,还导致无法在提升产品性能的前提下,从根本解决成本控制问题。
再者,一般而言,为了在前驱基板上形成电性电路,都先将金属助镀层,如:镍,完全地镀覆在前驱基板上,再通过抗镀光阻而使铜可选择性地与镍结合以形成电性线路后,然后再回头经由大量的蚀刻方式,以去除前驱基板上与电性电路分布无关的铜或镍,然而此法却导致大量的镍或铜材料的浪费,徒增成本。除了成本不能有效降低之外,通过上述已知方法所形成的电性线路,其所赖以附着的镍层在基板上的分布(覆盖率)有限,使电性线路的附着稳固性提升有限,而使成品的良率降低,而电性线路与基板之间仍有部分部位并无此金属助镀层作为巩固桥梁,日后容易可能因为金属与基板之间的膨胀系数不同,而在外界温度变化下使电路板内部产生无谓的间隙或是其他结构上的崩解,均会影响电性传输质量或使用寿命,此问题对于多层式的软性印刷电路板而言尤为明显。
于是,本发明人有感上述问题的可改善,乃潜心研究并配合学理的运用,而提出一种设计合理且有效改善上述问题的本发明。
发明内容
本发明的主要目的,在于提供一种软性印刷电路板及其制造方法,以改善产品的厚度及生产所需耗费的时间、费用成本过高的问题,从而发挥产品的性能与价值。
为达上述目的,本发明提供一种软性印刷电路板的制造方法,包括:提供一基板,该基板的表面包含一上表面及一下表面;在该基板的表面上形成一聚酰胺酸层,并对该聚酰胺酸层进行一第一预焙固程序,以使该聚酰胺酸层半熟化;在该聚酰胺酸层铺设一层抗镀光阻,并对该抗镀光阻与该聚酰胺酸层进行一第二预焙固程序;依据一印刷线路配置图样对该抗镀光阻进行曝光及显影,从而同时且局部地移除该抗镀光阻及其下方的聚酰胺酸层,并从而局部地暴露出该基板的表面且留下一剩余抗镀光阻及该剩余抗镀光阻下方的一剩余聚酰胺酸层,以共同界定出一预设容置部,该预设容置部包含有一内壁面,该内壁面还至少包含有一侧壁及一底壁;通过一触媒以对该侧壁及该底壁形成一触媒层;形成一用以与该触媒层结合的第一导电层,藉此将该第一导电层固附于该底壁及该侧壁;剥除该剩余抗镀光阻以暴露出该剩余抗镀光阻底下的聚酰胺酸层;焙固该剩余聚酰胺酸层以转化成聚酰亚胺,从而形成一前驱基板;对该前驱基板的表面电镀一第二导电层,从而选择性地在该前驱基板的预设容置部中与该第一导电层及该触媒层形成一电性线路;以及在该前驱基板的表面上形成一电性绝缘层,以覆盖该前驱基板表面上的电性线路及该聚酰亚胺。
为达上述目的,本发明还提供一种软性印刷电路板,包括:一基板,该基板的表面上形成有一聚酰亚胺层,该聚酰亚胺层凹陷且界定出有至少一预设容置部,所述预设容置部具有一内壁面,该内壁面包含一侧壁及一底壁,所述预设容置部用以容置一积层单元,该积层单元至少包括:一触媒层,其至少位于该预设容置部的内壁面上;一第一导电层,其结合于该触媒层;以及一第二导电层,其形成于该第一导电层表面上,其中,该侧壁上的触媒层自该侧壁依序地与该第一导电层、该第二导电层形成连续的侧向分层结构,该积层单元形成一电性线路。
为达上述目的,本发明还提供一种前驱基板,包括:一基板,该基板的表面上形成有一聚酰亚胺层,该聚酰亚胺层凹陷且界定出有至少一预设容置部,所述预设容置部具有一内壁面,该内壁面包含一侧壁及一底壁,所述预设容置部用以容置一积层单元,该积层单元至少包括:一触媒层,其至少位于该预设容置部的内壁面上;以及一第一导电层,其结合于该触媒层。
综上所述,本发明相较于已知技术而言,不急于先在基板上形成用以帮助电镀的金属层,反而通过在基板上预先铺设聚酰胺酸及抗镀光阻,以通过曝光显影而形成预设容置部,用以容置所欲铺设的电性线路,省去还须经由大量蚀刻的步骤,可显著地避免原料的浪费、节省成本并兼顾环保。此外,所形成的触媒层,以作为第一导电层与基板之间的连接媒介,相当于一种较为特殊的无电解电镀的工艺,从而为第一导电层与基板之间提供极佳的结合效果,而且第一导电层在基板上的分布与覆盖率均较高,使电性线路与基板之间的结合更加地稳固,又相较于坊间的半成品而言,通过此法可在本质上有效地减少第一导电层所需的厚度以及镀覆所需时间,藉此达到降低厚度、提升良率和产品寿命、也能降低成本以及达到材料来源自主的优势。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所附图式仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为本发明软性印刷电路板的制造方法的步骤流程图;
图2A至图2H为对照本发明软性印刷电路板的制造方法的步骤流程图的剖视结构的演变示意图;
图3A为本发明的导电化流程中所运用的化学机制说明示意图;
图3B为本发明的导电化流程的步骤流程图;以及
图4A至图4D为本发明多层式软性印刷电路板的剖视结构的演变示意图。
【主要元件符号说明】
100软性印刷电路板
200,300多层式软性印刷电路板
10基板
11表面
111上表面
112下表面
12,12’导通孔
121导通孔壁
10a前驱基板
20触媒层
20’第二触媒层
30,30’第一导电层
40,40’第二导电层
C1,C1’积层单元
C2第二积层单元
E1,1’,E2电性线路
I,I’,I’’电性绝缘层
P预设容置部
P’第二预设容置部
P1内壁面
P1’第二内壁面
P11侧壁
P11’第二侧壁
P12底壁
P12’第二底壁
PAA,PAA’聚酰胺酸层
PAA1聚酰胺酸层的侧边
PI,PI’聚酰胺酸层
PR抗镀光阻
具体实施方式
请参阅图1、图2A、图2B及图2C所示,为本发明的一种软性印刷电路板的制造方法的步骤流程图以及为对照前述步骤流程图的剖视结构的演变示意图,本发明提供一种软性印刷电路板的制造方法,包括如下步骤:提供一基板10,基板10的表面11包含一上表面111及一下表面112(步骤S101),此基板10为一原始材料,其材质可为聚酰亚胺(Polyimide,PI)、涤纶(Polyethylene Terephthalate Polyester,PET)、聚二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)、聚四氟乙烯(Polytetrafluorethylene,PTFE)、液晶高分子(Thermotropic Liquid Crystal Polymer,LCP)、环氧树脂(Epoxy)、芳纶(Aramid)等多种高分子聚合物,后续则以聚酰亚胺作为基板10材质的优选示例。
形成一聚酰胺酸层PAA(polyamic acid,PAA)于基板10的表面11上,附带一提的是,此处的表面11包含上表面111及下表面112,然而图式中的符号标示主要以上表面111的表面11作为示例说明,下表面112的部分则类推,且为方便表达,如前所述,直接以聚酰胺酸的英文缩写PAA作为表示聚酰胺酸层的元件符号。
接着对聚酰胺酸层PAA进行一第一预焙固程序(预焙固:pre curing),第一预焙固程序的作用条件优选地地为:以至少280摄氏度至350摄氏度或更高温的温度对聚酰胺酸层PAA进行烘烤,以使聚酰胺酸层PAA呈半熟化的状态(步骤S103),因此半熟化后的聚酰胺酸将从原本接近液态、高流动性转变成凝膏状且不易流动,如此还可使聚酰胺酸层PAA上方得以铺设、堆叠其他材料而且又不至于没有支撑力,使工艺得以顺利进行。
铺设一层抗镀光阻PR于聚酰胺酸层PAA上,并对该抗镀光阻PR与聚酰胺酸层PAA进行一第二预焙固程序(步骤S105),第二预焙固程序的作用条件优选地为:在摄氏75度至110度之间进行烘烤,藉此将使抗镀光阻PR能够与其下方的聚酰胺酸层PAA产生优选的贴合效果。此外,所述抗镀光阻PR的类型并不加以局限,可为一正型抗镀光阻(positivephotoresist)或一负型抗镀光阻(negative photoresist);所述抗镀光阻40的铺设方式可通过贴合或涂布的方式。
请参阅图1、图2D及图2E所示,承接上述的制造方法,使用一显影液并依据一印刷线路配置图样对抗镀光阻PR进行曝光及显影,从而所述显影液同时且局部地移除抗镀光阻PR以及该被移除的抗镀光阻PR下方的聚酰胺酸层PAA,并从而局部地暴露出基板10的表面11且留下一剩余抗镀光阻PR以及剩余抗镀光阻PR下方的一剩余聚酰胺酸层PAA,以共同界定出一预设容置部P,上述用以进行曝光及显影步骤的显影液可包含有氢氧化四甲基铵(tetramethylammonium hydroxide,简称TMAH)及碳酸钠(Na2CO3)之一,如显影液中包含有氢氧化四甲基铵,其为重量百分浓度为2.38%且pH值为11~13的氢氧化四甲基铵溶液;如显影液中为包含有碳酸钠,其为重量百分浓度为2.1%且pH为值9~11的碳酸钠溶液(步骤S107),预设容置部P包含有一内壁面P1,内壁面P1还至少包含有一侧壁P11及一底壁P12,上述剩余聚酰胺酸层PAA的侧边PAA1定义出所述的侧壁P11,上述被局部暴露的基板10的表面11定义出所述的底壁P12。
请参阅图2E所示,本发明在步骤S107之后还可视需求进一步包含有以下步骤S108(未示于图1中),本步骤可通过如激光加工的方式,而对底壁P12穿设一连通上表面111及下表面112的导通孔12,导通孔12可用以连通上表面111的预设容置部P与下表面112的预设容置部P,导通孔12具有一导通孔壁121,因此,请另配合图2F、图2G所示,底壁P12进一步与导通孔壁121相连接,预设容置部P连通于导通孔12,藉此上表面111的预设容置部P的电性线路E1能够进一步延伸,并形成于导通孔壁121上而电性连接于下表面112的预设容置部P的电性线路(标号略)。此外还可对经激光穿孔加工后的基板10或底壁P12本身进行电浆的清洁,以去除激光加工后在基板10或底壁P12上所连带产生的碎屑。
后续承接步骤S108以作为示例,请参阅图1、图2E及图2F所示,图2F所表示的为包含执行步骤S109、步骤S111及步骤S113之后的结果的示意,故如在导通孔12存在的情况下,本发明的制造方法可继续通过一触媒以对预设容置部P的侧壁P11、底壁P12及导通孔壁121形成一触媒层20(步骤109),所述触媒优选地为一钯触媒(钯,元素符号:Pd)。接着再形成一用以与触媒层20结合的第一导电层30,钯触媒在此触媒层20扮演着辅助金属附着的媒介的角色,藉此间接地帮助第一导电层30固附于底壁P12、侧壁P11及导通孔壁121(步骤S111),然而若是在导通孔12不存在的情况下时,触媒层20及第一导电层30所能形成的部位,则可不包含上述的导通孔壁121,而优选地,所述的第一导电层30为一厚度为50纳米至5000纳米的选自铜、镍、铬、钴、镍合金、钴合金中的任一种金属,第一导电层30通过上述可作为辅助附着媒介的触媒层20以间接地固附于侧壁P11及底壁P12或者还固附于导通孔壁121,换言之,此法的方式是属于一种无电解电镀的方式,故第一导电层30也属于一种无电解电镀层。
值得注意的是,本发明所提供的方法中,在形成触媒层20及第一导电层30之前,抗镀光阻PR早已事先存在,而且还已事先依据前述的印刷线路配置图样而经过曝光、显影而形成预设容置部P,故电性线路的规划早已因为预设容置部P的形成而事先完成,而且将使电性线路在形成于基板10上的过程中,还具有选择性和效率,也还因为电性线路在事先早已因为预设容置部P而规划好,故不用事先对整片基板10进行触媒层20及第一导电层30的全面铺设,故除了能达到良好的选择性之外,还有助于节省材料成本。
承接上述步骤S111,请继续参阅图2F,剥除剩余抗镀光阻PR以暴露出剩余抗镀光阻PR底下的聚酰胺酸层PAA(步骤S113),再如图2F、图2G所示,其包含了步骤S115以及步骤S117,焙固所述剩余聚酰胺酸层PAA以使其在基板10的表面11上熟化,因此使位于预设容置部P周围的聚酰胺酸层PAA转变成聚酰亚胺层PI,从而形成一前驱基板10a(步骤S115),直接对前驱基板10a电镀一第二导电层40,而由于聚酰亚胺层PI本身无法被直接电镀,故可从而选择性地仅在前驱基板10a的预设容置部P中完成第二导电层40的电镀,并即可藉此依前述的印刷线路配置图样来形成一电性线路(E1,或E1’)(步骤S117),其中以电性线路E1为例,电性线路E1包含一触媒层20、一第一导电层30及一第二导电层40,侧壁P11上的触媒层20自侧壁P11而向预设容置部P依序地与第一导电层30、第二导电层40形成连续的侧向分层结构。优选地,上述焙固聚酰胺酸层PAA而使其成为聚酰亚胺层PI的作用条件为在摄氏290度以上,且在充满氮气的环境下还以红外线照射聚酰胺酸。
最后,请参阅图2H所示,对前驱基板10a的表面形成一电性绝缘层I(步骤S119),藉此覆盖该前驱基板10a表面上的电性线路E1及聚酰亚胺层PI。优选地,电性绝缘层I为选自由聚酰亚胺背胶膜、聚酰胺酸、乙烯对苯二甲酸酯、聚乙烯、液晶高分子、环氧树脂、聚硫化苯(polyphenylenesulfide)及光敏膜(photosensitive cover film)所构成的群组中的任一种。且进一步详细地说,上述前驱基板10a的表面还包含预设容置部P中的第一导电层30以及相对于预设容置部P或第一导电层30高度较高的新熟化的聚酰亚胺层PI的表面,而所电镀的第二导电层40为一金属层,优选地可为典型常用以作为导电材料的铜(Cu),但是不以此为限。
请参阅图2H所示,若以聚酰亚胺、钯及镍分别作为基板10、触媒层20及第一导电层30在材料选择上的代表以供示例说明,但不以此为限,请再参阅图1及图3A所示,在上述S109的步骤中,还包含有一导电化流程。其目的主要是增加以聚酰亚胺为成分的基板10的表面11对钯触媒的捕捉能力,再进而由钯触媒与镍的结合而间接地在基板10的表面11上形成所述第一导电层30,因此钯触媒在镍如何附着于基板10的议题上扮演着类似于一种中间媒介或地基的角色,换言之,第一导电层30的镍与触媒层的钯可以成为一钯镍合金。
请参阅图2F、图3A及图3B所示,为了增加预设容置部P的内壁面P1,如:内壁面P1的底壁P12、侧壁P11或导通孔壁121等对钯触媒的捕捉能力,上述的导电化流程可包含对内壁面P1或导通孔壁121进行如下步骤:脱脂步骤(步骤S201)、酸碱变性步骤(步骤S203)、粗糙化步骤(S205)、触媒化步骤(步骤S207)以及触媒活性化步骤(步骤S209)。在此以成份为聚酰亚胺(polyimide,PI)的内壁面P1的导电化作为示例说明,导通孔壁121的导电化处理则类推,尤其在对内壁面P1进行粗糙化步骤(步骤S205)时还包含了化学性的粗糙化或物理性粗糙化。所述化学性的粗糙化包含通过化学试剂对内壁面P1以侵蚀或分子开环的方式进行粗糙化;所述物理性粗糙化包含通过机械力的方式对内壁面P1进行粗糙化,均可促进内壁面P1对钯触媒的捕捉,而通过分子开环的方式,在微观来说,是对基板10的内壁面P1的材料的分子结构以开环的方式产生分子结构上的不平整,以促进钯触媒对内壁面P1的结合。故换言之,若以在聚酰亚胺分子结构上开环为例,微观上也存在着使内壁面P1粗糙化的意味和目的,藉此使基板10的内壁面P1产生可捕捉钯触媒离子的机制,使钯触媒离子容易附着于内壁面P1上,而形成触媒层20。
进一步而言,化学性分子开环的粗糙化,如图3A的基板导电化流程中所运用的化学机制说明示意图所示,其原理主要是利用碱性的试剂使聚酰亚胺层PI的二酰亚胺官能基(O=C-N-C=0)中的任一C-N单键断裂,以造成聚酰亚胺的开环,再加上钯触媒的使用,藉此以钯触媒为媒介,进而增加镍与聚酰亚胺之间的密着性,以完成此无电解电镀的动作,然而如图2E所示,内壁面P1还包含侧壁P11,其成分为未完全熟化的聚酰胺酸,又因为聚酰胺酸是属于聚酰亚胺尚未进行环化前的物质,故侧壁P11理当也可参予到导电化流程中,而且因为其不需要事先经过开环,故在使钯触媒能够结合于侧壁P11上的导电化效果理应更好。
请接着参阅图3B并配合图2E、2F所示,如以分子开环作为优选的粗糙化示例说明,在上述导电化流程中:
所述脱脂步骤,是使用45摄氏度至55摄氏度、pH值10至11的胺醇类试剂(H2NCH2CH2CH2OH,试剂代号ES-100),对基板10的表面11上的内壁面P1进行1至3分钟的清洗,用以除去油脂。
所述表面酸碱变性步骤,是使用35摄氏度至45摄氏度、pH值7.5至8.5的弱碱,如碳酸钠(试剂代号ES-FE),对基板10表面11上的内壁面P11进行1至3分钟的清洗,以恢复基板10表面乃至于内壁面P11的一般酸碱特性,并除去残留的ES-100。然而仍可视先前各步骤的反应条件,而接着通过省略此步骤以达到更好的效果。
所述表面粗糙化步骤为化学性,是使用45摄氏度至55摄氏度、pH值11至12的无机强碱,如氢氧化钾但不以此为限(试剂代号:ES-200),对内壁面P1进行碱性的变性,作用时间为1至3分钟,用以使聚酰亚胺的O=C-N-C=O的其中一个C-N单键断裂,继而导致聚酰亚胺的开环。
所述触媒化步骤包含:使用一触媒以吸附于内壁面P1,藉此形成触媒层20,更详细地说,此步骤是通过钯触媒离子与开环后的聚酰亚胺所产生的甲酰团基(O=C-O-)产生化学键结(使用ES-300试剂,含有硫酸钯的错化合物,H2SO4·Pd4,最终pH值为5.5至6.5,作用温度为45摄氏度至55摄氏度之间,作用时间为1至4分钟)。
触媒活性化的步骤包含通过一金属而吸附于触媒层20上,藉此,在基板10表面上形成所述的第一导电层30,更详细地说,此步骤使用到ES-400的试剂,ES-400的主成份为硼(pH值为6至8,作用温度为摄氏30至40度,作用时间为1至3分钟),以活化钯触媒离子,使其处于可接受金属(镍)的附着的状态。接着还使用ES-500试剂,ES-500的主成份为NiSO4·6H2O及NaH2PO2(pH值为8至9,作用温度为35至45摄氏度,作用时间为3至5分钟)。此时镍将因为以钯触媒作为中间连接媒介的关系而可轻易地与基板10的表面附着,且不易脱落。所形成的镍层(第一导电层30)厚度如上所述为50至200纳米(Nanometer,nm),经由上述ES-500成分的作用后,所析出的无电解电镀镍具有含磷率低(2~3%)的特点,故可使第一导电层30的应力较低,而且析出速度约为100nm/5min,析出速度较一般已知方式快,节省长时间生产所带来的时间、费用的成本负担。
附带一提的是,本发明的图式之中,无论触媒层20、第一导电层30或上表面111、下表面112及孔壁121等,其在绘图上虽有明确的分层,仅是为了方便示意,实际上在基板10的上表面111、下表面112及孔壁121等三者的表层之中,第一导电层30、触媒层20在结合于上述三者的表层之后的连接关系上,还可以包含有属于一种彼此交融的融合层(图略,未示出),这意味着依本发明的制造方法所制造出的软性印刷电路板,其表面11(如底壁P12)或侧壁P11等部位与触媒层20、第一导电层30各材料层之间可产生更为紧密的结合效果。
依据前述制造方法,请再参阅图2G、图2H所示,本发明还提供一种软性印刷电路板,包括:一基板10,基板10的表面11上形成有一由覆盖有一抗镀光阻PR的聚酰胺酸层PAA经曝光、显影以及焙固而凹设成形的聚酰亚胺层PI且界定出有至少一预设容置部P,换言之,上述预设容置部P在抗镀光阻PR及聚酰胺酸层PAA经曝光、显影,而使部分抗镀光阻PR及部分聚酰胺酸层PAA被同时移除后就已被剩余的抗镀光阻PR及剩余的聚酰胺酸层PAA所界定出,接续经过移除剩余抗镀光阻PR及对聚酰胺酸层焙固后所形成的上述的聚酰亚胺层PI实为一剩余聚酰亚胺层,故再进一步而言,预设容置部P可以说是由所述剩余聚酰亚胺层所界定。
预设容置部P具有一内壁面P1,内壁面P1之中包含一侧壁P11及一底部P12,预设容置部P用以容置一积层单元C1,积层单元C1至少包括:一触媒层20、一第一导电层30以及一第二导电层40。所述触媒层20优选地包含一钯触媒,而且至少位于预设容置部P的内壁面P1上。所述第一导电层30结合于触媒层20。所述第二导电层40形成于第一导电层30表面上,其中,在所述侧壁P11上的触媒层20自所述侧壁P11依序地与第一导电层30、第二导电层40形成连续的侧向分层结构,而且积层单元C1可构成一电性线路E1。故由此可知,在本发明积层单元C1的结构中,除了有自底壁P12由下而上延伸的触媒层20、第一导电层30及第二导电层40之外,侧壁P11上的触媒层20还进一步从所述侧壁P11依序地与第一导电层30、第二导电层40形成连续的侧向分层结构,故可了解到预设容置部P的积层单元C1两侧还包含有可用以帮助电镀的触媒层20及第一导电层30,故可对积层单元C1提供额外且优选的稳固效果,如此可使积层单元C1被更加完善地固设于预设容置部P之中,减少积层单元C1与聚酰亚胺层PI之间可能因为膨胀系数不同,而导致的在电路板内部产生无谓的间隙或是其他结构上崩解的潜在故障问题,另外电性线路E1’及其所包含的积层单元C1’则可依上述类推,不再赘述。
而优选地,所述的基板10的材质也可为聚酰亚胺(Polyimide,PI)、涤纶(Polyethylene Terephthalate Polyester,PET)、聚二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)、聚四氟乙烯(Polytetrafluorethylene,PTFE)、液晶高分子(Thermotropic Liquid Crystal Polymer,LCP)、环氧树脂(Epoxy)、芳纶(Aramid)等多种高分子聚合物。第一导电层30可为厚度为50纳米至180纳米的选自镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层。此外优选地,基板10的表面11包含一上表面111及一下表面112,从而所述的预设容置部P可位于上表面111及下表面112上,基板10还纵向地开设有一用以连通上表面111的预设容置部P与下表面112的预设容置部P的导通孔12,积层单元C1的触媒层20及第一导电层30还自底壁P12沿导通孔12的孔璧121铺设延伸,藉此第二导电层40进一步向导通孔12延伸,从而互相电性连接上表面111的积层单元C1与下表面112的积层单元C1。
值得注意的是,根据上述本发明的软性印刷电路的制造方法,可从图1的步骤S101为起始经由重复步骤S101至S119,而进一步制得一多层式的软性印刷电路板,且同样具有如前面实施例或图2H所述的软性印刷电路板100的结构特征,尤其是触媒层20自所述侧壁P11依序地与第一导电层30、第二导电层40形成连续的侧向分层结构的积层单元C1的电性线路E1的特征(如图2H),换言之,触媒层20的钯触媒可位于预设容置部P中电性线路E1的两侧,因而上述的软性印刷电路板100可如图4B、图4C所示,可依上述的重复步骤而进一步形成一多层式软性印刷电路板200,其方法步骤在此不再赘述。
请继续参阅图4A、图4B、图4C所示,由图2H的软性印刷电路板100出发而重复如图1及前述实施例的导电化流程的步骤,可制成一多层式软性印刷电路板200,其至少还包含一电性绝缘层I,电性绝缘层I的材质可比照基板10的材质,电性绝缘层I的一面覆盖基板10表面11上的电性线路E1及聚酰亚胺层PI,电性绝缘层I的另一面铺设有一第二聚酰亚胺层PI’,第二聚酰亚胺层PI’表面上的某些适当部位可凹陷而定义出至少一第二预设容置部P’,所述第二预设容置部P’同样可具有一第二内壁面P1’,第二内壁面P1’包含一第二侧壁P11’及一第二底壁P12’,所述第二预设容置部P’可用以容置一第二积层单元C2,且第二积层单元C2至少包括:一第二触媒层20’、一另一第一导电层30’及一另一第二导电层40’。第二触媒层20’至少位于所述第二预设容置部P’的内壁面P1’上。第一导电层30’结合于第二触媒层20’,而第二导电层40’则形成于所述第一导电层30’的表面上,其中,所述第二侧壁P11’上的第二触媒层20’自第二侧壁P11’依序地与所述第一导电层30’、所述第二导电层40’形成连续的侧向分层结构,且第二积层单元C2构成另一电性线路E2。
因此就多层式的软性印刷电路板的示例而言,如图4C所示,其多层式的软性印刷电路板200为一本身已具有分布于上表面111及下表面112的两层电性线路(如电性线路E1)的软性印刷电路板,另外再加上位于电性线路E1上方所额外再形成的电性线路E2,以图4C而言,电性线路E1与电性线路E2之间间隔着电性绝缘层I,但是若有需要电性线路E1与电性线路E2之间仍然可通过一贯穿电性绝缘层I的导通孔(未示出)而使两者相互电性连接。而若再加上基板10下方的电性线路(标号略),则图4C所表示的为一具有4层式电性线路(2+1+1)的多层式的软性印刷电路板200的实例;图4D则为一具有10层式电性线路(2+4+4)的多层式的软性印刷电路板300的实例,其最外层包覆有电性绝缘层I’’。
另外综合以上的技术内容,请参阅图2F及图2G所示,本发明还提供一种前驱基板10a,包括:一基板10,且基板10的表面上可形成有一聚酰亚胺层PI,而且聚酰亚胺层PI凹陷且界定出有至少一预设容置部P,所述预设容置部P具有一内壁面P1,且内壁面P1包含一侧壁P11及一底壁P12,所述预设容置部P用以容置一积层单元(如C1或C1’),如以积层单元C1为例,积层单元C1至少包括有:一触媒层20及一第一导电层30,触媒层20可至少位于预设容置部P的内壁面P1,故包含所述触媒层20可位于预设容置部P的侧壁P11。所述第一导电层30结合于触媒层20。
优选地,基板10的材质为选自由聚酰亚胺、涤纶、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、环氧树脂及芳纶所组成的群组中的至少一种所制成者。而所述触媒层20包含有一钯触媒。所述第一导电层30可为厚度为50纳米至5000纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层。
故承上,在关于前驱基板10a的本实施例中,第二导电层40有时可以是非必要的,但是可由第一导电层30来取代第二导电层40,换言之,第一导电层30可视情况而大幅增厚,以覆盖前驱基板10a的聚酰亚胺PI的表面,当然也包括可依需求而分布在所述被凹陷而界定出的预设容置部P,或甚至填满预设容置部P,如此,本前驱基板10a将可方便下游的技术人员进行后续的加工制造。
此外,同理,可再同时参考图2A、图2E所示,本实施例的前驱基板10a当然也可如前面实施例所述般,包含纵向开设有一连通上表面111的预设容置部P与下表面112的预设容置部(标号略)导通孔12,第一导电层30也可延伸至导通孔12或甚至填满于导通孔12等其他相关技术内容,可参考如前所述的技术内容,在此不再加以赘述。
综上所述,本发明通过上述的制造方法发展出可以有效避免材料浪费的工艺,而且还对软性印刷电路板中的电性线路的镀覆额外在两侧提供了触媒层(如:钯)、第一导电层(如:镍)的助镀巩固,有助于良率、传输质量及产品寿命的提升。除此之外,本发明的全新而不同以往的工艺,除了厚度更薄之外,也能达到材料来源自主的优势而降低成本。以上所述仅为本发明的优选可行实施例,凡依本发明权利要求范围所做的均等变化与修饰,均应属本发明的涵盖范围。

Claims (20)

1.一种软性印刷电路板的制造方法,其特征在于,所述方法包括:
提供一基板,所述基板的表面包含一上表面及一下表面;
在所述基板的表面上形成一聚酰胺酸层,并对所述聚酰胺酸层进行一第一预焙固程序,以使所述聚酰胺酸层半熟化;
在所述聚酰胺酸层上铺设一层抗镀光阻,并对所述抗镀光阻与所述聚酰胺酸层进行一第二预焙固程序;
依据一印刷线路配置图样对所述抗镀光阻进行曝光及显影,从而同时且局部地移除所述抗镀光阻及所述抗镀光阻的下方的所述聚酰胺酸层,并从而局部地暴露出所述基板的表面且留下一剩余抗镀光阻及所述剩余抗镀光阻的下方的一剩余聚酰胺酸层,以共同界定出一预设容置部,所述预设容置部包含有一内壁面,所述内壁面还至少包含有一侧壁及一底壁;
通过一触媒以对所述侧壁及所述底壁形成一触媒层;
形成一用以与所述触媒层结合的第一导电层,藉此将所述第一导电层固附于所述底壁及所述侧壁;
剥除所述剩余抗镀光阻以暴露出所述剩余抗镀光阻的底下的所述剩余聚酰胺酸层;
焙固所述剩余聚酰胺酸层以转化成聚酰亚胺,从而形成一前驱基板;
对所述前驱基板的表面电镀一第二导电层,从而选择性地在所述前驱基板的预设容置部中与所述第一导电层及所述触媒层形成一电性线路;以及
对所述前驱基板的表面形成一电性绝缘层,以覆盖所述前驱基板的表面上的所述电性线路及所述聚酰亚胺。
2.根据权利要求1所述的软性印刷电路板的制造方法,其特征在于,在通过一触媒以对所述侧壁及所述底壁形成所述触媒层的步骤之中,还包含一导电化流程,所述导电化流程至少包含对所述底壁及所述侧壁进行表面粗糙化以及触媒活性化的步骤。
3.根据权利要求2所述的软性印刷电路板的制造方法,其特征在于,在所述对所述底壁及所述侧壁进行表面粗糙化的步骤为化学性的粗糙化,所述化学性的粗糙化包含通过化学试剂对所述底壁及所述侧壁以侵蚀或分子开环的方式进行粗糙化。
4.根据权利要求2所述的软性印刷电路板的制造方法,其特征在于,所述对所述底壁及所述侧壁进行表面粗糙化的步骤为物理性的粗糙化,所述物理性的粗糙化包含通过机械力的方式对所述底壁及所述侧壁进行粗糙化。
5.根据权利要求3所述的软性印刷电路板的制造方法,其特征在于,在通过一触媒以对所述侧壁及所述底壁形成一触媒层的步骤之前,还包含对所述底壁穿设一连通所述上表面及所述下表面的导通孔,所述导通孔用以连通所述上表面的预设容置部及所述下表面的预设容置部,其中所述导通孔具有一导通孔壁,藉此所述上表面的预设容置部的电性线路能够形成于所述导通孔壁上且电性连接于所述下表面的预设容置部的电性线路。
6.根据权利要求1至5中任一项所述的软性印刷电路板的制造方法,其特征在于,所述基板的材质为选自由聚酰亚胺、涤纶、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、环氧树脂及芳纶所组成的群组中的至少一者所制成。
7.根据权利要求6所述的软性印刷电路板的制造方法,其特征在于,所述触媒为一钯触媒。
8.根据权利要求1至5中任一项所述的软性印刷电路板的制造方法,其特征在于,所述触媒为一钯触媒。
9.根据权利要求1所述的软性印刷电路板的制造方法,其特征在于,所述曝光及所述显影的步骤还包含使用一显影液,所述显影液包含有氢氧化四甲基铵及碳酸钠的其中之一。
10.一种软性印刷电路板,其特征在于,所述软性印刷电路板包括:
一基板,所述基板的表面上形成有一第一聚酰亚胺层,所述第一聚酰亚胺层凹陷且界定出有至少一预设容置部,所述预设容置部具有一内壁面,所述内壁面包含一侧壁及一底壁,所述预设容置部用以容置一积层单元,所述积层单元至少包括:
一第一触媒层,所述第一触媒层至少位于所述预设容置部的所述内壁面上;
一第一导电层,所述第一导电层结合于所述第一触媒层;以及
一第二导电层,所述第二导电层形成于所述第一导电层的表面上,
其中,所述侧壁上的所述第一触媒层自所述侧壁依序地与所述第一导电层、所述第二导电层形成连续的侧向分层结构,所述积层单元形成一电性线路。
11.根据权利要求10所述的软性印刷电路板,其特征在于,所述基板的材质为选自由聚酰亚胺、涤纶、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、环氧树脂及芳纶所组成的群组中的至少一者所制成。
12.根据权利要求10所述的软性印刷电路板,其特征在于,所述第一导电层为厚度为50纳米至5000纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层。
13.根据权利要求10所述的软性印刷电路板,其特征在于,所述基板的表面包含一上表面及一下表面,从而所述预设容置部位于所述上表面及所述下表面,所述基板还包含纵向开设有一连通所述上表面的预设容置部及所述下表面的预设容置部的导通孔,所述导通孔具有一导通孔壁,所述积层单元的所述第一触媒层及所述第一导电层还自所述底壁而沿所述导通孔壁铺设延伸,藉此所述第二导电层进一步向所述导通孔延伸,从而互相电性连接于所述上表面的积层单元及所述下表面的积层单元。
14.根据权利要求10所述的软性印刷电路板,其特征在于,所述软性印刷电路板为一多层式软性印刷电路板,所述多层式软性印刷电路板至少还包含一电性绝缘层,所述电性绝缘层的一面覆盖所述基板的预设容置部中的电性线路及所述第一聚酰亚胺层,所述电性绝缘层的另一面铺设有一第二聚酰亚胺层,所述第二聚酰亚胺层凹陷而定义出至少一第二预设容置部,所述第二预设容置部具有一第二内壁面,所述第二内壁面包含一第二侧壁及一第二底壁,所述第二预设容置部用以容置一第二积层单元,所述第二积层单元至少包括:
一第二触媒层,所述第二触媒层至少位于所述第二预设容置部的所述第二内壁面上;
一另一第一导电层,所述另一第一导电层结合于所述第二触媒层;以及
一另一第二导电层,所述另一第二导电层形成于所述另一第一导电层的表面上,其中,所述第二侧壁上的所述第二触媒层自所述第二侧壁依序地与所述另一第一导电层、所述另一第二导电层形成连续的侧向分层结构,所述第二积层单元构成另一电性线路。
15.根据权利要求10所述的软性印刷电路板,其特征在于,所述聚酰亚胺层为一剩余聚酰亚胺层,所述剩余聚酰亚胺层由覆盖有一抗镀光阻的聚酰胺酸层经曝光、显影及焙固而形成,所述预设容置部由所述剩余聚酰亚胺层所界定。
16.根据权利要求10至15中任一项所述的软性印刷电路板,其特征在于,所述触媒层包含一钯触媒。
17.一种前驱基板,其特征在于,所述前驱基板包括:
一基板,所述基板的表面上形成有一聚酰亚胺层,所述聚酰亚胺层凹陷且界定出有至少一预设容置部,所述预设容置部具有一内壁面,所述内壁面包含一侧壁及一底壁,所述预设容置部用以容置一积层单元,所述积层单元至少包括:
一触媒层,所述触媒层至少位于所述预设容置部的所述内壁面上;以及
一第一导电层,所述第一导电层结合于所述触媒层。
18.根据权利要求17所述的前驱基板,其特征在于,所述基板的材质为选自由聚酰亚胺、涤纶、聚二甲酸乙二醇酯、聚四氟乙烯、液晶高分子、环氧树脂及芳纶所组成的群组中的至少一种所制成。
19.根据权利要求17所述的前驱基板,其特征在于,所述触媒层包含一钯触媒。
20.根据权利要求17所述的前驱基板,其特征在于,所述第一导电层为厚度为50纳米至5000纳米的选自铜、镍、铬、钴、镍合金、钴合金中任一种的无电解电镀层。
CN201310163253.6A 2013-02-08 2013-05-06 前驱基板、软性印刷电路板及其制造方法 Active CN103987189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102105372A TWI462672B (zh) 2013-02-08 2013-02-08 前驅基板、軟性印刷電路板及其製造方法
TW102105372 2013-02-08

Publications (2)

Publication Number Publication Date
CN103987189A true CN103987189A (zh) 2014-08-13
CN103987189B CN103987189B (zh) 2017-09-05

Family

ID=51278976

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310076762.5A Active CN103987201B (zh) 2013-02-08 2013-03-11 前驱基板、软性印刷电路板及其制造方法
CN201310163253.6A Active CN103987189B (zh) 2013-02-08 2013-05-06 前驱基板、软性印刷电路板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310076762.5A Active CN103987201B (zh) 2013-02-08 2013-03-11 前驱基板、软性印刷电路板及其制造方法

Country Status (5)

Country Link
US (2) US20140224528A1 (zh)
JP (2) JP5903080B2 (zh)
KR (2) KR101475423B1 (zh)
CN (2) CN103987201B (zh)
TW (1) TWI462672B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105899003A (zh) * 2015-11-06 2016-08-24 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
CN106817850A (zh) * 2017-03-06 2017-06-09 深圳市三德冠精密电路科技有限公司 Fpc覆盖膜的制作方法
CN107592739A (zh) * 2017-09-11 2018-01-16 广东欧珀移动通信有限公司 一种柔性电路板及其制作方法、电子设备
US10636734B2 (en) 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
TWI679427B (zh) * 2018-10-01 2019-12-11 巨擘科技股份有限公司 探針卡裝置
WO2020242125A1 (ko) * 2019-05-24 2020-12-03 주식회사 아모그린텍 연성인쇄회로기판의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235545A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd プリント基板の製造方法
US5507903A (en) * 1991-03-12 1996-04-16 Sumitomo Bakelite Company Limited Process for producing two-layered tape for tab
US6004619A (en) * 1996-11-07 1999-12-21 Hewlett-Packard Company Process for manufacturing printed circuit boards
US20050238812A1 (en) * 2002-06-04 2005-10-27 Bhangale Sunil M Method for electroless metalisation of polymer substrate
CN101911851A (zh) * 2008-03-03 2010-12-08 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892635A (en) * 1971-10-28 1975-07-01 Enthone Pre-conditioner and process
JPS53100468A (en) 1977-02-14 1978-09-01 Tokyo Shibaura Electric Co Method of producing circuit board
JPS58190091A (ja) * 1982-04-30 1983-11-05 宇部興産株式会社 フレキシブル配線基板の製造方法
US4456712A (en) * 1982-06-14 1984-06-26 International Business Machines Corporation Bismaleimide triazine composition
JPS6247187A (ja) 1985-08-26 1987-02-28 日立コンデンサ株式会社 プリント配線板の製造方法
US5281690A (en) * 1989-03-30 1994-01-25 Brewer Science, Inc. Base-soluble polyimide release layers for use in microlithographic processing
US5133840A (en) * 1990-05-15 1992-07-28 International Business Machines Corporation Surface midification of a polyimide
DE69734947T2 (de) * 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
JP2000124583A (ja) * 1998-10-19 2000-04-28 Nec Kansai Ltd 配線基板の製造方法および配線基板構体
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2001217552A (ja) * 2000-01-31 2001-08-10 Sumitomo Metal Electronics Devices Inc プリント基板に用いる絶縁性樹脂層及びその製造方法
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP4562110B2 (ja) * 2001-02-16 2010-10-13 大日本印刷株式会社 ウエットエッチングが適用される用途に限定される積層体、それを用いた電子回路部品、及びその製造方法
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP4418916B2 (ja) * 2004-06-09 2010-02-24 奥野製薬工業株式会社 エッチング処理用組成物
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
JP2006247849A (ja) 2005-03-08 2006-09-21 Jsr Corp 積層体、その製造方法およびそれを用いたフレキシブルプリント基板
JP2007088288A (ja) 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2007165634A (ja) * 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法
US20080118730A1 (en) * 2006-11-22 2008-05-22 Ta-Hua Yu Biaxially oriented film, laminates made therefrom, and method
JP2008277717A (ja) * 2007-03-30 2008-11-13 Fujifilm Corp 金属層付き樹脂フイルム、その製造方法及びそれを用いたフレキシブルプリント基板の製造方法
JP5691129B2 (ja) * 2008-03-31 2015-04-01 宇部興産株式会社 ポリイミドフィルム、その製造方法、ポリイミド金属積層体および回路基板
JP5151694B2 (ja) * 2008-05-29 2013-02-27 宇部興産株式会社 ポリイミド配線基板
US8440292B2 (en) * 2009-05-13 2013-05-14 E I Du Pont De Nemours And Company Multi-layer article for flexible printed circuits
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5870550B2 (ja) * 2010-08-25 2016-03-01 宇部興産株式会社 フレキシブルプリント基板の製法
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
DE102011000138A1 (de) * 2011-01-14 2012-07-19 Lpkf Laser & Electronics Ag Verfahren zur selektiven Metallisierung eines Substrats sowie ein nach diesem Verfahren hergestellter Schaltungsträger
US9049778B2 (en) * 2011-03-18 2015-06-02 Lg Chem, Ltd. Polyamic acid, photosensitive resin composition, dry film and circuit board
US9338896B2 (en) * 2012-07-25 2016-05-10 Enthone, Inc. Adhesion promotion in printed circuit boards

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5507903A (en) * 1991-03-12 1996-04-16 Sumitomo Bakelite Company Limited Process for producing two-layered tape for tab
JPH05235545A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd プリント基板の製造方法
US6004619A (en) * 1996-11-07 1999-12-21 Hewlett-Packard Company Process for manufacturing printed circuit boards
US20050238812A1 (en) * 2002-06-04 2005-10-27 Bhangale Sunil M Method for electroless metalisation of polymer substrate
CN101911851A (zh) * 2008-03-03 2010-12-08 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105899003A (zh) * 2015-11-06 2016-08-24 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US10321581B2 (en) 2015-11-06 2019-06-11 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US10757821B2 (en) 2015-11-06 2020-08-25 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor
US10757820B2 (en) 2015-11-06 2020-08-25 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor
US11032915B2 (en) 2015-11-06 2021-06-08 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor
US11266027B2 (en) 2015-11-06 2022-03-01 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor
US11917768B2 (en) 2015-11-06 2024-02-27 Richview Electronics Co., Ltd. Single-layer circuit board, multi-layer circuit board, and manufacturing methods therefor

Also Published As

Publication number Publication date
CN103987201A (zh) 2014-08-13
TW201433230A (zh) 2014-08-16
JP5778232B2 (ja) 2015-09-16
KR101475423B1 (ko) 2014-12-22
CN103987201B (zh) 2017-04-26
JP2014154876A (ja) 2014-08-25
JP5903080B2 (ja) 2016-04-13
KR101522023B1 (ko) 2015-05-20
CN103987189B (zh) 2017-09-05
KR20140101271A (ko) 2014-08-19
TWI462672B (zh) 2014-11-21
US20140224528A1 (en) 2014-08-14
US20140224527A1 (en) 2014-08-14
US9326374B2 (en) 2016-04-26
JP2014152397A (ja) 2014-08-25
KR20140101263A (ko) 2014-08-19

Similar Documents

Publication Publication Date Title
CN103987189A (zh) 前驱基板、软性印刷电路板及其制造方法
CN101896036B (zh) 多层基板及其制造方法
CN100553414C (zh) 多层式高密度互连印刷线路板的制作方法
CN101146407A (zh) 印刷电路板载板电路图形转移成型工艺
CN103987185B (zh) 多层式的软性印刷电路板及其制造方法
JP2007165816A (ja) プリント配線基板、その製造方法およびその使用方法
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
CN101123852A (zh) 电路基板及其制造方法
CN104918414A (zh) 一种导电线路的模板电镀剥离工艺
TW200939927A (en) Wiring substrate and its manufacturing process
CN102555333B (zh) 复合金属箔、其制造方法以及印刷布线板
CN101442885B (zh) 电路板导孔的制作方法
JP6129786B2 (ja) 前駆基板の製造方法、フレキシブルプリント配線基板の製造方法及び前駆基板
CN100363175C (zh) 粘接层形成液、使用该液的铜和树脂的粘接层的制造方法及其层压体
CN102469701B (zh) 互连结构的制作方法
JP2006140216A (ja) 両面回路基板およびその製造方法
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
CN102695371B (zh) 线路板的内埋式线路结构的制造方法
TWI475934B (zh) 軟性印刷電路板及其製造方法
CN115243460A (zh) 印制电路板及其线路制作方法
CN118019207A (zh) 一种精密线路板及其制造方法
JP2013089779A (ja) 配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant