CN105899003A

CN105899003A - 单层电路板、多层电路板以及它们的制造方法

Info

Publication number: CN105899003A
Application number: CN201510747884.1A
Authority: CN
Inventors: 白四平; 吴香兰; 王志建; 杨志刚; 程文则; 张金强
Original assignee: Wuhan Optical Valley Chuan Yuan Electronics Co Ltd
Current assignee: Wuhan Xinchuangyuan Semiconductor Co ltd
Priority date: 2015-11-06
Filing date: 2015-11-06
Publication date: 2016-08-24
Anticipated expiration: 2035-11-06
Also published as: US20180324958A1; EP3373713A1; JP6734385B2; US11032915B2; US11266027B2; WO2017075908A1; US20220151081A1; JP2020145465A; US20190239363A1; CN105899003B; US10757821B2; JP7443159B2; EP3373713B1; US11917768B2; JP2018533226A; US20200344895A1; US20190306991A1; US20200329567A1; US10321581B2; US10757820B2

Abstract

本发明涉及单层电路板、多层电路板以及它们的制造方法。一种制造单层电路板的方法包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面上形成带有电路负像的光阻层(S2)；在基材的表面和孔的孔壁形成导电籽晶层(S3)；以及去除光阻层，以在基材的表面上形成电路图案(S4)，其中，步骤S3包括通过离子注入将导电材料注入到基材的表面下方和孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。

Description

单层电路板、多层电路板以及它们的制造方法

技术领域

本发明涉及单层电路板、多层电路板以及它们的制造方法。尤其是，本发明涉及以带有孔的绝缘材料作为基材并在孔壁形成有导体层且在基材表面上形成有电路图案的单层电路板、由多块单层电路板层压而成并通过金属化过孔来导通各个单层电路板的多层电路板、以及它们的制造方法。

背景技术

在电路板行业中，广泛地使用金属化过孔来导通电路板的表面和背面的电路图案或电子元器件等，或者将双层或多层电路板中的各层电路板之间的导体层相互电连接，以便于进行多层电路图案的设计。

在现有技术中，制造带有金属化过孔的单层电路板的方法主要包括以下步骤：通过压延法或电解法制造铜箔；通过高温层压法将铜箔粘合在基材上，形成覆铜板；对覆铜板钻孔并去除脏污；通过化学沉铜(PTH)或黑孔、黑影等工艺在孔壁形成导电籽晶层；通过电镀在孔壁形成金属导体层，制得带有金属化孔的覆铜板；在覆铜板上方覆盖光阻膜，用光刻机曝光显影，然后进行蚀刻以去除覆铜板上电路区域外的铜层，从而制得带有电路图案的电路板。

此外，带有金属化过孔的多层电路板的制造方法主要有压合法，包括以下步骤：制造单层电路板；按照铜箔、PP(半固化片)、单层电路板、PP、单层电路板、……、PP、铜箔的顺序进行配板并层压；对层压后的多层板钻通孔以及对表层铜箔钻盲孔，并进行孔金属化；对最上层和最下层的铜箔施以图形电镀或全板电镀，制得电路图案。其中，孔金属化也通常是通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电籽晶层且然后通过电镀等形成导体加厚层而实现的。

在通过上述方法形成带有金属化孔的单层或多层电路板的过程中，如果想要在基材上钻出孔径小于100μm的孔，则当前只能采用激光钻孔技术。此时，需要事先对要钻孔部位的铜箔进行减薄，之后用激光进行钻孔，再在钻孔后进行沉铜和电镀。可是，在蚀刻减薄过程中，蚀刻位置一旦产生偏差，则导致基材上的钻孔位置也产生偏差。而且，在对微小孔进行金属化时，电镀铜层与孔壁之间的结合力差，铜层容易从孔壁脱离。此外，采用现有技术在覆铜板上制造出的微孔的最小孔径为20-50μm，当孔径小于20μm时，会产生孔的厚径比过高而在沉铜和电镀时出现孔壁铜层不均匀等问题。在微孔区域内，电流密度分布不均匀会导致铜在微孔表面的沉积速率大于孔壁和底部的沉积速率。因此，容易在沉积过程中形成孔洞或裂缝，还会导致孔表面的铜厚大于孔壁的铜厚。

另外，上述生产电路板的方法需要事先生产成品覆铜板，之后对成品覆铜板进行钻孔和孔金属化，然后再通过贴膜、曝光显影、蚀刻等流程来制作电路图案，因而工艺流程冗长、生产成本较高。而且，由于在整个工艺流程中多次蚀刻金属，因而会产生大量含有金属离子的污水，对环境产生重大的危害。

发明内容

本发明是鉴于上述问题作出的，其目的在于，提供带有金属化孔的单层电路板、多层电路板以及它们的制造方法，以简化电路板的制造流程，并且提高其中金属化孔的导电性能。

本发明的第一技术方案为一种制造单层电路板的方法，包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面上形成带有电路负像的光阻层(S2)；在基材的表面和孔的孔壁形成导电籽晶层(S3)；以及去除光阻层，以在基材的表面上形成电路图案(S4)，其中，步骤S3包括通过离子注入将导电材料注入到基材的表面下方和孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。

依照该方法，可以通过简单的工艺流程在基材上形成金属化的孔并在该基材的表面上形成电路图案。形成电路图案时，由于在形成导电籽晶层之前事先在基材表面覆上光阻膜并进一步形成了带电路负像的光阻层，之后使用剥离液来溶解该光阻层而使非电路区域的导电籽晶层和/或导体加厚层随光阻层一起脱落，所以无需将现有技术那样必须通过蚀刻来得到电路图案，或者至少可以减少蚀刻液的使用，从而减少或消除含有金属离子的蚀刻废水对环境的危害

本发明的第二技术方案为，在第一方案中，步骤S3还包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，等离子体沉积层与离子注入层组成导电籽晶层。

本发明的第三技术方案为，在第一方案中，在步骤S3之后、步骤S4之前，方法还包括：在导电籽晶层上形成导体加厚层。

本发明的第四技术方案为，在第一方案中，去除光阻层包括使用剥离液来溶解光阻层。

本发明的第五技术方案为一种制造单层电路板的方法，包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面和孔的孔壁形成导电籽晶层(S2)；以及在基材的表面上形成电路图案(S3)，其中，步骤S2包括通过离子注入将导电材料注入到基材的表面下方和孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。

本发明的第六技术方案为，在第五方案中，步骤S2还包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，等离子体沉积层与离子注入层组成导电籽晶层。

本发明的第七技术方案为，在第五方案中，步骤S3包括：先在导电籽晶层上形成导体加厚层，然后在位于基材的表面上方的导体加厚层上进行图形电镀或全板电镀，从而得到电路图案。

本发明的第八技术方案为，在第五方案中，步骤S3包括：直接在形成于基材的表面的导电籽晶层上进行图形电镀或全板电镀，从而得到电路图案。

本发明的第九技术方案为，在第一至第八方案的任何一种中，基材为刚性板材或挠性板材，刚性板材包括有机高分子刚性板、陶瓷板、玻璃板中的一种或多种，其中有机高分子刚性板包括LCP、PTFE、CTFE、FEP、PPE、合成橡胶板、玻纤布/陶瓷填料增强板中的一种或多种，挠性板材为有机高分子薄膜，其包括PI、PTO、PC、PSU、PES、PPS、PS、PE、PP、PEI、PTFE、PEEK、PA、PET、PEN、LCP或PPA中的一种或多种。

本发明的第十技术方案为，在第一或第五方案中，在离子注入期间，导电材料的离子获得1-1000keV的能量，被注入到基材的表面下方和孔的孔壁下方1-500nm的深度，并与基材形成稳定的掺杂结构。

本发明的第十一技术方案为，在第二或第六方案中，在等离子体沉积期间，导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的等离子体沉积层。

本发明的第十二技术方案为，在第一至第八方案的任何一种中，构成导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

本发明的第十三技术方案为，在第三或第七方案中，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的导体加厚层。

依照本发明的制造单层电路板的方法，基材表面的金属化与孔的金属化能够同时进行。因此，可以在基材上通过一次成型而直接制得带有金属化过孔的单层电路板，无需像现有技术那样需要事先对基材覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能在基材上钻孔，并且需要进一步通过化学沉铜或黑孔、黑影等工艺而在孔壁形成导电层以得到金属化过孔。与现有技术相比，本方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。此外，通过调整各种工艺参数，这些方法很容易制得厚度极薄的电路图案层，所得的单层电路板能够有利地应用于以HDI(高密度互连基板)和COF(柔性芯片)技术为基础的中高档精密电子产品中。另外，在离子注入期间，导电材料的离子以很高的速度强行地注入到基材的内部，与基材之间形成稳定的掺杂结构，相当于在基材表面和孔壁下方形成了数量众多的基桩。由于基桩的存在，且后续制得的导电层(等离子体沉积层或导体加厚层)与基桩相连，因此，最终制得的基板的导电层与基材之间的结合力较高，远高于现有技术中的磁控溅射制得的金属层与导体之间的结合力。而且，用于离子注入的导电材料离子的尺寸通常为纳米级别，在离子注入期间分布比较均匀，而且到基材表面和孔壁的入射角差别不大。因此，能够确保后续在离子注入层上方形成的导体加厚层或等离子体沉积层具有良好的均匀度和致密性，不容易出现针孔现象。在微孔金属化时，容易在孔壁上形成表面均匀致密的导电籽晶层，且孔壁的导体层厚度与基材表面的导体层厚度的比例可达到1:1，因此在电镀等时不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，能有效地提高金属化孔的导电性。

本发明的第十四技术方案为一种单层电路板，其包括基材和形成于基材的部分表面上的电路图案层，基材开设有孔，其包括盲孔和/或通孔，孔的孔壁形成有导电籽晶层，电路图案层包括在基材的部分表面形成的导电籽晶层，其中，导电籽晶层包括注入到基材的部分表面下方和孔的孔壁下方的离子注入层。

这样的单层电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力，因而孔壁的导电层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的单层电路板。

本发明的第十五技术方案为，在第十四方案中，离子注入层位于基材的部分表面下方和孔的孔壁下方1-500nm的深度，并与基材形成稳定的掺杂结构。

本发明的第十六技术方案为，在第十四方案中，导电籽晶层还包括附着于离子注入层上方的等离子体沉积层，等离子体沉积层具有1-10000nm的厚度。

本发明的第十七技术方案为，在第十四方案中，导电籽晶层由导电材料构成，该导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

本发明的第十八技术方案为，在第十四方案中，电路图案层还包括位于导电籽晶层上方的导体加厚层，导体加厚层具有0.01-1000μm的厚度，并由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种组成。

本发明的第十九技术方案为一种制造多层电路板的方法，包括：按照金属箔、中间贴合层、单层电路板、中间贴合层、单层电路板、……、中间贴合层、金属箔的顺序进行配板并层压(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在孔的孔壁形成导电籽晶层(S3)；以及去除金属箔的一部分，以形成电路图案(S4)，其中，步骤S3包括通过离子注入将导电材料注入到孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。

在离子注入期间，导电材料的离子以很高的速度强行地注入到孔壁下方，与基材之间形成稳定的掺杂结构，相当于在孔壁下方形成了数量众多的基桩。由于基桩的存在，且后续制得的导电层(等离子体沉积层或导体加厚层)与基桩相连，因此，最终制得的基板的导电层与基材之间的结合力较高，远高于现有技术中的磁控溅射制得的金属层与导体之间的结合力。而且，用于离子注入的导电材料离子的尺寸通常为纳米级别，在离子注入期间分布比较均匀，而且到孔壁的入射角差别不大。因此，能够确保后续在离子注入层上方形成的导体加厚层或等离子体沉积层具有良好的均匀度和致密性，不容易出现针孔现象。在微孔金属化时，容易在孔壁上形成表面均匀致密的导电籽晶层，能够有效地提高金属化孔的导电性。

本发明的第二十技术方案为一种制造多层电路板的方法，包括：按照表面贴合层、单层电路板、中间贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层的顺序进行配板并层压(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；以及在表面贴合层的外表面上形成电路图案(S4)，其中，步骤S3包括通过离子注入将导电材料注入到表面贴合层的外表面下方和孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。

依照该方法，表面贴合层的外表面的金属化与孔的金属化能够同时进行。因此，可以通过一次成型而直接制得带有金属化过孔和表面电路图案的多层电路板，无需像现有技术那样需要事先覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能钻孔，并且需要通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电层以得到金属化过孔。与现有技术相比，该方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。另外，通过调整各种工艺参数，该方法很容易制得厚度极薄的表面电路图案层，所得的多层电路板能够有利地应用于以HDI(高密度互连基板)和COF(柔性芯片)技术为基础的中高档精密电子产品中。

本发明的第二十一技术方案为，在第十九或第二十方案中，在离子注入期间，导电材料的离子获得1-1000keV的能量，被注入到孔的孔壁下方和/或表面贴合层的外表面下方1-500nm的深度，并与基材形成稳定的掺杂结构。

本发明的第二十二技术方案为，在第十九或第二十方案中，步骤S3还包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，等离子体沉积层与离子注入层组成导电籽晶层。

本发明的第二十三技术方案为，在第二十二方案中，在等离子体沉积期间，导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的等离子体沉积层。

本发明的第二十四技术方案为，在第十九或第二十方案中，构成导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

本发明的第二十五技术方案为，在第十九方案中，步骤S3还包括：在形成于孔壁的导电籽晶层上形成导体加厚层。

本发明的第二十六技术方案为，在第十九或第二十方案中，步骤S4包括：先在导电籽晶层上形成导体加厚层，然后在位于表面贴合层的外表面上方的导体加厚层上进行图形电镀或全板电镀，从而得到电路图案。

本发明的第二十七技术方案为，在第二十五或第二十六方案中，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的导体加厚层。

本发明的第二十八技术方案为，在第二十方案中，步骤S4包括：直接在形成于表面贴合层的外表面的导电籽晶层上进行图形电镀或全板电镀，从而得到电路图案。

本发明的第二十九技术方案为，在第十九或第二十方案中，至少一个中间贴合层开设有孔，在该孔的孔壁形成有导电层。

本发明的第三十技术方案为，在第十九或第二十方案中，至少一个单层电路板开设有孔，在该孔的孔壁形成有导电层。

本发明的第三十一技术方案为，在第十九或第二十方案中，中间贴合层和/或表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。

本发明的第三十二技术方案为一种多层电路板，其依次由金属箔、中间贴合层、单层电路板、中间贴合层、单层电路板、……、中间贴合层、金属箔组成，多层电路板开设有孔，在孔的孔壁形成有导电籽晶层，并且金属箔的部分区域被去除以形成电路图案层，其中导电籽晶层包括注入到孔的孔壁下方的离子注入层。

本发明的第三十三技术方案一种多层电路板，其依次由表面贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层组成，多层电路板开设有孔，在孔的孔壁形成有导电籽晶层，并且在表面贴合层的部分外表面上形成具有导电籽晶层的电路图案层，其中导电籽晶层包括注入到孔的孔壁下方和表面贴合层的部分外表面下方的离子注入层。

这样的多层电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力，因而孔壁的导电层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的多层电路板。

本发明的第三十四技术方案为，在第三十二或第三十三方案中，离子注入层位于孔的孔壁下方和/或表面贴合层的部分外表面下方1-500nm的深度，并与基材形成稳定的掺杂结构。

本发明的第三十五技术方案为，在第三十二或第三十三方案中，导电籽晶层还包括附着于离子注入层上方的等离子体沉积层，该等离子体沉积层具有1-10000nm的厚度。

本发明的第三十六技术方案为，在第三十二或第三十三方案中，导电籽晶层由导电材料构成，该导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

本发明的第三十七技术方案为，在第三十二或第三十三方案中，在导电籽晶层上方，形成有厚度为0.01-1000μm的导体加厚层。

本发明的第三十八技术方案为，在第三十二或第三十三方案中，孔为贯穿多层电路板的通孔、形成于多层电路板的表面上的盲孔、或者形成于单层电路板或中间贴合层中的盲孔。

本发明的第三十九技术方案为，在第三十二或第三十三方案中，中间贴合层和/或表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。

附图说明

在参照附图阅读以下的详细描述后，本领域技术人员将更容易理解本发明的这些及其他的特征、方面和优点。为了清楚起见，附图不一定按比例绘制，而是其中有些部分可能被夸大以示出细节。在所有附图中，相同的参考标号表示相同或相似的部分，其中：

图1是表示根据本发明的第一实施例的制造单层电路板的方法的流程图；

图2是表示与图1所示方法的各步骤相应的产品的剖面示意图；

图3是表示根据本发明的第二实施例的制造单层电路板的方法的流程图；

图4是表示与图3所示方法的各步骤相应的产品的剖面示意图；

图5是表示根据本发明的第三实施例的制造单层电路板的方法的流程图；

图6是表示与图5所示方法的各步骤相应的产品的剖面示意图；

图7是表示根据本发明的第四实施例的制造多层电路板的方法的流程图；

图8是表示与图7所示方法的各步骤相应的产品的剖面示意图；

图9是表示根据本发明的第五实施例的制造多层电路板的方法的流程图；

图10是表示与图9所示方法的各步骤相应的产品的剖面示意图；

图11是表示根据本发明的第六实施例的制造多层电路板的方法的流程图；

图12是表示与图11所示方法的各步骤相应的产品的剖面示意图。

参考标号：

10　单层电路板

11　基材

12　基材的表面

13　导电籽晶层

131　离子注入层

132　等离子体沉积层

15　导体加厚层

16　电路图案层

161　电路区域

162　非电路区域

17　通孔

18　盲孔

19　孔壁

20　多层电路板

21　金属箔

22　中间贴合层

23　表面贴合层

24　光阻膜。

具体实施方式

以下，参照附图，详细地描述本发明的实施方式。本领域技术人员应当理解，这些描述仅仅列举了本发明的示例性实施例，而决不意图限制本发明的保护范围。

图1是表示根据本发明的第一实施例的制造单层电路板的方法的流程图，而图2是表示与图1所示方法的各步骤相应的产品的剖面示意图。如图1所示，该方法包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面上形成带有电路负像的光阻层(S2)；在基材的表面和孔的孔壁形成导电籽晶层(S3)；以及去除光阻层，以在基材的表面上形成电路图案(S4)。图2中的(a)、(b)、(c)和(d)分别对应于步骤S1、S2、S3和S4。下面同时参考图1和图2，详细地说明该方法的各个步骤。

在电路板的制造过程中，通常使用绝缘材料作为基材，在该基材的单面或双面上复合金属材料并对其进行蚀刻从而制得电路板。作为绝缘基材的示例，可以使用刚性基材(亦称为硬板)，例如有机高分子刚性板、陶瓷板(诸如二氧化硅板)、玻璃板等中的一种或多种，有机高分子刚性板又可包括LCP、PTFE、CTFE、FEP、PPE、合成橡胶板、玻纤布/陶瓷填料增强板中的一种或多种，其中玻纤布/陶瓷填料增强板是以有机高分子材料如环氧树脂、改性环氧树脂、PTFE、PPO、CE、BT等为基础材料、以玻纤布/陶瓷填料为增强相的板材。另外，绝缘基材还可以使用挠性板(亦称为软板)，例如有机高分子薄膜，其包括PI、PTO、PC、PSU、PES、PPS、PS、PE、PP、PEI、PTFE、PEEK、PA、PET、PEN、LCP或PPA中的一种或多种。

首先，需要在基材上钻孔(步骤S1)。尽管在图2(a)中仅仅示出了通孔17，但是也可以在基材11的表面12上钻出盲孔。通孔即为穿透基材的表面和背面的孔，而盲孔即为深入基材内部但是未穿透该基材的孔。孔的形状可以是圆形、矩形、三角形、菱形、梯台形等各种各样的形状。钻孔可以采用机械钻孔、冲孔、激光打孔、等离子体刻蚀和反应离子刻蚀等来进行，其中激光打孔又可包括红外激光打孔、YAG激光打孔和紫外激光打孔，可在基材上形成孔径达到2-5μm的微孔。为了减小热影响区域，防止孔的边缘受热损害，优选地采用紫外激光打孔。在采用卷对卷的方式制造挠性电路板的情况下，可以采用连续打孔方式在成卷的挠性板基材上形成一连串的孔。在基材上形成孔后，需要清洁孔洞，以清除其中存在的钻屑等杂质。

接着，在基材的表面上形成带有电路负像的光阻层(步骤S2)。具体而言，如图2(b)所示，在已经钻孔并清洁后的基材11的表面12上涂覆或粘贴上一层光阻膜24，将覆有光阻膜24的基材放到光刻机上进行曝光显影，之后清洗基材表面并烘干，得到带有电路负像(即与最终要在基材表面上形成的电路图案形成互补的图像)的光阻层。此时，光阻膜24仅仅存在于基材表面上的非电路区域162中，而与其互补的电路区域161中则不存在该光阻膜24。

然后，在基材的表面和孔的孔壁形成导电籽晶层(步骤S3)。由于在基材表面12上的非电路区域162中形成有光阻膜24，因而在此过程中，导电籽晶层13也同样会形成于光阻膜24的表面上。重要的是，步骤S3包括通过离子注入将导电材料注入到基材11的表面12下方和孔的孔壁19下方，以形成离子注入层131，作为导电籽晶层13的至少一部分。应当注意，文中所述的“注入到孔壁下方”实际上是指注入到孔壁处的基材表面(即，孔的壁面)下方。例如，在图2(c)中，离子注入层131注入到孔17的孔壁19下方，实际上是指离子注入层131位于孔17的孔壁19处的基材表面(即，孔的壁面)下方。

离子注入层的形成可通过以下方法来实现：使用导电材料作为靶材，在真空环境下的离子注入设备中，通过电弧作用使靶材中的导电材料电离而产生离子，然后在高电压的电场下使该离子加速而获得很高的能量，例如为1-1000keV。高能的导电材料离子接着以很高的速度直接撞击到基材的表面和孔的孔壁，并且注入到基材表面和孔壁下方一定的深度，例如1-500nm。在所注入的导电材料离子与组成基材的材料之间形成了稳定的掺杂结构，如同半导体中的掺杂结构那样。该掺杂结构(即，离子注入层)的外表面与基材表面或孔壁相齐平，而其内表面深入到基材的内部。作为具体示例，导电材料的离子可在离子注入期间获得50keV、100keV、200keV、300keV、400keV、500keV、600keV、700keV、800keV、900keV的能量，并且可被注入到基材表面和孔壁下方10nm、20nm、50nm、100nm、200nm、300nm、400nm深度的范围内。

可以使用各种金属、合金、导电氧化物、导电碳化物、导电有机物等作为离子注入用的导电材料，但是并不限于此。优选地，使用与基材分子结合力强的金属或合金来进行离子注入，包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，离子注入层可以包括一层或多层。在离子注入之前，可以对开设有孔的基材进行去污、表面清洁、封孔剂处理、真空环境下的霍尔源处理、表面沉积处理等前处理。

在离子注入期间，导电材料的离子以很高的速度强行地注入到基材的内部，与基材之间形成稳定的掺杂结构，相当于在基材表面和孔壁下方形成了数量众多的基桩。由于基桩的存在，且后续制得的金属层(等离子体沉积层或导体加厚层)与基桩相连，因此，基材与后续形成于其上的金属层之间的剥离强度可以达到0.5N/mm以上，例如在0.7-1.5N/mm之间，更特定地介于0.8-1.2N/mm之间。与之相比，在常规磁控溅射的情况下，溅射粒子的能量最高仅为几个电子伏特，因而该粒子仅会沉积于基材表面和孔壁但不会进入基材的内部，所得的溅射沉积层与基材表面和孔壁之间的结合力不高，最高仅为0.5N/mm左右，明显低于本发明。而且，用于离子注入的导电材料离子的尺寸通常为纳米级别，在离子注入期间分布比较均匀，而且到基材表面和孔壁的入射角差别不大。因此，能够确保后续在离子注入层上方形成的导体加厚层或等离子体沉积层具有良好的均匀度和致密性，不容易出现针孔现象。而且，在微孔金属化时，容易在孔壁上形成表面均匀致密的导电籽晶层，且孔壁的导体层厚度与基材表面的导体层厚度的比例可达到1:1，因此在后续电镀等时不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，能有效地提高金属化孔的导电性。

除了离子注入以外，步骤S3还可以包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，该等离子体沉积层与离子注入层一同组成导电籽晶层。如图2(c)所示，经过步骤S3，在通孔17的孔壁19下方、电路区域161中的基材表面12下方、以及非电路区域162中的光阻膜24的表面下方均形成了离子注入层131，并且在该离子注入层131上形成了等离子体沉积层132。当然，步骤S3也可以不包括等离子体沉积，此时，图2(c)所示的等离子体沉积层132就不存在，而仅仅存在离子注入层131。

等离子体沉积可在离子注入设备中采用与上文所述的离子注入类似的方式来进行，只是施加较低的电压而使导电材料离子具有较低的能量。即，使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，然后在电场下使该离子加速而获得一定的能量，例如1-1000eV。加速后的导电材料离子飞向基材表面和孔壁且沉积到形成于基材表面和孔壁下方的离子注入层上，构成厚度为1-10000nm的等离子体沉积层。作为具体示例，导电材料离子可在等离子体沉积期间获得50eV、100eV、200eV、300eV、400eV、500eV、600eV、700eV、800eV、900eV的能量，并且形成厚度为100nm、200nm、500nm、700nm、1μm、2μm、5μm、7μm或者10μm的等离子体沉积层。在等离子体沉积层较厚的情况下，在基材上钻出的通孔或盲孔可能被填实。也就是说，整个孔都被导电材料填充，在宏观上不再存在孔的结构。

在等离子体沉积中，可以使用与离子注入相同或不同的导电材料作为靶材。此外，可以根据所选用的基材、以及离子注入层的组成成分和厚度等来选择导电材料。优选地，使用与离子注入层结合性良好的金属或合金来进行等离子体沉积，例如可以使用Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，等离子体沉积层也可以包括一层或多层。

在等离子体沉积期间，导电材料离子以较高速度飞向基材表面和孔壁且沉积到形成于基材表面和孔壁下方的离子注入层上，与离子注入层中的导电材料之间形成较大的结合力，因而不容易从基材表面和孔壁脱落。此外，用于等离子体沉积的导电材料离子的尺寸通常为纳米级别，在等离子体沉积期间分布较为均匀，而且到基材表面和孔壁的入射角差别不大，所以能够确保所得的等离子体沉积层或后续形成于其上的导体加厚层具有良好的均匀度和致密性，不容易出现针孔现象。此外，离子注入层的厚度通常较薄、导电性欠佳，而等离子体沉积层能够提高导电籽晶层的导电性，从而改善所得电路板的性能。

在形成导电籽晶层之后，便可以去除光阻层，以在基材的表面上形成电路图案(步骤S4)。如图2(d)所示，存在于非电路区域162中的光阻膜24被去除，形成于该光阻膜24上的导电籽晶层13也一同被去除，而仅仅留下了位于孔壁19和基材表面12上的电路区域161中的导电籽晶层13。也就是说，在基材的表面12上，仅在电路区域161中存在有导电籽晶层13，从而制得了带有电路图案的双面单层电路板10。在优选实施例中，可使用剥离液来溶解光阻层，例如，可将形成有带电路负像的光阻层和导电籽晶层的基材放置到适当的剥离液中，并辅以搅拌或震荡以加速光阻层的溶解，待光阻层完全溶解后，使用清洗剂进行彻底清洗且随后烘干。其中，剥离液可以是能够使光阻层溶解的有机溶剂或碱液等。

如图2(d)所示，通过上述方法制得的单层电路板10包括基材11和形成于基材的部分表面上的电路图案层16，在基材11上开设有孔，在该孔的孔壁19形成导电籽晶层13，而且电路图案层16也包括在基材11的部分表面形成的导电籽晶层13，导电籽晶层13包括注入到基材的表面12下方和孔的孔壁19下方的离子注入层131、以及附着于该离子注入层131上的等离子体沉积层132。当然，在步骤S3不包括等离子体沉积时，导电籽晶层13便仅仅由离子注入层131组成。

备选地，在步骤S3之后、步骤S4之前，图1所示的方法还可以包括在导电籽晶层上形成导体加厚层，以改善其导电性。具体而言，可以通过电镀、化学镀、真空蒸发镀、溅射等方法中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，形成厚度为0.01-1000μm(例如0.5μm、1μm、5μm、10μm、50μm、100μm等)的导体加厚层。容易理解，在基材形成有通孔或盲孔的情况下，该通孔或盲孔可能被导体加厚层填实，即，在宏观上不再存在孔结构。电镀法是最常见且是最优选的，因为电镀速度快、成本低，而且可电镀的材料范围非常广泛，可用于Cu、Ni、Sn、Ag以及它们的合金等各种导电材料。对于某些导电材料，特别是金属和合金(例如Al、Cu、Ag及其合金)，溅射的速度可以达到100nm/min，因而可以使用溅射方式来在导电籽晶层上快速地镀覆导体层。由于之前已经通过离子注入和/或等离子体沉积在基材的表面和孔壁形成了均匀致密的导电籽晶层，所以容易通过上述各方法在该导电籽晶层上形成均匀致密的导体加厚层。

在形成有导体加厚层的情况下，该导体加厚层会相应地覆盖在导电籽晶层上，并且在光阻层被移除之后最终存在于电路区域中的导电籽晶层上，作为电路板的表面电路图案的一部分。在图2中，导电籽晶层13由离子注入层131和等离子体沉积层132组成，因而导体加厚层附着于等离子体沉积层上。容易理解，在导电籽晶层仅包括离子注入层的情况下，导体加厚层便直接附着于该离子注入层上。

依照上述方法，可以通过简单的工艺流程在基材上形成金属化的孔并在该基材的表面上形成电路图案。形成电路图案时，由于在形成导电籽晶层之前事先在基材表面覆上光阻膜并进一步形成了带电路负像的光阻层，之后使用剥离液来溶解该光阻层而使非电路区域的导电籽晶层和/或导体加厚层随光阻层一起脱落，所以无需将现有技术那样必须通过蚀刻来得到电路图案，或者至少可以减少蚀刻液的使用，从而减少或消除含有金属离子的蚀刻废水对环境的危害。

图3是表示根据本发明的第二实施例的制造单层电路板的方法的流程图，而图4是表示与图3所示方法的各步骤相应的产品的剖面示意图。如图3所示，该方法包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面和孔的孔壁形成导电籽晶层(S2)；在导电籽晶层上形成导体加厚层(S31)；在基材的表面上方覆盖光阻膜并进行曝光、显影(S32)；以及进行蚀刻、褪膜，以形成电路图案(S33)。其中，步骤S31至S33均是在基材的表面上形成电路图案的步骤，在采用电镀法来形成到导体加厚层的情况下，这些步骤可统称为“全板电镀”。图4中的(a)、(b)、(c)、(d)和(e)分别对应于上述步骤S1、S2、S31、S32和S33。

在本实施例的方法中，步骤S1、S2分别对应于图1所示方法中的步骤S1、S3，可采用上文针对图1所描述的各种方法来进行。此外，步骤S31也可以采用上文所述的方法来进行，即通过电镀、化学镀、真空蒸发镀、溅射等，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，在导电籽晶层上形成厚度为0.01-1000μm的导体加厚层。通过步骤S1、S2和S31，在基材的表面和孔的孔壁均形成了导电籽晶层，并且在该导电籽晶层上形成了导体加厚层。在图4(c)所示的示例中，导电籽晶层13包括形成于基材11的表面12下方和孔的孔壁19下方的离子注入层131、以及附着于该离子注入层131上的等离子体沉积层132，而导体加厚层15进一步附着于等离子体沉积层132上，而且该导体加厚层15填实了贯穿基材11的通孔17。容易理解，在步骤S2中仅包括离子注入但不包括等离子体沉积的情况下，导体加厚层15便直接附着于离子注入层131上。

在形成导体加厚层之后，便在基材的表面上方覆盖光阻膜并进行曝光、显影(步骤S32)。具体而言，如图4(d)所示，在形成有导体加厚层15的基材表面12上涂覆或粘贴上一层光阻膜24，将覆有光阻膜24的基材放到光刻机上进行曝光显影，之后清洗基材表面并烘干，得到带有电路正像(即与最终要在基材表面上形成的电路图案相同的图像)的光阻层。此时，光阻膜24仅仅存在于基材表面上的电路区域161中，而与其互补的非电路区域162中则不存在该光阻膜24。

然后，可以采用常规的蚀刻方法来去除不被光阻膜覆盖的导电籽晶层和导体加厚层，接着再褪去光阻膜(步骤S33)，从而仅在基材表面上的电路区域中保留导电籽晶层和导体加厚层，形成表面电路图案。如图4(e)所示，通过上述方法制得的单层电路板10包括基材11和形成于基材的部分表面上的电路图案层16，在基材11上开设有孔，在该孔的孔壁19上形成有导电籽晶层13和导体加厚层15，而且电路图案层16也包括导电籽晶层13和导体加厚层15，其中导电籽晶层13包括注入到基材的表面12下方和孔的孔壁19下方的离子注入层131、以及附着于该离子注入层131上的等离子体沉积层132。当然，在步骤S2不包括等离子体沉积的情况下，导电籽晶层13便仅仅由离子注入层131组成。

图5是表示根据本发明的第三实施例的制造单层电路板的方法的流程图，而图6是表示与图5所示方法的各步骤相应的产品的剖面示意图。如图5所示，该方法包括以下步骤：在基材上钻孔，其包括盲孔和/或通孔(S1)；在基材的表面和孔的孔壁形成导电籽晶层(S2)；在基材的表面上方覆盖光阻膜并进行曝光、显影(S31)；进行电镀(S32)；以及进行褪膜、蚀刻，以形成电路图案(S33)。其中，步骤S31至S33均是在基材的表面上形成电路图案的步骤，可统称为“图形电镀”。与图3所示的方法相比，本实施例的方法的不同之处在于，采用了图形电镀而不是全板电镀来形成电路图案。图6中的(a)、(b)、(c)、(d)和(e)分别对应于上述步骤S1、S2、S31、S32和S33。

在本实施例的方法中，步骤S1、S2分别对应于图3所示方法中的步骤S1、S2，可采用上文针对图3所描述的各种方法来进行。在步骤S2之后，基材的表面和孔的孔壁均形成有导电籽晶层。如图6(b)所示，导电籽晶层13包括形成于基材11的表面12下方和孔的孔壁19下方的离子注入层131、以及附着于该离子注入层131上的等离子体沉积层132。容易理解，在步骤S2中仅包括离子注入但不包括等离子体沉积的情况下，等离子体沉积层132便不存在。此外，步骤S31也可以采用与图3所示方法中的步骤S32类似的方式来进行，即，在形成有导电籽晶层的基材表面上方覆盖光阻膜并进行曝光、显影。具体而言，如图6(c)所示，在形成了导电籽晶层13的基材表面12上涂覆或粘贴上一层光阻膜24，将覆有光阻膜24的基材放到光刻机上进行曝光显影，之后清洗基材表面并烘干，得到带有电路负像的光阻层。此时，光阻膜24仅存在于基材表面上的非电路区域162中，而与其互补的电路区域161中则不存在光阻膜24。

接着，进行电镀(步骤S32)。由于光阻层是绝缘的，因而在电镀过程中，导体加厚层不会形成于光阻层上方，而是仅仅形成于未由光阻层覆盖的导电籽晶层的上方。此时，光阻层的下方存在着由离子注入层和等离子体沉积层组成的导电籽晶层，但是上方不存在导体加厚层。如图6(d)所示，通过电镀，仅在导电籽晶层13上形成了导体加厚层15，而且该导体加厚层15填实了通孔17。当然，在通孔17的孔径足够大的情况下，该通孔17便不会由导体加厚层15填实。

然后，需要进行褪膜、蚀刻，以形成电路图案(步骤S33)，从而制得单层电路板。图6(e)所示的单层电路板10具有与图4(e)所示的单层电路板10相同的构造。

褪膜即褪去带有电路负像的光阻层，可通过如下步骤来进行：将形成有导电籽晶层、光阻层以及导体加厚层的绝缘基材放置到适当的剥离液(例如，能使光阻层溶解的有机溶剂或碱液等)中，并辅以搅拌或震荡，加速光阻层的溶解，之后进行清洗并烘干。由此，在基材表面上的电路区域存在着导电籽晶层和导体加厚层，而在非电路区域中仅存在有导电籽晶层。然后，可以对金属基板的整个表面进行快速蚀刻，以去除非电路区域中的导电籽晶层，在基材表面上得到最终的电路图案。此时，电路区域中的导体加厚层也会被蚀刻掉相当于导电籽晶层的一定厚度，但是并不影响其后续使用。备选地，也可以在光阻层完全溶解之后，在位于电路区域中的导体加厚层的上方覆上一层保护层(例如锡)，之后进行蚀刻以除去位于非电路区域中的导电籽晶层，从而得到最终的电路图案。此时，电路区域中的导体加厚层不会被蚀刻掉，从而得以维持导体加厚层的良好表面性质。另外，还可以在将基材放入剥离液之前(即，在光阻层溶解之前)，在位于电路区域中的导体加厚层的上方覆上一层保护层(例如锡)，接着相继进行光阻层的溶解和非电路区域中的导电籽晶层的蚀刻去除，在基材表面上得到最终的电路图案。当然，在采用了保护层的情况下，在获得最终电路图案之前还需要去除该保护层，例如需要采取褪去锡膜的步骤。

依照上文描述的制造单层电路板的方法，基材表面的金属化与孔的金属化能够同时进行。因此，可以在基材上通过一次成型而直接制得带有金属化过孔的单层电路板，无需像现有技术那样需要事先对基材覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能在基材上钻孔，并且需要进一步通过化学沉铜或黑孔、黑影等工艺而在孔壁形成导电层以得到金属化过孔。与现有技术相比，上述方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。另外，通过调整各种工艺参数，这样的方法很容易制得厚度极薄(例如为12μm以下，如5μm、7μm、9μm等)的电路图案层，所得的单层电路板能够有利地应用于以HDI(高密度互连基板)和COF(柔性芯片)技术为基础的中高档精密电子产品中。

同样地，通过上述若干方法制得的单层电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力(例如可达到0.5N/mm以上，如0.7-1.5N/mm之间，更特定地介于0.8-1.2N/mm之间)，因而孔壁的导电层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的单层电路板。

应该注意，尽管在图3所示的方法中采用了全板电镀法来形成电路图案(即，相继地形成导体加厚层、覆盖光阻膜并进行曝光显影、进行蚀刻褪膜)，而在图5所示的方法中采用了图形电镀法来形成电路图案(即，相继地覆盖光阻膜并进行曝光显影、进行电镀、进行褪膜蚀刻)，但是容易理解，还可以先在导电籽晶层上形成导体加厚层，再在此基础上进行全板电镀，或者也可以直接在导电籽晶层上进行图形电镀(例如在导电籽晶层较厚的情况下)。

上文描述了制造单层电路板的若干种方法，下面，将描述根据本发明的制造多层电路板的若干个方法实施例。

图7是表示根据本发明的第四实施例的制造多层电路板的方法的流程图，而图8是表示与图7所示方法的各步骤相应的产品的剖面示意图。如图7所示，该方法包括以下步骤：按照金属箔、中间贴合层、单层电路板、中间贴合层、单层电路板、……、中间贴合层、金属箔的顺序进行配板并层压(步骤S1)；在层压后的多层板上钻孔，其包括盲孔和/或通孔(S2)；在孔的孔壁形成导电籽晶层(S3)；以及去除金属箔的一部分，以形成电路图案(S4)。图8中的(a)、(b)、(c)和(d)分别对应于步骤S1、S2、S3和S4。下面同时参考图7和图8，详细地说明该方法的各个步骤。

在步骤S1中，单层电路板的层数可以根据需要进行调整，例如可以为一层或多层。在单层电路板的层数为一层时，最终可得到三层电路板，而在单层电路板的层数为两层时，最终可得到四层电路板。而且，各单层电路板可以为相同或不同的电路板。作为金属箔的示例，通常使用铜箔或铝箔等导电性良好的材料。此外，中间贴合层用于将单层电路板之间、以及单层电路板和金属箔之间压合在一起，通常可使用PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA等、或者不含有玻纤布的纯树脂胶膜(例如环氧树脂胶膜)。另外，各单层电路板之间、以及单层电路板与金属箔之间的各个贴合层可以由相同的材料制成，也可以由不同的材料制成。在图8(a)所示的示例中，采用了两层通过图1所示方法制备的单层电路板10，该单层电路板10开设有孔并且形成有注入到孔壁下方和部分表面下方的离子注入层131以及附着于该离子注入层上方的等离子体沉积层132。当然，此处所用的单层电路板也可以是如图2所示的仅带有离子注入层131的单层电路板，可以带有具有导电层的孔或者不带有孔，而且还可以是本领域中常见的采用金属箔制得的电路板。而且，此处所用的中间贴合层亦可以是带有孔尤其是通孔的贴合层，其中在孔的孔壁形成有导电层。该导电层可以是如本文中所述的包括离子注入层的导电籽晶层，也可以是通过常规的磁控溅射等方法形成的金属层，只要能够导电即可。

接着，在层压后的多层板上钻孔(步骤S2)，该孔可包括盲孔和/或通孔。步骤S2对应于图1所示方法中的步骤S1，可采用与其相同的方式来进行。如图8(b)所示，在层压后的多层板中形成了通孔17和盲孔18，通孔17贯通整个多层板，而盲孔18仅贯通金属箔21和邻近该金属箔的中间贴合层22。当然，可以仅形成通孔17或盲孔18。

然后，在孔的孔壁形成导电籽晶层(S3)。该步骤S3类似于图1所示方法中的步骤S3，可采用与其相同的方式来进行。不同之处在于，由于金属箔位于多层板的外表面，本实施例的方法并非必须要在金属箔的表面上形成导电籽晶层，而是仅需要将导电籽晶层形成于孔壁即可。当然，在不对金属箔采取保护措施而进行离子注入或等离子体沉积的情况下，导电籽晶层也会形成于金属箔的外表面。如图8(c)所示，在通孔17和盲孔18的孔壁19上，均形成有由注入孔壁19下方的离子注入层131和附着于该离子注入层131上方的等离子体沉积层132组成的导电籽晶层。当然，在步骤S3中不包括等离子体沉积时，导电籽晶层便仅由注入孔壁19下方的离子注入层131组成。

最后，去除金属箔的一部分，以形成电路图案(步骤S4)。由于金属箔具有导电性，因而在此步骤中，仅仅需要通过常见的蚀刻等方式，去除掉非电路区域中的金属箔，便能够获得带有表面电路图案的多层电路板。例如，在步骤S4中，可以在要形成电路区域的金属箔的表面上方覆上一层保护层(例如锡)，之后进行蚀刻以除去非电路区域中的金属箔，从而得到最终的电路图案。

如图8(d)所示，非电路区域162中的金属箔21被去除，仅仅电路区域161中的金属箔21被保留，从而形成电路图案16。通过上述方法制得的多层电路板20依次由金属箔21、中间贴合层22、单层电路板10、中间贴合层22、单层电路板10、中间贴合层22、金属箔21组成，在该多层电路板20中开设有孔17、18，在孔的孔壁19形成导电籽晶层，并且金属箔21的部分区域被去除以形成电路图案层16，其中导电籽晶层包括注入到孔壁19下方的离子注入层131和附着于该离子注入层131上的等离子体沉积层132。当然，导电籽晶层也可仅由离子注入层131组成。而且，多层电路板20还包括贯穿该多层电路板的通孔、形成于其表面上的盲孔、以及形成于单层电路板和中间贴合层中的盲孔。

备选地，在步骤S3之后、步骤S4之前，本实施例的方法还可以包括在导电籽晶层上形成导体加厚层，以改善其导电性。导体加厚层的形成可以通过上文中描述的方法来进行。

依照图8所示的方法，在多层电路板中形成了孔，并且通过离子注入在该孔的孔壁下方形成了离子注入层。如以上所讨论的，离子注入有助于在基材与导电籽晶层之间形成较大的结合力，而且能够使导电籽晶层的表面具有良好的均匀度和致密性，不容易出现针孔现象。另外，在微孔金属化时，不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，因而能够有效地提高金属化孔的导电性。

图9是表示根据本发明的第五实施例的制造多层电路板的方法的流程图，而图10是表示与图9所示方法的各步骤相应的产品的剖面示意图。如图9所示，该方法包括以下步骤：按照表面贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层的顺序进行配板并层压(步骤S1)；在层压后的多层板上钻孔，其包括盲孔和/或通孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；在导电籽晶层上形成导体加厚层(S41)；在表面贴合层的外表面上方覆盖光阻膜并进行曝光、显影(S42)；以及进行蚀刻、褪膜，以形成电路图案(S43)。其中，步骤S41至S43均是在表面贴合层的外表面上形成电路图案的步骤，在采用电镀法来形成导体加厚层的情况下，这些步骤可统称为“全板电镀”。图10中的(a)、(b)、(c)、(d)、(e)和(f)分别对应于上述步骤S1、S2、S3、S41、S42和S43。

在本实施例的方法中，步骤S1类似于图7所示方法中的步骤S1，不同之处在于没有采用金属箔；步骤S2对应于图7所示方法中的步骤S2；步骤S3类似于图7所示方法中的步骤S3，不同之处在于，不仅在孔的孔壁，而且还在表面贴合层的外表面上形成了导电籽晶层。此外，步骤S41至S43分别对应于图3所示方法中的步骤S31至S33，可采用与其相似的全板电镀方式来进行。

如图10(f)所示，通过本实施例的方法制得的多层电路板20依次由表面贴合层23、单层电路板10、中间贴合层22、单层电路板10、表面贴合层23组成，在该多层电路板20中开设有孔17、18，在孔的孔壁19上形成有导电籽晶层，并且在表面贴合层23的部分外表面上形成具有导电籽晶层的电路图案层16，其中导电籽晶层包括注入到孔壁19下方和表面贴合层23的部分外表面下方的离子注入层131和附着于该离子注入层131上的等离子体沉积层132。当然，导电籽晶层13也可以仅由离子注入层131组成。电路图案层16还包括导体加厚层15，当然这不是必需的。

图11是表示根据本发明的第六实施例的制造多层电路板的方法的流程图，而图12是表示与图11所示方法的各步骤相应的产品的剖面示意图。该方法包括以下步骤：按照表面贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层的顺序进行配板并层压(步骤S1)；在层压后的多层板上钻孔，其包括盲孔和/或通孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；在表面贴合层的外表面上方覆盖光阻膜并进行曝光、显影(S41)；进行电镀(S42)；以及进行褪膜、蚀刻，以形成电路图案(S43)。其中，步骤S41至S43均是在表面贴合层的外表面上形成电路图案的步骤，可统称为“图形电镀”。与图9所示的方法相比，本实施例的方法的不同之处在于，采用了图形电镀而不是全板电镀来形成电路图案。图12中的(a)、(b)、(c)、(d)、(e)和(f)分别对应于上述步骤S1、S2、S3、S41、S42和S43。

在本实施例的方法中，步骤S1、S2和S3分别对应于图9所示方法中的步骤S1、S2和S3，可采用上文针对图9所描述的各种方法来进行。此外，步骤S41至S43分别对应于图5所示方法中的步骤S31至S33，可采用与其相似的图形电镀方式来进行。如图12(f)所示，通过本实施例的方法制得的多层电路板20具有与图10(f)中所示的多层电路板20相同的构造。

依照图9或图11所示的制造多层电路板的方法，表面贴合层的外表面的金属化与孔的金属化能够同时进行。因此，可以通过一次成型而直接制得带有金属化过孔和表面电路图案的多层电路板，无需像现有技术那样需要事先覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能钻孔，并且需要通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电层以得到金属化过孔。与现有技术相比，本发明的方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。另外，通过调整各种工艺参数，这样的方法很容易制得厚度极薄(12μm以下，如5μm、7μm、9μm等)的表面电路图案层，所得的多层电路板能够有利地应用于以HDI(高密度互连基板)和COF(柔性芯片)技术为基础的中高档精密电子产品中。

同样地，通过上述若干方法制得的多层电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力，因而孔壁的导电层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的多层电路板。

上文详细描述了根据本发明的制造单层电路板、多层电路板的方法、以及通过这些方法制得的单层和多层电路板的具体构造。下面，将举例示出用于实施本发明的若干示例，以增进对于本发明的了解。

(示例1)

该示例使用有机高分子薄膜作为基材来制作带有金属化孔的挠性电路板，具体地采用液晶聚合物薄膜(LCP膜)作为基材。

首先，用浸渍过酒精的纱布轻擦LCP膜的表面，以除去上面附着的脏污。接着，采用激光打孔技术在该LCP膜上钻出一系列孔径为20μm的通孔，然后使用吹风机等彻底清洁LCP膜的表面和孔壁，以除去其中残留的钻屑和其它脏污。

然后，在已清洁的LCP膜基材表面上涂覆一层光阻膜，并将该基材放在光刻机上进行曝光显影，之后清洗掉基材表面上将要形成电路图案的区域(亦称为电路区域)中的材料，得到覆有光阻膜涂层的电路负像(亦称为光阻层)。此时，光阻层仅仅存在于基材表面上的非电路区域中。

接下来，将曝光显影后形成有带电路负像的光阻层的基材放入烘箱中烘干，接着将其转送到离子注入设备中进行离子注入。在该离子注入设备中，将离子注入腔室抽真空至8.5×10^-3Pa，以Ni作为靶材，选择适当的注入电压、注入电流，使得电离出的Ni离子具有大约60keV的注入能量，并对LCP膜基材的表面及孔壁进行离子注入，将Ni离子注入到LCP膜基材的表面下方及孔壁下方。之后，选用Cu作为靶材，在LCP膜的表面和孔壁进行等离子体沉积。此时，可以调整等离子体沉积的电压以使沉积的Cu离子的能量为1000eV，使得等离子体沉积后的覆铜板基材的测量方阻小于30Ω/□。

然后，通过磁控溅射方法将LCP膜基材表面上的铜膜加厚至5μm。具体过程为：在磁控溅射机的镀膜室中，抽真空至10^-2Pa，充入氩气，调整其中的气压为10Pa，进行薄膜表面的清洁，之后再抽真空至10^-3Pa，调整工作电压为500V、溅射占空比为70%，使用铜作为靶材，对LCP膜基材的表面和孔壁进行溅射，在它们上面镀覆一层厚度为5μm的铜层。

之后，将形成有带电路负像的光阻层、导电籽晶层以及导体加厚层的LCP膜基材放置到可溶解该光阻层的相应剥离液中，并辅以搅拌或震荡以加速光阻层的溶解。在光阻层的溶解过程中，该光阻层上方的导电籽晶层和导体加厚层也随之从基材表面脱离而进入剥离液中。在带电路负像的光阻层完全溶解后，可使用适当的清洗剂对基材的表面进行彻底清洗，之后放入烘箱中烘干，这样便可在基材的表面上得到期望的电路图案。

最后，可以对制得的电路板进行退火处理，即，将电路板放入80-100℃的烘箱中烘烤15小时，以消除存在于铜层中的应力并防止铜层断裂。接着，还可以将电路板置于钝化液中浸泡大约1分钟后取出吹干，以防止铜在空气中氧化变色，其中钝化液是浓度为1g/L的苯并三氮唑及其衍生物的水溶液。

(示例2)

该示例使用环氧玻纤布作为基材来制造带有金属化孔的刚性单层电路板，继而使用该单层电路板来制作多层电路板，具体地使用环氧玻纤布基材中的FR-4或FR-5基材。

首先，用浸渍过酒精的纱布轻擦FR-4基材的上表面，以除去上面附着的脏污。接着，采用激光打孔技术在该FR-4基材上钻出若干个孔径为大约100μm的通孔、以及若干个孔径为大约100μm且深度为大约200μm的盲孔。在钻孔后，进一步利用超声波技术来彻底清洗FR-4基材的表面和孔壁并进行烘干处理，以除去其中残留的钻屑和其它脏污。

接着，通过放料机构将烘干后的基材放入到离子注入设备中，将离子注入腔室抽真空至2×10^-3Pa，以Ni作为靶材，选择适当的注入电压、注入电流，使得Ni离子的注入能量为30keV，并将Ni离子注入到FR-4基材的上表面下方和孔壁下方。之后选用Cu作为靶材，在FR-4基材的上表面和孔壁上进行等离子体沉积。可以调整等离子体沉积的电压以使沉积的Cu离子的能量为1000eV，使得形成有导电籽晶层的FR-4基材的测量方阻小于50Ω/□。

接着，在形成有导电籽晶层的FR-4基材的表面上粘贴一层光阻膜，并将该基材放到光刻机上进行曝光显影，之后清洗掉基材表面上电路区域中的材料，得到带有电路负像的光阻层。此时，光阻层仅存在于基材表面上的非电路区域中，但是在该光阻层下方也存在有导电籽晶层。

然后，在电镀铜生产线上将基材表面上电路区域中的铜膜加厚至5μm。电镀液的组成为硫酸铜100g/L、硫酸50g/L、氯离子浓度30mg/L及少量的添加剂；电镀的电流密度设置为1A/dm²；温度设置为10℃。在电镀过程中，光阻层由于其绝缘性质而不能镀覆上铜层。也就是说，电镀的导体加厚层将仅存在于基材表面上不存在光阻层的区域，即，电路区域。

之后，将形成有导电籽晶层、带电路负像的光阻层以及导体加厚层的FR-4基材放置到可溶解该光阻层的相应剥离液中，并辅以搅拌以加速光阻层的溶解。在光阻层完全溶解之后，其下方的导电籽晶层便会露出。接着，在基材表面的导体加厚层上覆上一层锡作为保护层，之后对基材进行蚀刻，以去除处于导体加厚层的区域(即电路区域)以外的导电籽晶层。最后撕掉导体加厚层上的镀锡层而得到期望的电路图案。备选地，也可以首先在基材表面的导体加厚层上覆上一层锡作为保护层，然后用剥离液去除光阻层，接着通过蚀刻去除原本位于光阻层下方的导电籽晶层。如此，便得到了带有金属化孔及表面电路图案的单层电路板。

接着，使用环氧树脂胶膜作为贴合层，按照从下到上依次为铜箔、环氧树脂胶膜、单层电路板、环氧树脂胶膜、单层电路板、环氧树脂胶膜、铜箔的顺序进行配板，并放入压机中层压，以形成多层板。当然，根据需要，也可以采用更多或更少层数的单层电路板。

然后，使用机械钻头在所得的多层板上钻出若干个孔径为大约100μm的通孔，并且在表层的铜箔和环氧树脂胶膜上钻出若干个孔径为大约100μm的盲孔。在钻孔后，进一步利用超声波清洗技术彻底清洁多层板的表面和孔的壁面并进行烘干处理，以除去残留于其中的钻屑和其它脏污。

然后，对所形成的通孔和盲孔进行孔金属化。具体而言，通过放料机构将烘干且清洁后的多层板放入到离子注入设备中，将离子注入腔室抽真空至2×10^-3Pa。以Ni作为靶材，选择适当的注入电压、注入电流，使得Ni离子的注入能量为30keV，并将Ni离子注入到多层板的上下表面和孔壁内，形成离子注入层。之后，选用Cu作为靶材，在多层板的上下表面和孔壁进行等离子体沉积，形成等离子体沉积层。可调整等离子体沉积的电压以使沉积的Cu离子的能量为1000eV，使得形成有导电籽晶层的FR-4基材的测量方阻小于50Ω/□。然后，在电镀铜生产线上将导电籽晶层上的铜膜加厚至5μm。电镀液的组成为硫酸铜100g/L、硫酸50g/L、氯离子浓度30mg/L及少量的添加剂；电镀的电流密度设置为1A/dm²；温度设置为10℃。

接下来，在已形成有金属化孔的多层板的表层铜箔上，通过图形电镀方法获得期望的电路图案。即，在表层铜箔的表面上覆盖光阻膜(例如YQ-30SD膜或AQ-2058膜负片)，进行曝光显影，之后清洗掉非电路区域中的材料。此时，光阻层仅仅存在于铜箔表面上的电路区域中，而非电路区域中的铜箔则暴露在外。接着，采用酸性蚀刻液(HCl+CuCl₂)进行蚀刻，以去除非电路区域中的铜箔。然后，采用NaOH溶液进行褪膜，将仍然覆盖在铜箔上的光阻膜褪掉，以便露出下方的铜箔，最终得到期望的表面电路图案。

可选地，还可以对制得的多层电路板进行退火处理，以消除存在于其中的应力，防止铜箔破裂，具体过程可以为：将多层电路板放入100-120℃的烘箱中烘烤12小时。接着，还可以将退火处理后的电路板置于钝化液中浸泡大约1分钟后取出吹干，以防止铜在空气中氧化变色，其中钝化液是浓度为2g/L的苯并三氮唑及其衍生物的水溶液。

(示例3)

本示例使用以有机高分子薄膜(例如，PI膜)作为基材的双面挠性覆铜板来制作单层电路板，进而用该单层电路板来制作多层电路板。

首先制备单层电路板。具体而言，以PI膜作为基材，用浸渍过酒精的纱布轻擦PI膜的两个表面，以除去上面附着的脏污。接着，采用紫外激光打孔技术在PI膜上钻出一系列孔径为10μm的通孔，并使用超声波技术彻底清洗PI膜的表面和孔壁，以除去其中残留的钻屑和其它脏污。接着，将钻孔后的PI膜放入到离子注入设备中。在该离子注入设备中，将离子注入腔室抽真空至1×10^-4Pa，以Ni作为靶材，选择适当的注入电压、注入电流，使得注入Ni离子的能量为40keV，将Ni离子注入到PI膜基材的上下两个表面及孔壁内。之后选用Cu作为靶材，在PI膜基材的上下两个表面及孔壁进行等离子体沉积。调整等离子体沉积的电压以使沉积的Cu离子的能量为500eV，使得形成了导电籽晶层的PI膜基材的测量方阻小于40Ω/□。

接着，在电镀铜生产线上将PI膜基材表面上的铜膜加厚至5μm。在此电镀过程中，电镀液的组成为硫酸铜160g/L、硫酸70g/L、氯离子浓度60mg/L以及少量的添加剂；电镀的电流密度设置为2.5A/dm²；温度设置为25℃。然后，在PI膜基材的加厚铜层上涂覆一层光阻膜，并放入光刻机中进行曝光显影，之后清洗掉基材表面上非电路区域中的材料，得到覆有光阻膜的电路正像。此时，光阻层仅仅存在于导电籽晶层表面上的电路区域中。

之后，进行蚀刻以将非电路区域的导电籽晶层蚀刻掉，电路区域由于光阻膜的保护作用而未被蚀刻。再使用褪膜液除去光阻膜，之后将褪膜后的基材放入烘箱中烘干，这样便在基材的表面上得到期望的电路图案。由此，获得了带有电路图案和金属化孔的单层电路板，该单层电路板可接着用于多层电路板的制造中。

然后，使用PP膜作为贴合层，按照从下到上依次为PP、单层电路板、PP、单层电路板、PP的顺序进行配板，并放入压机中层压，以形成多层板。接着，采用激光打孔技术，在所得的多层板上钻出若干个孔径为大约10μm的通孔，并且在表层的PP上钻出若干个孔径为大约10μm的盲孔。在钻孔后，利用超声波清洗等技术彻底清洁多层板的表面和孔的孔壁，并进行干燥处理，以除去残留于其中的钻屑和其它脏污等。

接着，将钻孔后的多层板相继地放入到离子注入设备和等离子体沉积设备中，如上所述地在表层PP膜的表面和孔的孔壁形成导电籽晶层。为了形成电路，接着在形成有加厚铜膜的表层PP膜的上下两个表面上覆盖光阻层(例如YQ-40PN膜或ASG-302膜正片)，并放入光刻机中进行曝光显影，之后清洗掉电路区域中不需要的光阻膜材料，仅露出电路区域中的导电籽晶层。然后，通过电镀将PP膜表面的电路区域和孔壁中的导电籽晶层的铜膜加厚到5μm。在电镀完毕后，继续在它的表面上电镀一层厚度8μm的锡，以在后续蚀刻过程中保护该镀铜层。接下来，使用NaOH(或KaOH)溶液进行褪膜，以便露出电路区域以外的导电籽晶层。然后，使用碱性蚀刻液NH₄Cl/NH₃•H₂O蚀刻掉电路区域以外的导电籽晶层，并且使用HNO₃或H₂O₂溶液等在专用设备中去除镀铜层表面上的锡，这样便得到了带有电路图案的多层电路板。此时的多层电路板具有如图10(f)中所示的剖面结构。

上文描述的内容仅仅提及了本发明的较佳实施例。然而，本发明并不受限于文中所述的特定实施例。本领域技术人员将容易想到，在不脱离本发明的要旨的范围内，可以对这些实施例进行各种显而易见的修改、调整及替换，以使其适合于特定的情形。实际上，本发明的保护范围是由权利要求限定的，并且可包括本领域技术人员可预想到的其它示例。如果这样的其它示例具有与权利要求的字面语言无差异的结构要素，或者如果它们包括与权利要求的字面语言有非显著性差异的等同结构要素，那么它们将会落在权利要求的保护范围内。

Claims

1. 一种制造单层电路板的方法，包括以下步骤：

S1：在基材上钻孔，其包括盲孔和/或通孔；

S2：在所述基材的表面上形成带有电路负像的光阻层；

S3：在所述基材的表面和所述孔的孔壁形成导电籽晶层；以及

S4：去除所述光阻层，以在所述基材的表面上形成电路图案，

其中，步骤S3包括通过离子注入将导电材料注入到所述基材的表面下方和所述孔的孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。

2. 根据权利要求1所述的方法，其特征在于，步骤S3还包括通过等离子体沉积将导电材料沉积到所述离子注入层上方，以形成等离子体沉积层，所述等离子体沉积层与所述离子注入层组成所述导电籽晶层。

3. 根据权利要求1所述的方法，其特征在于，在步骤S3之后、步骤S4之前，所述方法还包括：在所述导电籽晶层上形成导体加厚层。

4. 根据权利要求1所述的方法，其特征在于，去除所述光阻层包括使用剥离液来溶解所述光阻层。

5. 一种制造单层电路板的方法，包括以下步骤：

S1：在基材上钻孔，其包括盲孔和/或通孔；

S2：在所述基材的表面和所述孔的孔壁形成导电籽晶层；以及

S3：在所述基材的表面上形成电路图案，

其中，步骤S2包括通过离子注入将导电材料注入到所述基材的表面下方和所述孔的孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。

6. 根据权利要求5所述的方法，其特征在于，步骤S2还包括通过等离子体沉积将导电材料沉积到所述离子注入层上方，以形成等离子体沉积层，所述等离子体沉积层与所述离子注入层组成所述导电籽晶层。

7. 根据权利要求5所述的方法，其特征在于，步骤S3包括：先在所述导电籽晶层上形成导体加厚层，然后在位于所述基材的表面上方的所述导体加厚层上进行图形电镀或全板电镀，从而得到所述电路图案。

8. 根据权利要求5所述的方法，其特征在于，步骤S3包括：直接在形成于所述基材的表面的所述导电籽晶层上进行图形电镀或全板电镀，从而得到所述电路图案。

9. 根据权利要求1至8中的任一项所述的方法，其特征在于，所述基材为刚性板材或挠性板材，所述刚性板材包括有机高分子刚性板、陶瓷板、玻璃板中的一种或多种，其中所述有机高分子刚性板包括LCP、PTFE、CTFE、FEP、PPE、合成橡胶板、玻纤布/陶瓷填料增强板中的一种或多种，所述挠性板材为有机高分子薄膜，其包括PI、PTO、PC、PSU、PES、PPS、PS、PE、PP、PEI、PTFE、PEEK、PA、PET、PEN、LCP或PPA中的一种或多种。

10. 根据权利要求1或5所述的方法，其特征在于，在所述离子注入期间，所述导电材料的离子获得1-1000keV的能量，被注入到所述基材的表面下方和所述孔的孔壁下方1-500nm的深度，并与所述基材形成稳定的掺杂结构。

11. 根据权利要求2或6所述的方法，其特征在于，在所述等离子体沉积期间，所述导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的等离子体沉积层。

12. 根据权利要求1至8中的任一项所述的方法，其特征在于，构成所述导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

13. 根据权利要求3或7所述的方法，其特征在于，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的所述导体加厚层。

14. 一种单层电路板，包括基材和形成于所述基材的部分表面上的电路图案层，所述基材开设有孔，其包括盲孔和/或通孔，所述孔的孔壁形成有导电籽晶层，所述电路图案层包括在所述基材的部分表面形成的导电籽晶层，其中，所述导电籽晶层包括注入到所述基材的部分表面下方和所述孔的孔壁下方的离子注入层。

15. 根据权利要求14所述的单层电路板，其特征在于，所述离子注入层位于所述基材的部分表面下方和所述孔的孔壁下方1-500nm的深度，并与所述基材形成稳定的掺杂结构。

16. 根据权利要求14所述的单层电路板，其特征在于，所述导电籽晶层还包括附着于所述离子注入层上方的等离子体沉积层，所述等离子体沉积层具有1-10000nm的厚度。

17. 根据权利要求14所述的单层电路板，其特征在于，所述导电籽晶层由导电材料构成，该导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

18. 根据权利要求14所述的单层电路板，其特征在于，所述电路图案层还包括位于导电籽晶层上方的导体加厚层，所述导体加厚层具有0.01-1000μm的厚度，并由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种组成。

19. 一种制造多层电路板的方法，包括：

S1：按照金属箔、中间贴合层、单层电路板、中间贴合层、单层电路板、……、中间贴合层、金属箔的顺序进行配板并层压；

S2：在层压后的多层板上钻孔，其包括通孔和/或盲孔；

S3：在所述孔的孔壁形成导电籽晶层；以及

S4：去除所述金属箔的一部分，以形成电路图案，

其中，步骤S3包括通过离子注入将导电材料注入到所述孔的孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。

20. 一种制造多层电路板的方法，包括：

S1：按照表面贴合层、单层电路板、中间贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层的顺序进行配板并层压；

S2：在层压后的多层板上钻孔，其包括通孔和/或盲孔；

S3：在所述表面贴合层的外表面和所述孔的孔壁形成导电籽晶层；以及

S4：在所述表面贴合层的外表面上形成电路图案，

其中，步骤S3包括通过离子注入将导电材料注入到所述表面贴合层的外表面下方和所述孔的孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。

21. 根据权利要求19或20所述的方法，其特征在于，在所述离子注入期间，所述导电材料的离子获得1-1000keV的能量，被注入到所述孔的孔壁下方和/或所述表面贴合层的外表面下方1-500nm的深度，并与所述基材形成稳定的掺杂结构。

22. 根据权利要求19或20所述的方法，其特征在于，步骤S3还包括通过等离子体沉积将导电材料沉积到所述离子注入层上方，以形成等离子体沉积层，所述等离子体沉积层与所述离子注入层组成所述导电籽晶层。

23. 根据权利要求22所述的方法，其特征在于，在所述等离子体沉积期间，所述导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的所述等离子体沉积层。

24. 根据权利要求19或20所述的方法，其特征在于，构成所述导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

25. 根据权利要求19所述的方法，其特征在于，所述步骤S3还包括：在形成于所述孔壁的所述导电籽晶层上形成导体加厚层。

26. 根据权利要求20所述的方法，其特征在于，步骤S4包括：先在所述导电籽晶层上形成导体加厚层，然后在位于所述表面贴合层的外表面上方的所述导体加厚层上进行图形电镀或全板电镀，从而得到所述电路图案。

27. 根据权利要求25或26所述的方法，其特征在于，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的所述导体加厚层。

28. 根据权利要求20所述的方法，其特征在于，步骤S4包括：直接在形成于所述表面贴合层的外表面的所述导电籽晶层上进行图形电镀或全板电镀，从而得到所述电路图案。

29. 根据权利要求19或20所述的方法，其特征在于，至少一个所述中间贴合层开设有孔，在该孔的孔壁形成有导电层。

30. 根据权利要求19或20所述的方法，其特征在于，至少一个所述单层电路板开设有孔，在该孔的孔壁形成有导电层。

31. 根据权利要求19或20所述的方法，其特征在于，所述中间贴合层和/或所述表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。

32. 一种多层电路板，依次由金属箔、中间贴合层、单层电路板、中间贴合层、单层电路板、……、中间贴合层、金属箔组成，所述多层电路板开设有孔，在所述孔的孔壁形成有导电籽晶层，并且所述金属箔的部分区域被去除以形成电路图案层，其中所述导电籽晶层包括注入到所述孔的孔壁下方的离子注入层。

33. 一种多层电路板，依次由表面贴合层、单层电路板、中间贴合层、单层电路板、……、表面贴合层组成，所述多层电路板开设有孔，在所述孔的孔壁形成有导电籽晶层，并且在所述表面贴合层的部分外表面上形成具有导电籽晶层的电路图案层，其中所述导电籽晶层包括注入到所述孔的孔壁下方和所述表面贴合层的部分外表面下方的离子注入层。

34. 根据权利要求32或33所述的多层电路板，其特征在于，所述离子注入层位于所述孔的孔壁下方和/或所述表面贴合层的部分外表面下方1-500nm的深度，并与所述基材形成稳定的掺杂结构。

35. 根据权利要求32或33所述的多层电路板，其特征在于，所述导电籽晶层还包括附着于所述离子注入层上方的等离子体沉积层，该等离子体沉积层具有1-10000nm的厚度。

36. 根据权利要求32或33所述的多层电路板，其特征在于，所述导电籽晶层由导电材料构成，该导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

37. 根据权利要求32或33所述的多层电路板，其特征在于，在所述导电籽晶层上方，形成有厚度为0.01-1000μm的导体加厚层。

38. 根据权利要求32或33所述的多层电路板，其特征在于，所述孔为贯穿所述多层电路板的通孔、形成于所述多层电路板的表面上的盲孔、或者形成于所述单层电路板或中间贴合层中的盲孔。

39. 根据权利要求32或33所述的多层电路板，其特征在于，所述中间贴合层和/或所述表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。