JP2005019513A - 導電性シート - Google Patents
導電性シート Download PDFInfo
- Publication number
- JP2005019513A JP2005019513A JP2003179343A JP2003179343A JP2005019513A JP 2005019513 A JP2005019513 A JP 2005019513A JP 2003179343 A JP2003179343 A JP 2003179343A JP 2003179343 A JP2003179343 A JP 2003179343A JP 2005019513 A JP2005019513 A JP 2005019513A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating substrate
- hole
- conductive
- back surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
【課題】信頼性の高い電気的接続性を有し、かつ生産コストの低減と寸法精度の向上を両立させた導電性シートを提供する。
【解決手段】導電性シートの絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して、互いに電気的に接続されているものであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層を同一の工程で形成する。
【選択図】 図3
【解決手段】導電性シートの絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して、互いに電気的に接続されているものであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層を同一の工程で形成する。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、導電性シートに関する。より詳細には、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等に好適に用いることができる導電性シートに関する。
【0002】
【従来の技術】
従来より、導電性シートの表裏両面の導電層をスルホールを介して電気的に接続するということが行なわれている。たとえば、スルホールの壁面に対して、蒸着法により導電層を形成させて、これにより絶縁性基体の表面に形成された銅箔等の導電層を電気的に接続しようとする試みが提案されている(特許文献1)。
【0003】
しかしながら、このような方法においては、絶縁性基体上の導電層とスルホール内の導電層との構成が全く異なり一体性に欠けるため、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は全く独立した形成工程を経て製造されるものであるため、製造効率が悪く生産コストを高くしていた。さらに、蒸着法によって効率的に厚い導電層を形成させることは困難であるため、その導電層の厚みがどうしても薄くなり、この点からも信頼性の高い電気的接続を保証することはできなかった。
【0004】
一方、これに対して電気的信頼性を高めるためにスルホール内の導電層を無電解めっき法または電気めっき法により厚く形成することが試みられている。すなわち、まず絶縁性基体の表裏両面に銅箔等を貼り合わせることにより導電層を形成させた後、パンチング、ドリル、プレス、レーザ等の公知の穴開け加工により開孔を施すことにより、絶縁性基体と導電層の両者を貫通するようにしてスルホールを形成させる。その後、触媒処理やカーボンブラック処理を施した後、無電解めっき法や電気めっき法によりスルホールの壁面に対して導電層を形成させる方法が試みられている。
【0005】
しかしながら、この方法においても絶縁性基体の表裏両面の導電層(銅箔等)とスルホール内の導電層(めっき層等)の構成は全く異なり一体性に欠けるため、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は全く独立した製造工程を経て製造されるものであるため生産コストが高くなっていた。
【0006】
さらに、図5に示したようにこの方法により無電解めっき法や電気めっき法によりスルホール502の壁面に形成される導電層504は、該壁面のみに選択的に形成することは困難であり、絶縁性基体501上に予め形成されている導電層503上にも不可避的に形成されることとなるため、結果的に絶縁性基体上の導電層505が極めて厚く形成されることになっていた。このように絶縁性基体上の導電層が厚く形成されると、エッチング等により回路を形成する際に微細な加工をすることが困難となり、加工時間に長時間を要し生産コストを高くするとともに寸法精度そのものも悪化させていた。
【0007】
【特許文献1】
特開平4−286394号公報
【0008】
【発明が解決しようとする課題】
本発明は、上述の現状に鑑みてなされたものであって、その目的とするところは、信頼性の高い電気的接続性を有し、かつ生産コストの低減と寸法精度の向上を両立させた導電性シートを提供することにある。
【0009】
【課題を解決するための手段】
本発明の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して互いに電気的に接続されている導電性シートであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることを特徴としている。このような構成を採用したことにより、絶縁性基体の表裏両面の導電層が互いに信頼性高く電気的に接続可能となるとともに、生産コストの低減と寸法精度の向上を両立させることができる。
【0010】
また、上記導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。これにより、絶縁性基体の表裏両面に形成されている導電層の絶縁性基体に対する密着性が向上し電気的接続の信頼性をさらに向上させることができる。
【0011】
さらに、上記導電層は、上記絶縁性基体にスルホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一工程で形成されることができる。これにより、絶縁性基体の表裏両面とスルホールの壁面とに形成されている導電層の一体化を促進することができ電気的接続の信頼性をさらに高めることができるとともに、生産コストを低減させることができる。また、これにより導電層の厚みを可能な限り薄くし得、もって寸法精度をより向上させることができる。
【0012】
【発明の実施の形態】
<導電性シート>
本発明の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して互いに電気的に接続された構成を有するものである。
【0013】
このような構成を有する本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等に好適に用いることができる。以下、本発明の導電性シートの各構成について説明する。図3(導電性シートの開孔部の概略断面図)に示したように、本発明の導電性シート7は、スルホール2(およびアライメントホール3)が開孔された絶縁性基体1に対して、導電層6(第1導電層4と第2導電層5とを含む)が形成されたものである。
【0014】
<絶縁性基体>
本発明の導電性シートの基材として用いられる絶縁性基体としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。特に、薄い厚みを有するフイルムの形状のものが好適である。後述の導電層の形成に適しているとともに、ロールのような長尺の連続状のものとして加工することが可能となり生産効率を向上させることができるからである。
【0015】
このような絶縁性基体の一例を挙げると、たとえばポリイミド、アラミド、PET等のポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、PEN、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。
【0016】
なお、ここでいうフィルムとは、その厚みが4〜150μm、好ましくは12〜75μm程度のものが好適である。4μm未満では、強度が弱く加工に耐えられない場合があり、150μmを超えると柔軟性に欠けロール状にして取扱いができなくなる場合があるとともに、後述のようにスルホールの壁面に対して導電層を形成する際に支障をきたす場合があるからである。
【0017】
また、このように絶縁性基体の形状は、フィルム状のものが特に適しているが、フィルム状の形状であれば枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその製造における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【0018】
<スルホール>
本発明におけるスルホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このスルホールを介して該絶縁性基体の表裏両面に形成される後述の導電層は互いに電気的に接続されることになる。
【0019】
本発明においては、絶縁性基体に対してこのスルホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の導電層とを一体的に形成することが可能となり、生産コストの低減に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【0020】
このようなスルホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該形状が円形である場合、その内径は5μm〜3mm、好ましくは25〜200μmとすることが好適である。その内径が5μm未満である場合、開孔が困難となり加工コストが高くなるとともに、3mmを超えると絶縁性基体の全表面に占めるスルホールの面積が大きくなり過ぎ有効な回路スペースが確保できなくなる。
【0021】
また、このようなスルホールの開孔密度(数)は、特に限定されるものではないが、通常100cm2当り10個〜1000万個、より一般的には100個〜50万個、さらに一般的には100個〜10万個である。10個未満では、導電性シートの表裏の導電層をスルホールを介して電気的に接続するという実質的な機能が示されなくなるとともに、1000万個を超えると加工上絶縁性基体の強度が維持できなくなり精度が劣るため好ましくない。
【0022】
このようなスルホールは、従来公知の開孔方法(穴開け加工方法)であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば各種レーザ、ドリル、パンチ、プレスなどの開孔手段により絶縁性基体を貫通するようにして開孔される。特にスルホールの内径が80μmよりも小さくなる場合は、各種レーザにより開孔することが好ましい。
【0023】
<導電層>
本発明の導電層は、前記絶縁性基体の表裏両面と前記スルホールの壁面とに形成されるものであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有するようにして形成される。絶縁性基体の表裏両面の導電層は、スルホールを介して電気的に接続されるものであるが、ここでスルホールを介して電気的に接続されるとは、具体的にはこのように絶縁性基体の表裏両面に形成されている導電層がスルホールの壁面に形成される同一構成の導電層により電気的に接続されていることを意味している。このように、絶縁性基体の表裏両面の導電層とスルホールの壁面の導電層とが同一の構成を有することにより、信頼性の高い電気的接続が可能となる。
【0024】
このような導電層は、電気導電性の作用を有する限りその組成が特に限定されるものではないが、Cu、Ni、Cr、Ag、Au、Zn、Pd、SnおよびCoからなる群から選ばれた少なくとも一種の金属または該金属を少なくとも一種含む合金により構成されることが好ましく、単一層として形成することができるとともに、同一組成のものあるいは異なった組成のものを複数層積層して形成することもできる。ここで、該導電層が絶縁性基体の表裏両面とスルホールの壁面とにおいて同一の構成を有するとは、このような積層状態が同一であることを意味し、必ずしもその層の厚さまでもが同一であることを意味するものではない。
【0025】
このような導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。本発明においては、これらの第1導電層および第2導電層がそれぞれ単層または複数層積層されて、導電層を構成することができる。
【0026】
<第1導電層>
本発明の第1導電層は、前記絶縁性基体上に直接形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金をスパッタリング法または蒸着法により形成することができる。この第1導電層は、後述の第2導電層を形成するための言わば下地層としての作用を有するものであり、第2導電層の絶縁性基体に対する密着性を向上させる作用を有するものである。
【0027】
このような第1導電層は、300〜5000Å、好ましくは1000〜3000Åの厚みで形成することが好適である。300Å未満では、後述の第2導電層の密着性を向上させる作用を十分に示すことができず、また5000Åを超えても第2導電層の密着性に大差なく却ってコスト的に不利となる。
【0028】
このような第1導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0029】
なお、2層以上積層する場合は、絶縁性基体上にまずNiやCr等の金属やそれを含む合金を積層し、その上にCu等の金属やそれを含む合金を積層させることが好ましい。NiやCrには、経時的に密着力が劣化するのを防止する作用があり、またその上にCu等の金属やそれを含む合金を積層させることにより第2導電層との密着性を高めることができるからである。
【0030】
<第2導電層>
本発明の第2導電層は、前記第1導電層上に形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金を無電解めっき法または電気めっき法により適用することにより形成されるものである。この第2導電層は、前記第1導電層よりも厚く形成することにより主として電気導電性を付与する作用を奏するものである。
【0031】
このような第2導電層は、0.5〜100μm、好ましくは1〜25μmの厚みで形成することが好適である。0.5μm未満では、電気抵抗が大きくなり過ぎるという問題があり、また100μmを超えても電気導電性に大差なく却ってコスト的に不利となる。
【0032】
このような第2導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0033】
なお、この第2導電層は、比較的厚く形成させる場合には電気めっき法を採用して形成することが好ましく、また比較的薄く形成させる場合には、無電解めっき法を採用して形成することが好ましい。
【0034】
<導電層の積層方法>
本発明の前記導電層は、前記絶縁性基体にスルホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一工程で形成されるものとすることが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の壁面の導電層とを一体的に形成することが可能となり、生産コストの低減に資することができるとともに、信頼性の高い電気的接続を保証することができる。また、寸法精度の向上にも資するものとなる。
【0035】
ここで、導電層が同一工程で形成されるとは、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて該導電層が同時的かつ一体的に形成されることを意味している。
【0036】
すなわち、たとえば該導電層が第1導電層と第2導電層とを含む場合、まず第1導電層が該絶縁性基体の表裏両面と該スルホールの壁面とに対してスパッタリング法または蒸着法により同時的かつ一体的に形成され、続いて第2導電層が該第1導電層上に対して無電解めっき法または電気めっき法により同時的かつ一体的に形成されるような場合が含まれる。このように、導電層が第1導電層と第2導電層を含む場合や、それぞれの層が複数層積層される場合には、各層が上記のように同時的かつ一体的に形成される限り、導電層が同一工程で形成されるものとする。
【0037】
なお、該導電層がスパッタリング法や蒸着法により形成される場合であって、加工装置の特性等により表裏両面を一度に処理することができない場合において、表と裏それぞれについて二回の操作で導電層が形成されるとしても、表裏両面の導電層とスルホールの壁面の導電層は同一工程で形成されるものとする。またこの場合、スルホールの壁面の導電層は、この二回の操作のそれぞれの操作によりホールの中位の高さ(深さ)まで形成されると考えられ、結局二回の操作によりスルホールの壁面全体に導電層が形成されるものと考えられる。また、該ホールの中位の高さ(深さ)部分において導電層が加重的に積層されていたとしても、その部分の構成は絶縁性基体の表面部の導電層の構成と同一の構成とみなすものとする。
【0038】
このように導電層を同一工程で形成することにより、従来、絶縁性基体の表裏両面にまず導電層を形成させた後、スルホールを開孔させ、その後改めてそのスルホールの壁面に対して導電層を形成させていた方法と比較して、導電層の形成工程の回数を半減化することができるため、生産コストを大きく低減させることが可能となった。しかも、同一工程で一体的に形成されるため、信頼性の高い接続効果が得られる。
【0039】
また、上記のような従来法においては、スルホールの壁面のみに対して選択的に導電層を形成させることは困難であり、どうしても絶縁性基体上に予め形成されている導電層の上にまで回り込む形で導電層が形成されてしまう。しかし、これでは導電層の厚みが加重されて形成されることとなり、このように絶縁性基体上の導電層の厚みが厚くなると、回路を形成する加工が困難となり寸法精度そのものも悪化する。これに対して、本発明の上記形成方法によれば、導電層の厚みが加重されることがなく、もって可能な限り導電層の厚みを薄くすることが可能となり、回路を容易に形成することができるとともに寸法精度を悪化することもない。
【0040】
<その他>
本発明の絶縁性基体には、アライメントマークを形成することができる。当該アライメントマークはスルホールの所定の位置を決定する基準となるものであり、通常絶縁性基体の両端(スルホールの設けられていない位置)に形成するのが好適である。
【0041】
このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりスルホールの所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものではない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性基体の両端にこの基体を貫通させるようにしてホールを開けたものが好適である。そしてこのホール(アライメントホールと呼ぶ)はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりスルホールの位置をさらに簡単に決定することができるようになるからである。
【0042】
このようなアライメントホールの大きさとしては、通常5μm〜3mm程度とするのが好ましく、各種レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能である。このようなアライメントホールが、80μmよりも小さい場合には、各種レーザを用いることが好ましい。
【0043】
また、このようなアライメントホールは上記のスルホールと同様、その内壁面に導電層が形成されていても差し支えない。
【0044】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。なお、以下においては図面を参照して説明するが、各図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
【0045】
<実施例1>
本発明の導電性シートの製造方法を図1〜4を用いて説明する。
【0046】
まず、絶縁性基体1として、厚み50μm、幅250mm、長さ100mのポリイミドフィルム(商品名:アピカル、カネボウ製)を、CO2レーザ加工機(三菱電機製)にセットした。そして、この加工機により図1に示したように、該ポリイミドフィルムの表裏両面を貫通するようにして内径70μmのスルホール2と、内径200μmのアライメントホール3をそれぞれ開孔させた。
【0047】
続いて、上記のようにしてCO2レーザにより開孔処理がされた導電性基体1に対して、該処理時に開孔部およびその周辺に生成した炭化物を取除くため以下の処理を行なった。すなわち、該導電性基体1をディスミャ装置にセットし、液温60℃の50g/lの過マンガン酸カリウム水溶液の浸漬浴に70秒間浸漬した後、純水による洗浄を5回繰り返して行なった。
【0048】
その後さらに、液温40℃の5%の硫酸の浸漬浴に2分間浸漬させることにより中和処理した後、再度純水による洗浄を5回繰り返して行なった。続いて、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、上記で生成した炭化物を除去した。
【0049】
次いで、このように炭化物が除去された絶縁性基体1の一端をスパッタリング装置の送出しシャフトにセットし、他端を巻取りシャフトにセットした。一方、このスパッタリング装置の4つのターゲットには、ターゲットNo.1としてNiを、ターゲットNo.2〜4としてCuをそれぞれ取付けた。
【0050】
その後該スパッタリング装置のチャンバーを閉じ、真空ポンプにより真空度を1×10−4Paとした後、Niを取付けたターゲットNo.1に対してはアルゴンガスの注入量100cc/分、ターゲット電流0.6kW/dm2、およびCuを取付けたターゲットNo.2〜4に対してはアルゴンガスの注入量各250cc/分、ターゲット電流1.2kW/dm2の条件下でこれらの金属をスパッタリングさせることにより、絶縁性基体の一方の表面上に第1導電層を形成した。その後、該スパッタリング装置の真空状態を解除した。
【0051】
続いて、上記の絶縁性基体の第1導電層が形成されていない方の表面に対して上記と同様の第1導電層が形成できるように、上記絶縁性基体の表裏を逆にして再度該スパッタリング装置にセットしなおした。そして、上記と同一の条件でスパッタリングを行なうことにより絶縁性基体のもう一方の表面に上記と同じ第1導電層を形成した。
【0052】
図2は、この状態の絶縁性基体を示しており、絶縁性基体1の表裏両面とスルホール2の壁面(およびアライメントホール3の壁面)に対して第1導電層4が形成されている。なお、図2には直接示されていないが、第1導電層4は絶縁性基体1上にNi層がまず積層されその上にCu層が積層された構成となっている。そしてこの構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。
【0053】
また、上記の絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットしその厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、Ni層が100Å、Cu層は2500Åであった。
【0054】
続いて、数回の純水による洗浄を行なった後、表裏両面に上記のようにして第1導電層を形成した絶縁性基体を連続めっき装置にセットし、以下の条件で電気めっきを行なった。すなわち、まず8%の硫酸が充填されている酸活性化槽に上記絶縁性基体を20秒間連続的に浸漬することにより、上記第1導電層に対して酸活性化処理を行なった。
【0055】
次いで、純水による水洗を3回繰り返した後、上記装置のめっき浴にめっき液(硫酸銅110g/l、硫酸160g/l、塩素60ppmおよびトップルチナ380H(奥野製薬工業(株)製)10cc/lからなるもの)を充填し、上記絶縁性基体を1.0m/分の移動速度で連続的に浸漬させ、液温28℃、電流密度4A/dm2の条件下で11分間電気めっきすることにより、前記第1導電層上にCuからなる第2導電層を形成した。
【0056】
図3は、この状態の絶縁性基体を示しており、絶縁性基体1の表裏両面とスルホール2の壁面(およびアライメントホール3の壁面)に対して第1導電層4が形成され、その第1導電層4上に第2導電層5が形成されている。なお、第2導電層5の構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。したがって、該導電層6は第1導電層と第2導電層とを含み、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることになる。
【0057】
また図4は、上記の状態の導電性シート7の概略平面図である。図4において、絶縁性基体1上の導電層6(第1導電層4と第2導電層5とを含む)は省略されている。
【0058】
続いて、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。次いで、高性能フィルタを通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、図3および図4に示した本発明の導電性シート7を得た。
【0059】
また、このようにして得られた導電性シートの一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットし第2導電層の厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、10μm±5%以内であった。
【0060】
なお、上記のようにして得られた導電性シートを幅250mm、長さ300mmの大きさのシート状にカットした。そして、このようにカットされた導電性シートに対して感光用のレジスト処理を行ない、回路パターン形成用のネガマスクをアライメントホールを基準にしてセットした。その後、露光、現像、エッチング、レジスト剥離をそれぞれ行なうことにより、上記導電層に対して回路パターンを形成した。このようにして形成された回路パターンは、上記導電性シートの表裏両面とも非常に高精度であり、形成された回路の寸法を測定するといずれも設計寸法に対して±5%以内であった。また、表裏両面において、電気導電性にも何等問題はなく、極めて信頼性の高い電気的接続効果を示した。
【0061】
<実施例2>
第1導電層を絶縁性基体の表裏両面に形成させるところまでは、実施例1と全く同様にして第1導電層を形成した絶縁性基体を得た。
【0062】
このようにして得た絶縁性基体を、100cc/lのパラジウム系触媒(商品名:アクセレータ、奥野製薬工業(株)製)の浸漬浴に室温で1分間浸漬させることにより、前記第1導電層上に対して触媒処理を施した。
【0063】
続いて、純水による水洗を5回繰り返した後、触媒処理された第1導電層上にに対してスルホール用無電解銅めっき液(商品名:OPC−750無電解銅M(商品名)、奥野製薬工業(株)製)を用いて室温、pH12.9の条件下で無電解めっき処理を施すことによって銅からなる厚さ1μmの第2導電層を形成した。
【0064】
次いで、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。その後、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、絶縁性基体上に第1導電層と第2導電層とを含む導電層が形成された本発明の導電性シートを得た。
【0065】
該導電性シートの導電層は、絶縁性基体の表裏両面とスルホールの壁面とにおいて同一の構成を有していた。また、寸法精度にも優れているとともに、信頼性の高い電気的接続効果を示した。
【0066】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0067】
【発明の効果】
本発明の導電性シートは、信頼性の高い電気的接続性を有し、かつ生産コストの低減と寸法精度の向上を両立させたものである。
【0068】
したがって、本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等、広範囲の用途に適用することができる。すなわち、該導電性シートは、ある大きさにカットするか、あるいはカットせず連続状の形態で複数の回路パターンを形成することができ、上記各種用途に用いることができる。
【図面の簡単な説明】
【図1】スルホールとアライメントホールを開孔した絶縁性基体の開孔部の概略断面図である。
【図2】絶縁性基体上に第1導電層を形成した状態の開孔部の概略断面図である。
【図3】絶縁性基体上に第1導電層および第2導電層を含む導電層を形成した導電性シートの開孔部の概略断面図である。
【図4】本発明の導電性シートの概略平面図である。
【図5】従来の導電性シートの開孔部の概略断面図である。
【符号の説明】
1 絶縁性基体、2 スルホール、3 アライメントホール、4 第1導電層、5 第2導電層、6 導電層、7 導電性シート。
【発明の属する技術分野】
本発明は、導電性シートに関する。より詳細には、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等に好適に用いることができる導電性シートに関する。
【0002】
【従来の技術】
従来より、導電性シートの表裏両面の導電層をスルホールを介して電気的に接続するということが行なわれている。たとえば、スルホールの壁面に対して、蒸着法により導電層を形成させて、これにより絶縁性基体の表面に形成された銅箔等の導電層を電気的に接続しようとする試みが提案されている(特許文献1)。
【0003】
しかしながら、このような方法においては、絶縁性基体上の導電層とスルホール内の導電層との構成が全く異なり一体性に欠けるため、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は全く独立した形成工程を経て製造されるものであるため、製造効率が悪く生産コストを高くしていた。さらに、蒸着法によって効率的に厚い導電層を形成させることは困難であるため、その導電層の厚みがどうしても薄くなり、この点からも信頼性の高い電気的接続を保証することはできなかった。
【0004】
一方、これに対して電気的信頼性を高めるためにスルホール内の導電層を無電解めっき法または電気めっき法により厚く形成することが試みられている。すなわち、まず絶縁性基体の表裏両面に銅箔等を貼り合わせることにより導電層を形成させた後、パンチング、ドリル、プレス、レーザ等の公知の穴開け加工により開孔を施すことにより、絶縁性基体と導電層の両者を貫通するようにしてスルホールを形成させる。その後、触媒処理やカーボンブラック処理を施した後、無電解めっき法や電気めっき法によりスルホールの壁面に対して導電層を形成させる方法が試みられている。
【0005】
しかしながら、この方法においても絶縁性基体の表裏両面の導電層(銅箔等)とスルホール内の導電層(めっき層等)の構成は全く異なり一体性に欠けるため、信頼性の高い電気的接続を保証することはできなかった。また、これら両導電層は全く独立した製造工程を経て製造されるものであるため生産コストが高くなっていた。
【0006】
さらに、図5に示したようにこの方法により無電解めっき法や電気めっき法によりスルホール502の壁面に形成される導電層504は、該壁面のみに選択的に形成することは困難であり、絶縁性基体501上に予め形成されている導電層503上にも不可避的に形成されることとなるため、結果的に絶縁性基体上の導電層505が極めて厚く形成されることになっていた。このように絶縁性基体上の導電層が厚く形成されると、エッチング等により回路を形成する際に微細な加工をすることが困難となり、加工時間に長時間を要し生産コストを高くするとともに寸法精度そのものも悪化させていた。
【0007】
【特許文献1】
特開平4−286394号公報
【0008】
【発明が解決しようとする課題】
本発明は、上述の現状に鑑みてなされたものであって、その目的とするところは、信頼性の高い電気的接続性を有し、かつ生産コストの低減と寸法精度の向上を両立させた導電性シートを提供することにある。
【0009】
【課題を解決するための手段】
本発明の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して互いに電気的に接続されている導電性シートであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることを特徴としている。このような構成を採用したことにより、絶縁性基体の表裏両面の導電層が互いに信頼性高く電気的に接続可能となるとともに、生産コストの低減と寸法精度の向上を両立させることができる。
【0010】
また、上記導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。これにより、絶縁性基体の表裏両面に形成されている導電層の絶縁性基体に対する密着性が向上し電気的接続の信頼性をさらに向上させることができる。
【0011】
さらに、上記導電層は、上記絶縁性基体にスルホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一工程で形成されることができる。これにより、絶縁性基体の表裏両面とスルホールの壁面とに形成されている導電層の一体化を促進することができ電気的接続の信頼性をさらに高めることができるとともに、生産コストを低減させることができる。また、これにより導電層の厚みを可能な限り薄くし得、もって寸法精度をより向上させることができる。
【0012】
【発明の実施の形態】
<導電性シート>
本発明の導電性シートは、絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して互いに電気的に接続された構成を有するものである。
【0013】
このような構成を有する本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等に好適に用いることができる。以下、本発明の導電性シートの各構成について説明する。図3(導電性シートの開孔部の概略断面図)に示したように、本発明の導電性シート7は、スルホール2(およびアライメントホール3)が開孔された絶縁性基体1に対して、導電層6(第1導電層4と第2導電層5とを含む)が形成されたものである。
【0014】
<絶縁性基体>
本発明の導電性シートの基材として用いられる絶縁性基体としては、この種の用途に用いることができる従来公知のものであれば特に限定なくいかなるものも用いることができる。特に、薄い厚みを有するフイルムの形状のものが好適である。後述の導電層の形成に適しているとともに、ロールのような長尺の連続状のものとして加工することが可能となり生産効率を向上させることができるからである。
【0015】
このような絶縁性基体の一例を挙げると、たとえばポリイミド、アラミド、PET等のポリエステル、ポリスルフォン、ポリエーテルイミド、ポリフェニレンオキシド、PEN、液晶ポリマー、ガラス繊維強化エポキシ樹脂、フェノール樹脂、アクリル樹脂等のフィルムを挙げることができる。これらの中でも特に柔軟性に優れ高性能化の可能なポリイミドやガラス繊維強化エポキシ樹脂からなるフィルムを用いることが好ましい。
【0016】
なお、ここでいうフィルムとは、その厚みが4〜150μm、好ましくは12〜75μm程度のものが好適である。4μm未満では、強度が弱く加工に耐えられない場合があり、150μmを超えると柔軟性に欠けロール状にして取扱いができなくなる場合があるとともに、後述のようにスルホールの壁面に対して導電層を形成する際に支障をきたす場合があるからである。
【0017】
また、このように絶縁性基体の形状は、フィルム状のものが特に適しているが、フィルム状の形状であれば枚葉の形態のものであってもロールのような長尺の連続状の形態のものであっても差し支えない。本発明においては、特にその製造における加工効率の観点からロールのような長尺の連続状のものを用いることが好適である。
【0018】
<スルホール>
本発明におけるスルホールとは、前記絶縁性基体の表裏を物理的に貫通するように設けられている小孔であって、このスルホールを介して該絶縁性基体の表裏両面に形成される後述の導電層は互いに電気的に接続されることになる。
【0019】
本発明においては、絶縁性基体に対してこのスルホールを形成した後に後述の導電層を形成することが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の導電層とを一体的に形成することが可能となり、生産コストの低減に資することができるとともに、信頼性の高い電気的接続を保証することができる。
【0020】
このようなスルホールの形状は、前記絶縁性基体の表裏を貫通する限り特に限定されることはなく、たとえばその断面形状を円形のものや多角形状のものとすることができる。該形状が円形である場合、その内径は5μm〜3mm、好ましくは25〜200μmとすることが好適である。その内径が5μm未満である場合、開孔が困難となり加工コストが高くなるとともに、3mmを超えると絶縁性基体の全表面に占めるスルホールの面積が大きくなり過ぎ有効な回路スペースが確保できなくなる。
【0021】
また、このようなスルホールの開孔密度(数)は、特に限定されるものではないが、通常100cm2当り10個〜1000万個、より一般的には100個〜50万個、さらに一般的には100個〜10万個である。10個未満では、導電性シートの表裏の導電層をスルホールを介して電気的に接続するという実質的な機能が示されなくなるとともに、1000万個を超えると加工上絶縁性基体の強度が維持できなくなり精度が劣るため好ましくない。
【0022】
このようなスルホールは、従来公知の開孔方法(穴開け加工方法)であれば特に限定することなくいずれの方法によっても開孔することができる。たとえば各種レーザ、ドリル、パンチ、プレスなどの開孔手段により絶縁性基体を貫通するようにして開孔される。特にスルホールの内径が80μmよりも小さくなる場合は、各種レーザにより開孔することが好ましい。
【0023】
<導電層>
本発明の導電層は、前記絶縁性基体の表裏両面と前記スルホールの壁面とに形成されるものであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有するようにして形成される。絶縁性基体の表裏両面の導電層は、スルホールを介して電気的に接続されるものであるが、ここでスルホールを介して電気的に接続されるとは、具体的にはこのように絶縁性基体の表裏両面に形成されている導電層がスルホールの壁面に形成される同一構成の導電層により電気的に接続されていることを意味している。このように、絶縁性基体の表裏両面の導電層とスルホールの壁面の導電層とが同一の構成を有することにより、信頼性の高い電気的接続が可能となる。
【0024】
このような導電層は、電気導電性の作用を有する限りその組成が特に限定されるものではないが、Cu、Ni、Cr、Ag、Au、Zn、Pd、SnおよびCoからなる群から選ばれた少なくとも一種の金属または該金属を少なくとも一種含む合金により構成されることが好ましく、単一層として形成することができるとともに、同一組成のものあるいは異なった組成のものを複数層積層して形成することもできる。ここで、該導電層が絶縁性基体の表裏両面とスルホールの壁面とにおいて同一の構成を有するとは、このような積層状態が同一であることを意味し、必ずしもその層の厚さまでもが同一であることを意味するものではない。
【0025】
このような導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことができる。本発明においては、これらの第1導電層および第2導電層がそれぞれ単層または複数層積層されて、導電層を構成することができる。
【0026】
<第1導電層>
本発明の第1導電層は、前記絶縁性基体上に直接形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金をスパッタリング法または蒸着法により形成することができる。この第1導電層は、後述の第2導電層を形成するための言わば下地層としての作用を有するものであり、第2導電層の絶縁性基体に対する密着性を向上させる作用を有するものである。
【0027】
このような第1導電層は、300〜5000Å、好ましくは1000〜3000Åの厚みで形成することが好適である。300Å未満では、後述の第2導電層の密着性を向上させる作用を十分に示すことができず、また5000Åを超えても第2導電層の密着性に大差なく却ってコスト的に不利となる。
【0028】
このような第1導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0029】
なお、2層以上積層する場合は、絶縁性基体上にまずNiやCr等の金属やそれを含む合金を積層し、その上にCu等の金属やそれを含む合金を積層させることが好ましい。NiやCrには、経時的に密着力が劣化するのを防止する作用があり、またその上にCu等の金属やそれを含む合金を積層させることにより第2導電層との密着性を高めることができるからである。
【0030】
<第2導電層>
本発明の第2導電層は、前記第1導電層上に形成されるものであり、上記に示した金属または該金属を少なくとも一種含む合金を無電解めっき法または電気めっき法により適用することにより形成されるものである。この第2導電層は、前記第1導電層よりも厚く形成することにより主として電気導電性を付与する作用を奏するものである。
【0031】
このような第2導電層は、0.5〜100μm、好ましくは1〜25μmの厚みで形成することが好適である。0.5μm未満では、電気抵抗が大きくなり過ぎるという問題があり、また100μmを超えても電気導電性に大差なく却ってコスト的に不利となる。
【0032】
このような第2導電層は、前述の通り1層(単層)または2層以上(複数層)積層して形成することができ、2層以上積層される場合は全体として上記厚みを有するものとすることができる。
【0033】
なお、この第2導電層は、比較的厚く形成させる場合には電気めっき法を採用して形成することが好ましく、また比較的薄く形成させる場合には、無電解めっき法を採用して形成することが好ましい。
【0034】
<導電層の積層方法>
本発明の前記導電層は、前記絶縁性基体にスルホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一工程で形成されるものとすることが好ましい。これにより、絶縁性基体の表裏両面の導電層とスルホール内の壁面の導電層とを一体的に形成することが可能となり、生産コストの低減に資することができるとともに、信頼性の高い電気的接続を保証することができる。また、寸法精度の向上にも資するものとなる。
【0035】
ここで、導電層が同一工程で形成されるとは、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて該導電層が同時的かつ一体的に形成されることを意味している。
【0036】
すなわち、たとえば該導電層が第1導電層と第2導電層とを含む場合、まず第1導電層が該絶縁性基体の表裏両面と該スルホールの壁面とに対してスパッタリング法または蒸着法により同時的かつ一体的に形成され、続いて第2導電層が該第1導電層上に対して無電解めっき法または電気めっき法により同時的かつ一体的に形成されるような場合が含まれる。このように、導電層が第1導電層と第2導電層を含む場合や、それぞれの層が複数層積層される場合には、各層が上記のように同時的かつ一体的に形成される限り、導電層が同一工程で形成されるものとする。
【0037】
なお、該導電層がスパッタリング法や蒸着法により形成される場合であって、加工装置の特性等により表裏両面を一度に処理することができない場合において、表と裏それぞれについて二回の操作で導電層が形成されるとしても、表裏両面の導電層とスルホールの壁面の導電層は同一工程で形成されるものとする。またこの場合、スルホールの壁面の導電層は、この二回の操作のそれぞれの操作によりホールの中位の高さ(深さ)まで形成されると考えられ、結局二回の操作によりスルホールの壁面全体に導電層が形成されるものと考えられる。また、該ホールの中位の高さ(深さ)部分において導電層が加重的に積層されていたとしても、その部分の構成は絶縁性基体の表面部の導電層の構成と同一の構成とみなすものとする。
【0038】
このように導電層を同一工程で形成することにより、従来、絶縁性基体の表裏両面にまず導電層を形成させた後、スルホールを開孔させ、その後改めてそのスルホールの壁面に対して導電層を形成させていた方法と比較して、導電層の形成工程の回数を半減化することができるため、生産コストを大きく低減させることが可能となった。しかも、同一工程で一体的に形成されるため、信頼性の高い接続効果が得られる。
【0039】
また、上記のような従来法においては、スルホールの壁面のみに対して選択的に導電層を形成させることは困難であり、どうしても絶縁性基体上に予め形成されている導電層の上にまで回り込む形で導電層が形成されてしまう。しかし、これでは導電層の厚みが加重されて形成されることとなり、このように絶縁性基体上の導電層の厚みが厚くなると、回路を形成する加工が困難となり寸法精度そのものも悪化する。これに対して、本発明の上記形成方法によれば、導電層の厚みが加重されることがなく、もって可能な限り導電層の厚みを薄くすることが可能となり、回路を容易に形成することができるとともに寸法精度を悪化することもない。
【0040】
<その他>
本発明の絶縁性基体には、アライメントマークを形成することができる。当該アライメントマークはスルホールの所定の位置を決定する基準となるものであり、通常絶縁性基体の両端(スルホールの設けられていない位置)に形成するのが好適である。
【0041】
このようなアライメントマークは光学的、電子的、磁気的、目視的あるいはその他の読み取り手段によりスルホールの所定の位置を決定できるものであればいかなるものであっても差し支えなく、またその形成方法としても特に限定されるものではない。たとえば、目視的に読み取る場合にはこのアライメントマークとして絶縁性基体の両端にこの基体を貫通させるようにしてホールを開けたものが好適である。そしてこのホール(アライメントホールと呼ぶ)はさらに好ましくは一定の間隔を持って連続的に開孔させるのが好適である。このような構成を取ることによりスルホールの位置をさらに簡単に決定することができるようになるからである。
【0042】
このようなアライメントホールの大きさとしては、通常5μm〜3mm程度とするのが好ましく、各種レーザ、ドリル、パンチ、プレスなどにより開孔させることが可能である。このようなアライメントホールが、80μmよりも小さい場合には、各種レーザを用いることが好ましい。
【0043】
また、このようなアライメントホールは上記のスルホールと同様、その内壁面に導電層が形成されていても差し支えない。
【0044】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。なお、以下においては図面を参照して説明するが、各図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
【0045】
<実施例1>
本発明の導電性シートの製造方法を図1〜4を用いて説明する。
【0046】
まず、絶縁性基体1として、厚み50μm、幅250mm、長さ100mのポリイミドフィルム(商品名:アピカル、カネボウ製)を、CO2レーザ加工機(三菱電機製)にセットした。そして、この加工機により図1に示したように、該ポリイミドフィルムの表裏両面を貫通するようにして内径70μmのスルホール2と、内径200μmのアライメントホール3をそれぞれ開孔させた。
【0047】
続いて、上記のようにしてCO2レーザにより開孔処理がされた導電性基体1に対して、該処理時に開孔部およびその周辺に生成した炭化物を取除くため以下の処理を行なった。すなわち、該導電性基体1をディスミャ装置にセットし、液温60℃の50g/lの過マンガン酸カリウム水溶液の浸漬浴に70秒間浸漬した後、純水による洗浄を5回繰り返して行なった。
【0048】
その後さらに、液温40℃の5%の硫酸の浸漬浴に2分間浸漬させることにより中和処理した後、再度純水による洗浄を5回繰り返して行なった。続いて、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、上記で生成した炭化物を除去した。
【0049】
次いで、このように炭化物が除去された絶縁性基体1の一端をスパッタリング装置の送出しシャフトにセットし、他端を巻取りシャフトにセットした。一方、このスパッタリング装置の4つのターゲットには、ターゲットNo.1としてNiを、ターゲットNo.2〜4としてCuをそれぞれ取付けた。
【0050】
その後該スパッタリング装置のチャンバーを閉じ、真空ポンプにより真空度を1×10−4Paとした後、Niを取付けたターゲットNo.1に対してはアルゴンガスの注入量100cc/分、ターゲット電流0.6kW/dm2、およびCuを取付けたターゲットNo.2〜4に対してはアルゴンガスの注入量各250cc/分、ターゲット電流1.2kW/dm2の条件下でこれらの金属をスパッタリングさせることにより、絶縁性基体の一方の表面上に第1導電層を形成した。その後、該スパッタリング装置の真空状態を解除した。
【0051】
続いて、上記の絶縁性基体の第1導電層が形成されていない方の表面に対して上記と同様の第1導電層が形成できるように、上記絶縁性基体の表裏を逆にして再度該スパッタリング装置にセットしなおした。そして、上記と同一の条件でスパッタリングを行なうことにより絶縁性基体のもう一方の表面に上記と同じ第1導電層を形成した。
【0052】
図2は、この状態の絶縁性基体を示しており、絶縁性基体1の表裏両面とスルホール2の壁面(およびアライメントホール3の壁面)に対して第1導電層4が形成されている。なお、図2には直接示されていないが、第1導電層4は絶縁性基体1上にNi層がまず積層されその上にCu層が積層された構成となっている。そしてこの構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。
【0053】
また、上記の絶縁性基体の一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットしその厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、Ni層が100Å、Cu層は2500Åであった。
【0054】
続いて、数回の純水による洗浄を行なった後、表裏両面に上記のようにして第1導電層を形成した絶縁性基体を連続めっき装置にセットし、以下の条件で電気めっきを行なった。すなわち、まず8%の硫酸が充填されている酸活性化槽に上記絶縁性基体を20秒間連続的に浸漬することにより、上記第1導電層に対して酸活性化処理を行なった。
【0055】
次いで、純水による水洗を3回繰り返した後、上記装置のめっき浴にめっき液(硫酸銅110g/l、硫酸160g/l、塩素60ppmおよびトップルチナ380H(奥野製薬工業(株)製)10cc/lからなるもの)を充填し、上記絶縁性基体を1.0m/分の移動速度で連続的に浸漬させ、液温28℃、電流密度4A/dm2の条件下で11分間電気めっきすることにより、前記第1導電層上にCuからなる第2導電層を形成した。
【0056】
図3は、この状態の絶縁性基体を示しており、絶縁性基体1の表裏両面とスルホール2の壁面(およびアライメントホール3の壁面)に対して第1導電層4が形成され、その第1導電層4上に第2導電層5が形成されている。なお、第2導電層5の構成は絶縁性基体上の表裏両面とスルホールの壁面とにおいて同一の構成となっている。したがって、該導電層6は第1導電層と第2導電層とを含み、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることになる。
【0057】
また図4は、上記の状態の導電性シート7の概略平面図である。図4において、絶縁性基体1上の導電層6(第1導電層4と第2導電層5とを含む)は省略されている。
【0058】
続いて、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。次いで、高性能フィルタを通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、図3および図4に示した本発明の導電性シート7を得た。
【0059】
また、このようにして得られた導電性シートの一方の端から10m、50mおよび90mの地点においてサンプリングを行ない、FIB装置を用いて断面をカットし第2導電層の厚みを測定したところ、各地点とも絶縁性基体の表裏両面共通で、10μm±5%以内であった。
【0060】
なお、上記のようにして得られた導電性シートを幅250mm、長さ300mmの大きさのシート状にカットした。そして、このようにカットされた導電性シートに対して感光用のレジスト処理を行ない、回路パターン形成用のネガマスクをアライメントホールを基準にしてセットした。その後、露光、現像、エッチング、レジスト剥離をそれぞれ行なうことにより、上記導電層に対して回路パターンを形成した。このようにして形成された回路パターンは、上記導電性シートの表裏両面とも非常に高精度であり、形成された回路の寸法を測定するといずれも設計寸法に対して±5%以内であった。また、表裏両面において、電気導電性にも何等問題はなく、極めて信頼性の高い電気的接続効果を示した。
【0061】
<実施例2>
第1導電層を絶縁性基体の表裏両面に形成させるところまでは、実施例1と全く同様にして第1導電層を形成した絶縁性基体を得た。
【0062】
このようにして得た絶縁性基体を、100cc/lのパラジウム系触媒(商品名:アクセレータ、奥野製薬工業(株)製)の浸漬浴に室温で1分間浸漬させることにより、前記第1導電層上に対して触媒処理を施した。
【0063】
続いて、純水による水洗を5回繰り返した後、触媒処理された第1導電層上にに対してスルホール用無電解銅めっき液(商品名:OPC−750無電解銅M(商品名)、奥野製薬工業(株)製)を用いて室温、pH12.9の条件下で無電解めっき処理を施すことによって銅からなる厚さ1μmの第2導電層を形成した。
【0064】
次いで、このように第2導電層が形成された絶縁性基体に対して純水による水洗を5回繰り返して行なった。その後、高性能フィルタ(フィルタの開孔部の大きさが0.5μm以下)を通した105℃の乾燥エアにより水切りを行ない、充分に乾燥させることにより、絶縁性基体上に第1導電層と第2導電層とを含む導電層が形成された本発明の導電性シートを得た。
【0065】
該導電性シートの導電層は、絶縁性基体の表裏両面とスルホールの壁面とにおいて同一の構成を有していた。また、寸法精度にも優れているとともに、信頼性の高い電気的接続効果を示した。
【0066】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0067】
【発明の効果】
本発明の導電性シートは、信頼性の高い電気的接続性を有し、かつ生産コストの低減と寸法精度の向上を両立させたものである。
【0068】
したがって、本発明の導電性シートは、半導体用基板や電気、電子部品用回路基板、各種パッケージング、自動車部品、太陽電池、アンテナ回路基板等、広範囲の用途に適用することができる。すなわち、該導電性シートは、ある大きさにカットするか、あるいはカットせず連続状の形態で複数の回路パターンを形成することができ、上記各種用途に用いることができる。
【図面の簡単な説明】
【図1】スルホールとアライメントホールを開孔した絶縁性基体の開孔部の概略断面図である。
【図2】絶縁性基体上に第1導電層を形成した状態の開孔部の概略断面図である。
【図3】絶縁性基体上に第1導電層および第2導電層を含む導電層を形成した導電性シートの開孔部の概略断面図である。
【図4】本発明の導電性シートの概略平面図である。
【図5】従来の導電性シートの開孔部の概略断面図である。
【符号の説明】
1 絶縁性基体、2 スルホール、3 アライメントホール、4 第1導電層、5 第2導電層、6 導電層、7 導電性シート。
Claims (3)
- 絶縁性基体の表裏両面に導電層が形成され、その表裏両面の導電層が該絶縁性基体を貫通するようにして開孔されているスルホールを介して互いに電気的に接続されている導電性シートであって、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一の構成を有する導電層が形成されていることを特徴とする導電性シート。
- 前記導電層は、スパッタリング法または蒸着法により形成される第1導電層と、無電解めっき法または電気めっき法により形成される第2導電層とを含むことを特徴とする請求項1記載の導電性シート。
- 前記導電層は、前記絶縁性基体にスルホールが開孔された後、該絶縁性基体の表裏両面と該スルホールの壁面とにおいて同一工程で形成されることを特徴とする請求項1記載の導電性シート。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003179343A JP2005019513A (ja) | 2003-06-24 | 2003-06-24 | 導電性シート |
PCT/JP2004/008715 WO2004113065A1 (ja) | 2003-06-24 | 2004-06-21 | 表裏両面の導電層がスルホ−ルを介して互いに電気的に接続されている導電性シート |
TW93118373A TWI277379B (en) | 2003-06-24 | 2004-06-24 | Conducting plate having top and bottom conductor layers electrically connected by vias |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003179343A JP2005019513A (ja) | 2003-06-24 | 2003-06-24 | 導電性シート |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005019513A true JP2005019513A (ja) | 2005-01-20 |
Family
ID=33535062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003179343A Pending JP2005019513A (ja) | 2003-06-24 | 2003-06-24 | 導電性シート |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2005019513A (ja) |
TW (1) | TWI277379B (ja) |
WO (1) | WO2004113065A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2129199A1 (en) * | 2008-05-28 | 2009-12-02 | LG Electronics Inc. | Method of manufactoring flexible film |
EP2146561A1 (en) * | 2008-05-28 | 2010-01-20 | LG Electronics Inc. | Flexible film and display device including the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5637719B2 (ja) * | 1973-03-28 | 1981-09-02 | ||
JPS6295894A (ja) * | 1985-10-23 | 1987-05-02 | 株式会社エイト工業 | スル−ホ−ル基板の製造方法 |
JPH02301187A (ja) * | 1989-05-16 | 1990-12-13 | Casio Comput Co Ltd | 両面配線基板の製造方法 |
-
2003
- 2003-06-24 JP JP2003179343A patent/JP2005019513A/ja active Pending
-
2004
- 2004-06-21 WO PCT/JP2004/008715 patent/WO2004113065A1/ja active Application Filing
- 2004-06-24 TW TW93118373A patent/TWI277379B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2004113065A1 (ja) | 2004-12-29 |
TWI277379B (en) | 2007-03-21 |
TW200507719A (en) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7523548B2 (en) | Method for producing a printed circuit board | |
US20060254052A1 (en) | Conductive sheet having conductive layer with improved adhesion and product including the same | |
JP4741616B2 (ja) | フォトレジスト積層基板の形成方法 | |
JP3641632B1 (ja) | 導電性シート、それを用いた製品およびその製造方法 | |
JP2012094918A (ja) | 銅表面の対樹脂接着層、配線基板および接着層形成方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
CN100482034C (zh) | 金属层形成方法 | |
JP2006278950A (ja) | プリント配線板およびその製造方法 | |
CN100424226C (zh) | 聚合物基质的无电金属喷镀的方法 | |
TW556462B (en) | Method for manufacturing double-sided circuit board | |
JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
JP2008053682A (ja) | ポリイミド配線板の製造方法 | |
JP2006502590A (ja) | プリント回路基板の製造方法 | |
JP2005032901A (ja) | 導電性シート | |
JP2005060772A (ja) | フレキシブルプリント基板の製法およびそれに用いられる回路用基材 | |
JP4702711B2 (ja) | 金属化フィルム及び金属箔 | |
JP2005019513A (ja) | 導電性シート | |
KR910000079B1 (ko) | 회로 형성법 | |
WO2005015966A1 (ja) | プリント配線板およびその製造方法 | |
JP2005025514A (ja) | アンテナ内蔵非接触型icカード用の導電性シートおよびアンテナ内蔵非接触型icカード | |
JP2004349693A (ja) | 銅表面の対樹脂接着層 | |
JPH0194695A (ja) | 導体回路板の製造方法 | |
TW201334646A (zh) | 印刷電路板及其製造方法 | |
JP4703551B2 (ja) | 配線回路基板およびその製造方法 | |
JP4186394B2 (ja) | フィルムキャリア及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |