JPS6295894A - スル−ホ−ル基板の製造方法 - Google Patents
スル−ホ−ル基板の製造方法Info
- Publication number
- JPS6295894A JPS6295894A JP23538085A JP23538085A JPS6295894A JP S6295894 A JPS6295894 A JP S6295894A JP 23538085 A JP23538085 A JP 23538085A JP 23538085 A JP23538085 A JP 23538085A JP S6295894 A JPS6295894 A JP S6295894A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- plating
- hole
- metal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スルーホール用の穴が穿設されているセラミ
ックの基板の表面の所要個所及び穴内に金属被膜を形成
して、穴内がスルーホールとなる回路としたスルーホー
ル基板の製造方法に関する。
ックの基板の表面の所要個所及び穴内に金属被膜を形成
して、穴内がスルーホールとなる回路としたスルーホー
ル基板の製造方法に関する。
従来のこの種のセラミックを基板とする、スルーホール
基板の製造方法としては、次に記載する製造方法等が使
用されていた。
基板の製造方法としては、次に記載する製造方法等が使
用されていた。
その１つの方法としては、穴が形成されているセラミッ
クの基板上の回路となるべき部分を、パラジウム等のペ
ースト状の触媒を塗布した後、これを焼成し活性化した
後、これに無電解メッキを施して、穴内及び表面の回路
となるべき部分にニッケルメッキ等の金属を析出させて
金属メッキするものである。
クの基板上の回路となるべき部分を、パラジウム等のペ
ースト状の触媒を塗布した後、これを焼成し活性化した
後、これに無電解メッキを施して、穴内及び表面の回路
となるべき部分にニッケルメッキ等の金属を析出させて
金属メッキするものである。
この方法は、ペースト状の触媒により表面および穴の中
を活性にして無電解メッキにより金属メッキすることで
穴内を導通させるものである。
を活性にして無電解メッキにより金属メッキすることで
穴内を導通させるものである。
その他の方法としては、穴を含むセラミックの基板の全
表面をパラジウム等の触媒溶液中に浸漬付着させ活性化
した後に、無電解メッキを施して基板の全表面及び穴内
に金属を析出させ、金属メッキを行う。
表面をパラジウム等の触媒溶液中に浸漬付着させ活性化
した後に、無電解メッキを施して基板の全表面及び穴内
に金属を析出させ、金属メッキを行う。
次に、表面の金属メッキの回路となる部分を除いて、エ
ツチングにより表面の金属メッキを除去し、回路となる
部・分及び穴内の金属メッキを残すことで、スルーホー
ルと回路を形成するもの等である。
ツチングにより表面の金属メッキを除去し、回路となる
部・分及び穴内の金属メッキを残すことで、スルーホー
ルと回路を形成するもの等である。
前述のセラミックを基板とするスルーホール基板の製造
方法においては、表面を活性化して無電解メッキをする
ために、セラミックの基板と金属メッキの密着力が弱か
った。
方法においては、表面を活性化して無電解メッキをする
ために、セラミックの基板と金属メッキの密着力が弱か
った。
そのために、スルーホール、回路部分にリード線、電子
部品等の回路部品をハンダ付する際に、その熱によって
金属メッキが剥離する虞れがある等、耐熱性、及び密着
力の弱さに問題があった。
部品等の回路部品をハンダ付する際に、その熱によって
金属メッキが剥離する虞れがある等、耐熱性、及び密着
力の弱さに問題があった。
そして、これを改善すべくセラミックの表面を粗くする
ことも行われているが、このための表面を粗化する化学
処理や、ガラス粒子等を吹付けるサンドブラスト処理を
必要とする等、その製造工程が増加する欠点があった。
ことも行われているが、このための表面を粗化する化学
処理や、ガラス粒子等を吹付けるサンドブラスト処理を
必要とする等、その製造工程が増加する欠点があった。
叉、無電解メッキであるため、大向のメッキ液流通が悪
く、大向が完全にメッキできなくてスルーホールとはな
らないことがある。
く、大向が完全にメッキできなくてスルーホールとはな
らないことがある。
更に、無電解メッキにより、メッキ厚を厚くするために
は長時間のメッキ工程が必要であったり、良質の銅箔が
得られない等の多くの欠点が見られた。
は長時間のメッキ工程が必要であったり、良質の銅箔が
得られない等の多くの欠点が見られた。
本発明は、従来のセラミックを基板とするスルーホール
基板の製造方法の前述の諸欠点を除去するためのもので
、粗面化の前処理工程を必要としないにも拘らず、密着
力が強いために耐熱性や耐剥離力に強く、大向も密着力
の強い完全なメッキ層ができると共に、メッキ厚の厚い
セラミックを基板とするスルーホール基板の製造方法を
提供することを目的する。
基板の製造方法の前述の諸欠点を除去するためのもので
、粗面化の前処理工程を必要としないにも拘らず、密着
力が強いために耐熱性や耐剥離力に強く、大向も密着力
の強い完全なメッキ層ができると共に、メッキ厚の厚い
セラミックを基板とするスルーホール基板の製造方法を
提供することを目的する。
本発明は前述の目的を達成するために、セラミックの全
表面及び大向に、金属のスパッタリングにより金属層を
形成して導電層とした扱銅の電気メッキで所要厚の銅メ
ッキ層を構成する。
表面及び大向に、金属のスパッタリングにより金属層を
形成して導電層とした扱銅の電気メッキで所要厚の銅メ
ッキ層を構成する。
次に、表面の回路となるべき部分、及び大向を除いて前
記金属層、銅メッキ層を除去してスルーホールを有する
回路を形成することを要旨とするものである。
記金属層、銅メッキ層を除去してスルーホールを有する
回路を形成することを要旨とするものである。
以下に本発明の詳細な説明する。
セラミックは、これを基板厚に焼成するに当り、スルー
ホールとなるべき穴を形成して置き、もしくは基板焼成
後、穴を形成する。
ホールとなるべき穴を形成して置き、もしくは基板焼成
後、穴を形成する。
この基板はスパッタリング工法によって、金、クロム、
タングステン、タンタル等の金属が付着される。
タングステン、タンタル等の金属が付着される。
これ等の金属は、スパッタリング工法の特徴により大向
にも入り込む、全表面にこれ等の金属による導電、或い
は誘電体の被膜が形成される。
にも入り込む、全表面にこれ等の金属による導電、或い
は誘電体の被膜が形成される。
次に、この被膜を一方の極として電気メッキをすること
ができるので、銅の電気メッキを行って銅メッキ層を形
成する。
ができるので、銅の電気メッキを行って銅メッキ層を形
成する。
この銅の電気メッキは、比較的短時間で大きなメッキ厚
とすることができ、しかも均等なメッキ厚が得られるも
ので、３０〜５０ミクロンの厚さが回路基板として適当
である。
とすることができ、しかも均等なメッキ厚が得られるも
ので、３０〜５０ミクロンの厚さが回路基板として適当
である。
この、導電体、誘電体となる金属被膜及び銅メッキは、
回路となる部分、及びスルーホールとなる大向を除いて
、これを化学的に除去するエツチングにより除去され、
これによって回路、スルーホールとなる金属被膜及び銅
メッキが残る。
回路となる部分、及びスルーホールとなる大向を除いて
、これを化学的に除去するエツチングにより除去され、
これによって回路、スルーホールとなる金属被膜及び銅
メッキが残る。
この回路部分及びスルーホールには、ハンダ付をしては
いけない部分にハンダレジストを形成した後にハンダメ
ッキを行って、リード線、或いは電子部品等の回路部品
のハンダ付が容易に行なえるようにするものである。
いけない部分にハンダレジストを形成した後にハンダメ
ッキを行って、リード線、或いは電子部品等の回路部品
のハンダ付が容易に行なえるようにするものである。
上記実施例における導電体、誘電体の金属被膜としては
、セラミックとの密着性の良いニクロム、タングステン
等が最も望ましく、又銅メッキの他にも良導電性を有す
る金、銀等の電気メッキを採用することもできる。
、セラミックとの密着性の良いニクロム、タングステン
等が最も望ましく、又銅メッキの他にも良導電性を有す
る金、銀等の電気メッキを採用することもできる。
〔発明の効果〕
本発明は叙上のように、セラミックの全表面に、スパッ
タリングによりこれと良く密着した導電体、誘電体の金
属被膜を形成し、これを一方の極として良導電性金属の
電気メッキを行い、回路及びスルーホールを除いて前記
金属被膜、前記導電性金属のメッキ層をエツチングで除
去し、回路及びスルーホールを形成するものである。
タリングによりこれと良く密着した導電体、誘電体の金
属被膜を形成し、これを一方の極として良導電性金属の
電気メッキを行い、回路及びスルーホールを除いて前記
金属被膜、前記導電性金属のメッキ層をエツチングで除
去し、回路及びスルーホールを形成するものである。
従って、スパッタリングによる金属被膜はセラミックと
強固に密着し、従来のようなハンダ付による剥離のよう
な耐熱性や密着性等に問題を生じることがない。
強固に密着し、従来のようなハンダ付による剥離のよう
な耐熱性や密着性等に問題を生じることがない。
そして、スパッタリングによる金属被膜は、スルーホー
ルとなる大向にも完全に形成されるので、電気メッキの
層も完全なものとなり、不導通のスルーホールとなるこ
とがない。
ルとなる大向にも完全に形成されるので、電気メッキの
層も完全なものとなり、不導通のスルーホールとなるこ
とがない。
更に、電気メッキは比較的短時間で厚く形成することが
できるから、回路厚として適当な３０〜５０ミクロンの
厚さに、短時間で、しかも簡単に且つ均厚に形成できる
ものである。
できるから、回路厚として適当な３０〜５０ミクロンの
厚さに、短時間で、しかも簡単に且つ均厚に形成できる
ものである。
しかも、エツチングで回路、スルーホール以外の部分を
除去することで、基板ができるため、その製造が短時間
に、且つ均質に製作できる利点を有するものである。
除去することで、基板ができるため、その製造が短時間
に、且つ均質に製作できる利点を有するものである。
Claims (1)
- 穴が穿設されているセラミックの基板の表面と穴内に、
スパッタリングにより金属層を形成し、更に電気メッキ
により前記のスパッタリングによる金属層の表面に導電
金属を析出させ、次にエッチングにより所要の部分の金
属層と導電金属を除去して回路を形成することを特徴と
するスルーホール基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23538085A JPS6295894A (ja) | 1985-10-23 | 1985-10-23 | スル−ホ−ル基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23538085A JPS6295894A (ja) | 1985-10-23 | 1985-10-23 | スル−ホ−ル基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6295894A true JPS6295894A (ja) | 1987-05-02 |
Family
ID=16985221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23538085A Pending JPS6295894A (ja) | 1985-10-23 | 1985-10-23 | スル−ホ−ル基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6295894A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301187A (ja) * | 1989-05-16 | 1990-12-13 | Casio Comput Co Ltd | 両面配線基板の製造方法 |
| WO2004113065A1 (ja) * | 2003-06-24 | 2004-12-29 | Fcm Co., Ltd. | 表裏両面の導電層がスルホ−ルを介して互いに電気的に接続されている導電性シート |
| WO2005005142A1 (ja) * | 2003-07-10 | 2005-01-20 | Fcm Co., Ltd. | スルホールまたはビアホールを２以上形成した導電性シート |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49121174A (ja) * | 1973-03-28 | 1974-11-19 |
-
1985
- 1985-10-23 JP JP23538085A patent/JPS6295894A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49121174A (ja) * | 1973-03-28 | 1974-11-19 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301187A (ja) * | 1989-05-16 | 1990-12-13 | Casio Comput Co Ltd | 両面配線基板の製造方法 |
| WO2004113065A1 (ja) * | 2003-06-24 | 2004-12-29 | Fcm Co., Ltd. | 表裏両面の導電層がスルホ−ルを介して互いに電気的に接続されている導電性シート |
| WO2005005142A1 (ja) * | 2003-07-10 | 2005-01-20 | Fcm Co., Ltd. | スルホールまたはビアホールを２以上形成した導電性シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235139A (en) | Method for fabricating printed circuits | |
| US3099608A (en) | Method of electroplating on a dielectric base | |
| JPS6142993A (ja) | 樹脂への導体層形成方法 | |
| US4416914A (en) | Electrical conductors arranged in multiple layers and preparation thereof | |
| US3984290A (en) | Method of forming intralayer junctions in a multilayer structure | |
| JPS58119111A (ja) | 電気的に導電性の非金属パタ−ンを部分的に金属化する方法 | |
| JPS59215790A (ja) | 印刷回路板の製造法 | |
| JPS6295894A (ja) | スル−ホ−ル基板の製造方法 | |
| DE69316750T2 (de) | Verfahren zur herstellung einer leiterplatte. | |
| US3666639A (en) | Method for coating metals or insulating substrates having a vitreous binder | |
| JPH06260759A (ja) | プリント回路板の製造方法 | |
| EP0252941A1 (en) | Fabrication of electrical conductor by augmentation replacement process | |
| JP2828321B2 (ja) | セラミックス基板の銅めっき方法 | |
| US3934985A (en) | Multilayer structure | |
| JPS5892293A (ja) | 回路板およびその製造方法 | |
| JPS6352796B2 (ja) | ||
| JPH0564235B2 (ja) | ||
| JP2914019B2 (ja) | 電子部品の製造方法 | |
| JPS6163581A (ja) | 無機質表面に金属皮膜を形成させる方法 | |
| SU367747A1 (ru) | Способ металлизации поверхности комбинированной подложки диэлектрик-металл | |
| JPH0555750A (ja) | 多層プリント配線板とその製造方法 | |
| WO1998019858A1 (en) | Circuit comprising microstrip conductor and method for making the same | |
| JPH0878801A (ja) | 回路基板およびその製造方法 | |
| JPS61121389A (ja) | セラミツク配線板 | |
| JPH0216788A (ja) | セラミックプリント配線板 |