JPH0878801A - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法

Info

Publication number
JPH0878801A
JPH0878801A JP6207297A JP20729794A JPH0878801A JP H0878801 A JPH0878801 A JP H0878801A JP 6207297 A JP6207297 A JP 6207297A JP 20729794 A JP20729794 A JP 20729794A JP H0878801 A JPH0878801 A JP H0878801A
Authority
JP
Japan
Prior art keywords
plating
film
substrate
thin film
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6207297A
Other languages
English (en)
Inventor
Mitsuru Nakano
充 中野
Masayuki Hasegawa
正幸 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP6207297A priority Critical patent/JPH0878801A/ja
Publication of JPH0878801A publication Critical patent/JPH0878801A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)

Abstract

(57)【要約】 【目的】基板に接着強度の高い金属薄膜を無電解メッキ
により形成する方法を提供する。 【構成】アルミナなどの絶縁基板に、まず成膜速度は小
さいが接着強度の大きい薄膜無電解メッキを施し、続い
て成膜速度の大きい厚膜無電解メッキを施す。このよう
な二段階メッキを行うことにより接着強度の高いメッキ
層を短時間で形成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】金属薄膜からなる回路パタ−ンが
形成された回路基板およびその製造方法に関する。
【0002】
【従来の技術】従来から絶縁材料、誘電材料、圧電材料
などからなる基板に様々な金属を形成した回路基板がつ
くられている。前記回路基板は例えばAu、Ag、Cu
などの導電性材料からなる薄膜が、無電解メッキやスパ
ッタリングなどの方法により、例えば絶縁性基板に形成
された構成となっている。
【0003】従来の回路基板の製造方法を説明する。
【0004】まずアルミナなどからなる絶縁性基板を準
備する。次に基板表面を洗浄・粗化するために20℃に
保った20%フッ酸水溶液に10分間浸漬される。その
後触媒となるめっき成長の核を付与するために、活性化
感受性化処理が行われる。この活性化感受性化処理はセ
ンシタイジング−アクチベ−ション法およびレドックス
反応によるもので塩化第二錫水溶液(濃度は例えば1.
0g・dm-3とする)と塩酸(濃度は例えば1.2g・
dm-3とする)との混合溶液中で、二価のSnイオンを基
板表面に吸着させ、続いて塩化パラジウム(濃度は例え
ば0.1g・dm-3とする)と塩酸(濃度は例えば0.
12g・dm-3とする)との混合溶液中でパラジウム核
を沈着させる。なお反応条件は温度が25℃、時間が1
分間とする。
【0005】そして目標とするめっき厚みによりCuイオ
ンなどの濃度を変えためっき浴を用いる。すなわち薄付
けめっき方法による薄膜形成を行う場合は、EDTAで錯体
化されたCuイオンを2.5g・dm-3、ホルムアルデヒ
ドを4.0g・dm-3、水酸化ナトリウムを8.0g・
dm-3それぞれ含むめっき浴を準備する。前記めっき浴
を36℃に保って膜厚が1.0μmの薄膜が形成され
る。また厚付けめっき方法による薄膜形成を行う場合は
EDTAで錯体化されたCuイオンを9.0g・dm-3、ホル
ムアルデヒドを3.5g・dm-3、水酸化ナトリウムを
3.5g・dm-3それぞれ含むめっき浴を用いると良
い。前記めっき浴を70℃に保って膜厚が3.0μmの
薄膜が形成される。
【0006】
【発明が解決しようとする課題】しかしながら従来の薄
付けメッキ方法による薄膜形成では薄膜と基板との接着
強度が大きいが、メッキ層の成膜速度が小さく長時間を
要する。例えばめっき厚みを1.0μm形成しようとす
れば2時間30分要する。またメッキ層の成膜速度が速
い厚付けメッキ方法によれば、薄膜と基板との接着強度
が小さいという問題がある。
【0007】本発明は上記問題点を解決するためになさ
れたものであり、薄付けメッキ方法による第一メッキ層
と厚付けメッキ方法による第二メッキ層とから構成され
たメッキ層を有することを特徴とする回路パタ−ン基板
およびその製造方法を提供するものである。
【0008】
【課題を解決するための手段】本発明の請求項1にかか
る回路基板は、第一メッキ層と第二メッキ層とから構成
されたメッキ層を有することを特徴とする。本発明の請
求項2に係る回路基板の製造方法は、第一メッキ層と第
二メッキ層とを互いに事なる成膜速度で基板に形成する
ことを特徴とする。
【0009】
【作用】本発明に係る回路基板は基板との接着界面に接
着強度の大きな薄膜メッキ層を有しているので、無電解
メッキにより形成された金属薄膜が基板から剥離しにく
くなる。また本発明にかかるメッキ形成方法は、薄膜メ
ッキ形成方法と厚膜メッキ形成方法とを有しているの
で、所定の厚みのメッキ膜を短時間で形成することがで
きる。
【0010】
【実施例】まずアルミナなどからなる絶縁性基板を準備
する。次に基板表面を洗浄・粗化するために20℃に保
った20%フッ酸水溶液に10分間浸漬される。
【0011】次に触媒となるめっき成長の核を付与する
ために、活性化感受性化処理が行われる。この活性化感
受性化処理はセンシタイジング−アクチベ−ション法お
よびレドックスト反応によるもので塩化第二錫水溶液
(濃度は例えば1.0g・dm-3とする)と塩酸(濃度
は例えば1.2g・dm-3とする)との混合溶液中で、
二価のSnイオンを基板表面に吸着させ、続いて塩化パラ
ジウム(濃度は例えば0.1g・dm-3とする)と塩酸
(濃度は例えば0.12g・dm-3とする)との混合溶
液中でパラジウム核を沈着させる。なお反応温度は25
℃、反応時間は1分間とする。
【0012】次にEDTAで錯体化されたCuイオンを2.5
g・dm-3、ホルムアルデヒドを4.0g・dm-3、水
酸化ナトリウムを8.0g・dm-3それぞれ含むめっき
浴で36℃、3.0dm2 /lの条件でメッキ膜厚を
0.2μm形成する。この成膜条件によるメッキ膜の成
膜速度は0.4μm/hrであり、0.2μmの膜厚を
形成するのに要する時間は30分であった。
【0013】次にEDTAで錯体化されたCuイオンを9.0
g・dm-3、ホルムアルデヒドを3.5g・dm-3、水
酸化ナトリウムを3.5g・dm-3それぞれ含むめっき
浴で70℃、3.0dm2 /lの条件でメッキ膜厚を
3.0μm形成する。この成膜条件によるメッキ膜の成
膜速度は5μm/hrであり、3.0μmの膜厚を形成
するのに要する時間は36分であった。すなわち3.4
μmのメッキ層を成膜するには1時間6分を要した。前
記製造方法により二層構造を有するメッキ膜が基板に形
成される。
【0014】前記製造方法により無電解銅めっき膜が端
面電極として形成された電子部品の電極強度をタワミ強
度および端子電極固着力を測定することにより評価し
た。
【0015】タワミ強度とは図1に示すように、幅 100
mmのガラスエポキシ基板にハンダ付けされた電子部品
が、ガラスエポキシ基板をたわませて基板から外れたと
きのたわみ量Aで表すものである。また端子電極固着力
とは図2に示すようにガラスエポキシ基板にハンダ付け
された電子部品にガラスエポキシ基板と平行な力を加
え、外れた時の力Fで表すものである。
【0016】
【表1】
【0017】表1にこれらのタワミ強度と端子電極固着
力を本実施例による電子部品について測定した値と従来
例の値とを示す。表1から明らかなように本実施例によ
る電子部品のタワミ強度は従来例の2倍以上でそのバラ
ツキも小さく、強度が大幅に改善されていることが分か
る。また端子電極固着力も従来例より向上している。
【0018】以上の結果から二段階により形成されたメ
ッキ層からなる端子電極は、二層構造を有し基板との接
着強度が改善されたものとなっている。
【0019】
【発明の効果】二種のメッキ浴により連続して、組織の
異なる同一組成の金属薄膜を形成することにより、接着
強度が大きいメッキ層を短時間で形成することができ
る。
【図面の簡単な説明】
【図1】タワミ強度の測定方法を示す図である。
【図2】端子電極固着力の測定方法を示す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第一メッキ層と第二メッキ層とから構成さ
    れたメッキ層を有することを特徴とする回路基板。
  2. 【請求項2】請求項1記載の第一メッキ層と第二メッキ
    層とを互いに異なる成膜速度で基板に形成することを特
    徴とする回路基板の製造方法。
JP6207297A 1994-08-31 1994-08-31 回路基板およびその製造方法 Pending JPH0878801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6207297A JPH0878801A (ja) 1994-08-31 1994-08-31 回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6207297A JPH0878801A (ja) 1994-08-31 1994-08-31 回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0878801A true JPH0878801A (ja) 1996-03-22

Family

ID=16537456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6207297A Pending JPH0878801A (ja) 1994-08-31 1994-08-31 回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0878801A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004031447A1 (ja) * 2002-10-07 2004-04-15 Tokyo Electron Limited 無電解メッキ方法
JP2008174817A (ja) * 2007-01-22 2008-07-31 C Uyemura & Co Ltd 置換錫合金めっき皮膜の形成方法、置換錫合金めっき浴及びめっき性能の維持方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004031447A1 (ja) * 2002-10-07 2004-04-15 Tokyo Electron Limited 無電解メッキ方法
JP2008174817A (ja) * 2007-01-22 2008-07-31 C Uyemura & Co Ltd 置換錫合金めっき皮膜の形成方法、置換錫合金めっき浴及びめっき性能の維持方法

Similar Documents

Publication Publication Date Title
US4824693A (en) Method for depositing a solderable metal layer by an electroless method
JP2003013249A (ja) 置換金メッキ液
JPH08144061A (ja) 絶縁体のメタライズ方法
JPH0878801A (ja) 回路基板およびその製造方法
JP4154520B2 (ja) 配線基板の製造方法
JP3348705B2 (ja) 電極形成方法
JP2003253454A (ja) 電子部品のめっき方法、及び電子部品
JP4207394B2 (ja) セラミック電子部品の銅電極形成方法
JPH03264678A (ja) 導電性ペースト用銅粉
JP3474291B2 (ja) ガラス又はセラミックス基板へのめっき層の形成方法
JPH05345637A (ja) ガラス表面へのめっきにおける前処理用エッチング液、めっき方法及びガラス基板の製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
JPS5879842A (ja) ガラスおよびセラミツクの無電解めつき方法
JPS61151081A (ja) セラミツク配線基板の製法
JPH0585637B2 (ja)
JP4839509B2 (ja) セラミック電子部品
JPS58161759A (ja) アルミニウム基板のめつき方法
JPH0891969A (ja) セラミック基材へのNiメタライズ法
JPH07161567A (ja) 電子部品の電極及びその製造方法
JP3152090B2 (ja) セラミック配線板の製造方法
JPH0661619A (ja) 回路基板の製造方法
JPS6295894A (ja) スル−ホ−ル基板の製造方法
JPH01209783A (ja) セラミックス配線基板及びその製造法
JP2001049445A (ja) 銀導電膜上への無電解めっき方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040817

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040830

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees