DE69316750T2 - Verfahren zur herstellung einer leiterplatte. - Google Patents

Verfahren zur herstellung einer leiterplatte.

Info

Publication number
DE69316750T2
DE69316750T2 DE69316750T DE69316750T DE69316750T2 DE 69316750 T2 DE69316750 T2 DE 69316750T2 DE 69316750 T DE69316750 T DE 69316750T DE 69316750 T DE69316750 T DE 69316750T DE 69316750 T2 DE69316750 T2 DE 69316750T2
Authority
DE
Germany
Prior art keywords
plating solution
holes
circuit board
plating
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69316750T
Other languages
English (en)
Other versions
DE69316750D1 (de
Inventor
John Frederick David Braintree Essex Cm7 5Nr Knopp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Inc
Original Assignee
MacDermid Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB929212395A external-priority patent/GB9212395D0/en
Application filed by MacDermid Inc filed Critical MacDermid Inc
Application granted granted Critical
Publication of DE69316750D1 publication Critical patent/DE69316750D1/de
Publication of DE69316750T2 publication Critical patent/DE69316750T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0565Resist used only for applying catalyst, not for plating itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1383Temporary protective insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

    BEREICH DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer gedruckten Leitungsplatte vom durchkontaktierten Typ.
  • Durchkontaktierte Leiterplatten besitzen auf beiden Seiten ausgebildete Leiterbahnelemente, die durch Löcher miteinander verbunden sind, welche durch die Platte von einem Leiterbahnelement auf der einen Seite zu einem gegenüberliegenden Leiterbahnelement auf der anderen Seite gebohrt sind, wobei die Löcher eine durch sie hindurchgehende Beschichtung aus Kupfer oder einem anderen leitenden Metall aufweisen.
  • HINTERGRUND DER ERFINDUNG
  • Herkömmlicherweise werden durchkontaktierte Leiterpiatten mit Hilfe eines Verfahrens hergestellt, bei dem zunächst die Löcher an den korrekten Stellen durch ein Substrat gebohrt werden, das auf beiden Seiten mit Kupfer beschichtet ist, und die Platte wird dann nach entsprechender Vorbereitung einer Anfangsbehandlung mit einer stromlosen Kupfer-Plattierungslösung unterworfen. Hierauf wird ein negatives Resist-Biid der Leiterbahnelemente durch einen herkömmlichen Abbildungsprozeß erzeugt, worauf ein Elektro-Plattierungsschritt folgt. Die Kupferbereiche werden durch das Aufbringen von Zinn oder gegebenenfalls Gold geschützt, worauf der Resist entfernt wird. Hierauf können die freiliegenden Kupferbereiche geätzt werden. Schließlich wird das Zinn oder Gold entfernt, und es bleibt die gewünschte gedruckte Leiterplatine zurück.
  • Dieses herkömmliche Verfahren hat die folgenden Nachteile:
  • 1. Gleichzeitig mit dem Plattieren in den Löchem wird Kupfer auf das bereits vorhandene Kupfer über die gesamte Platine hinweg aufgebracht. Es ist daher gebräuchlich, mit einem Trägermaterial zu beginnen, dessen Kupferschichten eine geringere Dicke aufweisen, als sie für die letztendlich herzustellenden Leiterbahnelemente erforderlich ist, und zu versuchen, die erforderliche Dicke während des Beschichtungsprozesses aufzubauen. Das Ergebnis hiervon ist typischer Weise eine große Schwankung hinsichtlich der Leiterbahnelement-Dicke, was unter Umständen zu Schwierigkeiten bei den nachfolgenden Behandlungsschritten oder zu einem übermäßig hohen örtlichen Leiterbahn-Widerstand führt. Weiterhin ist die Elektroplattierung kostspielig, wodurch die Platinen-Kosten erhöht werden; außerdem kann sie zu einer nicht ausreichenden Verbindung des aufgebrachten Kupfers führen, was zu einer Ablösung bei nachfolgenden Bearbeitungsschritten oder bei der Verwendung und damit wieder zu einem örtlich hohen Widerstand der Leiterbahnen führt.
  • 2. Der anfängliche stromlose Beschichtungsvorgang wird nicht genügend lange durchgeführt, um eine kontinuierliche Schicht auszubilden, was zur Erzeugung von Hohlräumen während des Elektroplattierens führen kann. Diese Hohlräume können Plattierungslösung enthalten, die während der nachfolgenden Lötvorgänge zum Kochen kommen kann, was Fehler in der Kupferbeschichtung im Loch bewirken kann. Dies wird als "Ausgasen" bezeichnet.
  • 3. Der Abbildungsvorgang zur Ausbildung der Leiterbahnen wird nach der Herstellung der Löcher durchgeführt, was zu einer Verschmutzung der Oberfläche in den Löchern vor der Elektro-Plattierung führen kann. Auch das kann ein Ausgasen bewirken oder zu einer ungenügenden Verbindung durch die Löcher hindurch führen.
  • 4. Weil der Abbildungsvorgang durchgeführt wird, nachdem die Löcher durch die Platine hindurch ausgebildet worden sind, und weil ein Negativresist-Bild erforderlich ist, kann kein Siebdruckverfahren zum Einsatz kommen und es werden typischer Weise Trockenfilm-Verfahren eingesetzt. Diese sind relativ komplex und kostspielig und erfordem eine Lösemittelbehandlung, um den Trockenfum zu entfernen.
  • 5. Es sind zwei Ätz-Schritte erforderlich, die zu einem mit Metallen belasteten Abwässern führen, die behandelt werden müssen.
  • 6. Sowohl die Kapitalkosten für die Ausrüstung als auch die Energiekosten für deren Betrieb sind hoch. Die sich ergebenden Kosten der Herstellung der Platine sind hoch und oft unannehmbar.
  • GB-A-1 056 814 beschreibt ein Verfahren zum Herstellen einer durchkontaktierten Leiterplatte, bei dem die Schaltungselemente auf gegenüberliegenden Flächen der Platine ausgebildet werden können und bei dem die Platine mit einem desensibilisierenden Ätz-Resist überzogen wird. Die Löcher werden durchgebohrt oder gestanzt, worauf ein sensibilisierendes Bad verwendet wird, um die im Loch freigelegten Oberflächen zu behandeln; danach wird die Resist-Schicht beispielsweise durch Lösen in einem Lösemittel entfernt. Hieran schließt sich ein stromloser Plattierungsvorgang an.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer durchkontaktierten Leiterplatte, das folgende Schritte umfaßt:
  • a) Ausbilden von Leiterbahnelementen auf zwei entgegengesetzten Flächen eines nichtleitenden Substrats,
  • b) Beschichten des Substrats und der Leiterbahnelemente mit einem desensibilisierenden Material,
  • c) Ausbilden von Löchern durch das Substrat, wobei jedes Loch durch ein Leiterbahnelement auf jeder der entgegengesetzten Flächen der Leiterplatte verläuft,
  • d) Behandeln der Leiterpiatte derart, daß das in den Löchern freiliegende Substrat für die Wirkung einer metallischen Plattiemngslösung empfänglich wird,
  • e) Entfernen des desensibilisierenden Materials und
  • f) Behandeln der Leiterplatte mit einer stromlosen metallischen Plattiewngslösung, um leitendes Metall in den Löchern mit einer gewünschten Dicke abzuscheiden, so daß eine elektrische Verbindung durch jedes Loch hindurch zwischen zwei gegenüberliegenden leitenden Leiterbahnelementen hergestellt wird, dadurch gekennzeichnet, daß das desensibilisierende Material ein alkalisch ablösbares Material ist und daß der Schritt (e) eine Behandlung der Platine mit einer alkalischen Beschleunigerlösung umfaßt, um die Sensibilisierungswirkung zu beschleunigen und gleichzeitig das desensibilisierende Material zu entfernen.
  • Vorzugsweise ist das desensibilisierende Material ein Plattierungs-Resist- Überzugsmaterial. Das leitende Metall kann Kupfer sein, doch hat sich gezeigt, daß es besonders vorteilhaft ist, mit Nickel zu plattieren. Dieses kann geeigneter Weise über eine dünne Ausgangsschicht aus Kupfer aufgebracht werden und führt zu einer sehr starken, dauerhaften und gegen Korrosion unempfindlichen Platine. Andere Metalle, wie z.B. Paladium oder Zinn können gemäß der Erfindung ebenfalls verwendet werden und es können auch Kombinationen von Metallschichten in vorteilhafter Weise zum Einsatz kommen. Bei der stromlosen Metallplattierungslösung handelt es sich vorzugsweise um die allgemeine Art, die herkömmlicher Weise bei der Herstellung von gedruckten Schaltungsplatinen Verwendung findet. Eine nicht-homogene Plattierungslösung, mit der lediglich sensibilisierte Flächen oder Flächen beschichteten werden, die so behandelt wurden, daß sie für die Plattierung empfänglich gemacht wurden, wird bevorzugt. Bei einer derartigen Sensibilisierung wird typischer Weise ein Katalysator auf einer gereinigten und mikro-geätzten Oberfläche abgeschieden, um die Abscheidung von Metall aus seiner Lösung zu iniziieren. Die Dicke des auf dem Substrat aufgebrachten Metalls in den Löchern ist vergleichbar mit der, wie sie bei dem herkömmlichen Verfahren unter Verwendung von Elektro-Plattierung erzielt wird. Dieses Verfahren kann für jedes beliebige Substrat für eine gedruckte Schaltungsplatine verwendet werden.
  • Im Vergleich mit Platinen, die auf herkömmliche Weise hergestellt werden, besitzen die nach dem erfindungsgemäßen Verfahren produzierten Platinen eine konsistente Qualität und Gleichförmigkeit der Durchplattierung in den Löchern. Da beim Plattieren das Metall nicht über die gesamte Platine hinweg mit gleicher Dicke aufgebaut sondern an den Löchern konzentriert wird, wobei ein geringerer Metallaufbau an den mit den Löchern verbundenen Flächen erfolgt, kann die Anfangs-Metallbeschichtung auf dem Substrat so gewählt werden, daß sie der Konstruktions-Leiterbahndicke entspricht, wodurch sichergestellt wird, daß alle Leiterbahnen die Konstruktions-Spezifikationen erfüllen. Die Verwendung eines einzigen stromlosen Plattierungsvorganges vor dem Abbilden stellt sicher, daß keine Hohlräume auftreten, die zu einem Ausgasen führen könnten; auch kann keine Verschmutzung auftreten. Darüber hinaus ist trotz der Tatsache, daß die Plattierung in den Löchern zunächst unter Umständen wegen der Unterschiede der Glätte der Oberfläche in den gebohrten Löchern nicht gleichmäßig fortschreitet, der sich ergebende Mangel an Glattheit der Oberfläche des plattierten Metalls durch das Loch hindurch von Vorteil, weil sich dadurch eine bessere Angriffsmöglichkeit für das Lötmittel bei der nachfolgenden Verwendung der Platine ergibt. Demgegenüber hat elektro-plattiertes Kupfer die Tendenz, an seiner Oberfläche äußerst glatt zu sein und daher ist es schwieriger, eine Verbindung mit dem Lötmittel herzustellen. Die Abbildung der Leiterbahnen wird vor dem Bohren der Löcher ausgeführt und umfaßt die Ausbildung eines positiven Resist-Bildes. Das bedeutet, daß ein Siebdruckverfahren des alkalisch ablösbaren Resists verwendet werden kann. Dies ist nicht nur ein sehr kostengünstiger Vorgang, sondern erfordert lediglich eine Behandlung in der alkalischen Beschleunigerlösung, um den Resist am Ende des Bearbeitungsvorganges zu entfernen. Eine solche Behandlung führt zu keinerlei Schwierigkeiten bei der Abwasserbehandlung und erfordert keine organischen Lösemittel.
  • Bei dem erfindungsgemäßen Verfahren werden lediglich ein oder höchstens zwei Plattierungsbäder beispielsweise für Kupfer und Nickel und nur ein Ätzbad verwendet, wodurch die Kosten und die Probleme vermindert werden, die mit der Behandlung der Abwässer der Plattierungs- und Ätz-Schritte verbunden sind. Die Kapital- und Betriebskosten sind beträchtlich kleiner als bei dem herkömmlichen Verfahren. Die Steuerung des Plattierungsvorganges ist einfach und es kann ein hohes Maß an Genauigkeit beim Erreichen der Konstruktions-Beschichtungsdicke erwartet werden. Es hat sich gezeigt, daß zur Zeit verfügbare Nickel-Plattierungslösungen mit hoher Abscheiderate an der blanken Platinenoberfläche in den Löchern nicht in zufriedenstellender Weise "einsetzen" und daß eine Anfangsbeschichtung aus Kuper oder gegebenenfalls aus Nickel (oder aus irgend einem anderen Metall) aus einer anderen Art von Plattierungslösung erforderlich sein kann, um eine gleichmäßige Plattierung sicherzustellen. Eine Anfangs-Starterschicht von ungefähr 2 pm aus Kupfer oder einem anderen Metall ist im allgemeinen ausreichend und obwohl die anfängliche Plattierungsgeschwindigkeit kleiner ist führt die Ausbildung der Anfangsschicht wegen ihrer geringeren Dicke nicht zu einem zu großen Zeitverlust.
  • Ein weiterer Vorteil des erfindungsgemäßen Verfahrens beim Plattieren mit Kupfer, der sich durch die Verwendung eines nicht-homogenen Plattierungssystems ergibt, besteht darin, daß die nichtplattierten Bereiche die Tendenz zeigen, während des Plattierungsvorganges leicht zu beschlagen, während die frisch plattierten Bereiche helles Metall zeigen. Da die Bereiche des Kupfers, die elektrisch mit den Löchern verbunden sind, in dem stromlosen Plattiemngsbad ebenfalls plattiert werden, besteht eine Wirkung des Bades in Abhängigkeit von einer elektro-chemischen Reaktion darin, daß trotz der Tatsache, daß kein Antrieb von Außen erfolgt, jedes Loch, in welchem die Beschichtung bzw. Plattierung nicht zufriedenstellend ist, bei einer optischen Inspektion der Platine sofort erkannt werden kann, da die mit ihm verbundenen Bereiche der Leiterbahn im Plattierungsbad angelaufen sind.
  • Weitere Vorteile ergeben sich aus der Verwendung von stromlosen Nickel- Plattierungslösungen zum Abscheiden von leitendem Metall in den Löchern. Zunächst sind die Plattierungsgeschwindigkeiten wesentlich größer als bei Kupferlösungen und liegen typischer Weise bei ungefähr 25 um/h, so daß eine ausreichende Metalldicke in einer wesentlich kürzeren Zeit aufgebaut werden kann. Weiterhin ist es deswegen, weil Nickel nicht in der Weise anläuft wie Kupfer, nicht länger nötig, das freiliegende Kupfer auf der Platine mit Lötmittel abzudecken. Dies erfolgt herkömmlicher Weise in einem Heißluft- Ausgleichsprozeß, bei dem die Platine in ein Lötbad getaucht wird und dann eine Entfernung von überschüssigem Lötmittel und ein Ausgleich mit Hilfe eines Heißluftstrahls erfolgt. Dieser Vorgang ist kostspielig und potentiell gefährlich und kann aufgrund von Metalldampfemissionen zu Gesundheitsrisiken führen. Außerdem erfordert eine stromlose Nickelplattierung nicht das Vorhandensein von Formaldehyd, das bei einer Kupferplattierung benötigt wird. Da Formaldehyd eine krebserzeugende Substanz ist, ist es äußerst wünschenswert, seine Verwendung zu vermeiden. Schließlich hat sich gezeigt, daß Platinen, die gemäß der Erfindung in den Löchern mit Nickel durchkontakitiert sind, höchstem Qualitätsstandard entsprechen, was sie für den Einsatz bei Raum- und Luftfahrt-Anwendungen geeignet macht, während die Herstellungskosten mit denen der Herstellung herkömmlicher Standard-Platinen vergleichbar sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • In der Zeichnung zeigen:
  • Fig. 1a - 1d vergrößerte schematische Querschnittansichten durch eine Platine in verschiedenen Stufen eines dem Stand der Technik entsprechenden Herstellungsprozesses und
  • Fig. 2a - 2c entsprechend schematische Ansichten, die die Schritte bei einem Herstellungsprozeß gemäß der vorliegenden Erfindung wiedergeben.
  • DETAILLIERTE BESCHREIBUNG DES DEM STAND DER TECHNIK ENTSPRECHENDEN VERFAHRENS
  • In Fig. 1a weist ein Schaltungsplattinen-Substrat 10, das beispielsweise aus glasfaserverstärktem Kunststoff besteht, auf jeder seiner Seiten eine Kupferschicht 11 auf. Der erste Schritt beim herkömmlichen Verfahren besteht darin, durch dieses Substrat Löcher 12 an Stellen zu bohren, an denen sich im Endeffekt Verbindungen zwischen den einander gegenüberliegenden Schaltungen befinden sollen.
  • Hierauf wird die Platine durch Reinigen und Sensibilisieren für die Aufnahme eines Kupferüberzuges aus einer stromlosen Kupfer-Plattierungslösung vorbereitet. Die dünne (ungefähr 2,5 mm starke) Schicht 13, die durch eine Behandlung über einen Zeitraum von ungefähr einer Stunde in der Lösung erzeugt wird, erstreckt sich über die Kupferschichten 11 und die freiliegenden Oberflächen des Substrats in den Löchern 12, wie man der Fig. 1b entnimmt.
  • Ein Negativresist-Bild 14 der gewünschten Schaltungselemente wird dann auf jeder Oberfläche der Platine ausgebildet (Fig. 1c) und es wird zusätzliches Kupfer 15 durch Elektrobeschichtung auf die freiliegenden Flächen auf den einander gegenüberliegenden Oberflächen und durch die Löcher hindurch aufgebracht. Eine Schicht 16 aus Zinn (oder einem anderen unterschiedlich differentiellen ätzbaren Metall) wird dann auf das Kupfer durch Elektroplattieren oder stromloses Plattieren aufgebracht, um das Kupfer während des differentiellen Ätzens zu schützen, das nach dem Entfernen des Resist-Bildes 14 ausgeführt wird. Zum Schluß wird das Zinn von der Platine durch einen weiteren differentiellen Ätzvorgang entfernt, so daß man die in Fig. 1d gezeigte fertiggestellte Schaltungsplatine erhält. Man sieht, daß die Dicke der ursprünglichen Kupferschichten 11 sowohl durch den stromlosen als auch mit unter Strom erfolgenden Plattierungsprozeß vergrößert worden ist, wobei das Ziel darin besteht, Kupfer in die durchgehenden Löcher einzubringen, um eine Verbindung zwischen den beiden Seiten herzustellen. Zusätzlich hat der Elektroplattierungsprozeß die Tendenz, Kupfer vorzugsweise in den von den Zentren der Löcher entferntliegenden Bereichen aufzubringen, was zu einer ungleichmäßigen Dicke durch die Löcher hindurch führt. Darüber hinaus variiert die Dicke der Beschichtung über die Oberfläche der Platine hinweg.
  • DETAILLIERTE BESCHREIBUNG DES GEZEIGTEN ERFINDUNGSGEMÄ-SSEN VERFAHRENS
  • Wie in Fig. 2a gezeigt, umfaßt das erfindungsgemäße Verfahren als ersten Schritt die Ausbildung von Leiterbahnlementen 20 auf jeder Oberfläche des Substrats 21 mit Hilfe des herkömmlichen Verfahrens, bei dem ein positives Resist-Bild beispielsweise durch Siebdruck oder fotografisch aufgebracht und das Kupfer von den freigelegten Teilen der Platine weggeätzt wird. Eine gleichförmige Beschichtung 22 aus einem alkalisch lösbaren Plattierungsresist wird dann auf jede Oberfläche der Platine durch Siebdruck oder durch ein Trockenfilm-Aufbringverfahren als desensibilisierende Schicht aufgebracht und beispielsweise durch das Anwenden UV-Licht gehärtet.
  • Hierauf werden die Löcher 23 durch die Platine und die desensibilisierende Schicht an den für eine Verbindung zwischen den einander gegenüberliegenden Leiterbahnelementen 20 gewünschten Stellen durch die Platine gebohrt, was zu einer Konfiguration führt, wie sie in Fig. 2b dargestellt ist. Eine Behandlung des in den Löchern freigelegten Substrates, die dazu dient, es für eine stromlose Plattierung von Kupfer empfänglich zu machen, wird dann in herkömmlicher Weise durchgeführt, wobei zunächst eine Säuberung, eine Mikroätzung und eine Sensibilisierung mit irgendeinem der bekannten stromlosen Vorbereitungssysteme erfolgt, beispielsweise mit den Materialien, wie sie von MacDermid GB Ltd. unter der Nr. 9027 verkauft werden. Der abschließende Schritt bei der Vorbereitung ist eine Behandlung mit Ätznatron als Beschleuniger, und dies hat auch den Effekt, daß die desensibilisierende Resist- Schicht 22 abgelöst wird.
  • Da der einzige Bereich der Platine, der für das Aufbringen von Kupfer vorbereitet ist, die in den Löchern 23 freiliegende Oberfläche ist, baut eine Behandlung der Platine in einer starken stromlosen Kupfer-Plattierungslösung, das heißt beispielsweise in der, die in dem System 9027 von MacDermid GB Ltd. enthalten ist, während einer verlängerten Periode, günstigerweise in der Größenordnung von 20 Stunden, Kupfer in den Löchern mit der gewünschten Dicke auf, mit einem 50-%igen Aufbau auf den verbundenen Leiterbahnelementen. Dies führt zu der in Fig. 2c gezeigten Konfiguration. Man sieht, daß die Dicke des Kupfers 24 durch die Löcher hindurch im wesentlichen gleichförmig und über die Fläche der Platine konsistent ist, wobei das Plattieren von Kupfer in geringerem Maß die Fehler aufweisen kann, die bei den herkömmlichen Elektro-Plattierungsverfahren auftreten können. Die Steuerung des stromlosen Plattierungsschrittes erfolgt bequemerweise so wie nachfolgend beschrieben. Die Platinen werden in einem Tank mit der Plattierungslösung aufgehängt, die in geeigneter Weise über einen Überlauftank umgewälzt wird, in dem sie gefiltert werden kann, so daß im Plattierungstank ein konstantes Volumen aufrecht erhalten wird. Luft wird durch den Plattierungstank in Blasen hindurchgeschickt, um die Lösung aufzurühren und eine gleichförmige Mischung sicherzustellen; auch werden die Träger für die Platinen hin- und herbewegt, um sicherzustellen, daß ständig frische Lösung durch die Löcher hindurchtritt. Die Plattierungslösung wird aus einem abgemessenen Vorrat mit Hilfe einer oder mehrerer Dosierpumpen nachgefüllt, die mit einer vorbestimmten konstanten Geschwindigkeit arbeiten und die so gesteuert werden, daß sie wiederholte Male ein- und ausgeschaltet werden, um so während eines vorgegebenen Prozentsatzes der gesamten Plattierungszeit zu laufen. Dieser wird gemäß der abzuscheidenden Kupfermenge festgelegt.
  • Beispielsweise ist der Plattiewngstank für einen Betrieb von 20 Stunden geeignet, so daß er über Nacht arbeiten kann. Es wird angenommen, daß ein Plattierungsbereich von maximal 18,58 m² mit einer Dicke von 20u über 20 Stunden hinweg beschichtet werden soll. Die Konzentration der Nachfüllösung ist derart, daß über die 20 Stunden hinweg 20 Liter hinzugefügt werden müssen. Dies wird als 100 %-Ladung betrachtet. Eine Formel:
  • %-Dosierung = zu plattierende Chargenfläche/18,58 X gewünschte Dicke/20 X 100
  • kann verwendet werden, um den Anteil der Zeit festzulegen, während dessen die Pumpen laufen müssen. Somit ist dann, wenn 232 Platten oder Platinen, von denen jede eine Plattierungsfläche von 0,03437m² besitzt, mit einer Dicke von 25u beschichtet werden soll, die Gesamtfläche der Charge gleich 232 x 0.03437 = 7,974 m² Setzt man dies in die Formel ein, so ergibt sich
  • Somit wird die Maßzahl für die Pumpensteuerung auf 54 % gesetzt und das Volumen der Nachfüllösung kann als 54 % von 20 Liter, das heißt 10,8 Liter berechnet werden. Die Endsteuerung des Vorganges erfolgt somit durch das Volumen der tatsächlich verwendeten Nachfüllösung. Dies kann dadurch gemessen werden, daß man es beispielsweise aus einem Meßgefäß entnimmt, wobei dann, wenn das erforderliche Volumen dadurch abgegeben worden ist, daß die Pumpen für 54 % einer jeden Minute gearbeitet haben, die Dosierpumpen abgeschaltet und die Platinen herausgenommen werden können. Der Steuerungsfaktor ist somit das Volumen der verwendeten Kupferlösung und nicht die Laufzeit, die der Bequemlichkeit halber einheitlich auf ungefähr 20 Stunden festgelegt wird. Es hat sich gezeigt, daß eine Plattierung über diese Zeitdauer hinweg eine ausreichende Piattierungs- beziehungsweise Beschichtungsdichte liefert.
  • Es sei darauf hingewiesen, daß dann, wenn eine Plattierung mit einer stromlosen Nickellösung gemäß einem bevorzugten Gesichtspunkt der Erfindung erfolgt, die Plattierungszeiten im allgemeinen wesentlich kürzer sind als bei Kupfer, beispielsweise in der Größenordnung von 1 Stunde, und daß daher die Steuerung des Plattierungsvorganges entsprechend angepaßt werden muß.

Claims (11)

1. Verfahren zur Herstellung einer durch kontaktierte n Leiterplatte, das folgende Schritte aufweist:
a) Ausbilden von Leiterbahnelementen auf zwei entgegengesetzten Oberflächen eines nichtleitenden Trägermaterials
b) Beschichten des Trägermaterials und der Leiterbahnelemente mit einem desensibilisierendem Material;
c) Ausbilden von Löchern durch das Trägermaterial, wobei jedes Loch durch ein Leiterbahnelement auf jeder der entgegengesetzten Oberflächen der Leiterplatte geht;
d) Behandeln der Leiterplatte, so daß das in den Löchern exponierte Trägermaterial für die Wirkung einer Plattierungslösung empfänglich wird;
e) Entfernen des desensibilisierenden Materials, und
f) Behandeln der Leiterplatte mit einer stromlosen metallischen Plattierungslösung, so daß leitendes Metall in den Löchern mit einer gewünschten Dicke abgeschieden wird, um eine elektrische Verbindung durch jedes Loch zwischen zwei entgegengesetzten leitenden Leiterbahnelementen herzustellen, dadurch gekennzeichnet, daß das desensibilisierende Material ein alkalisch lösbares Material ist, und daß Schritt (e) eine Behandlung der Leiterplatte mit einer alkalischen Beschleunigungslösung umfaßt, um die Sensibilisierungwirkung zu beschleunigen und gleichzeitig das desensibilisierende Material zu entfernen.
2. Verfahren nach Anspruch 1, bei dem Schritt (f) folgende Teilschritte umfaßt: Behandeln der Leiterplatte mit einer ersten metallischen Plattierungslösung, um eine dünne Ausgangsschicht von leitendem Metall in den Löchern abzuscheiden, und dann Behandeln der Leiterplatte mit einer zweiten metallischen Plattierungslösung, um leitendes Metall in den Löchern in der gewünschten Dicke abzuscheiden.
3. Verfahren nach Anspruch 2, bei dem die Plattierungslösungen so beschaffen sind, daß das gleiche Metall abgeschieden wird.
4. Verfahren nach Anspruch 2, bei dem die zweite Plattierungsösung ein zur ersten Plattierungslösung unterschiedliches Metall abscheidet.
5. Verfahren nach Anspruch 3 oder 4, bei dem die zweite Plattierungslösung Nickel abscheidet.
6. Verfahren nach Anspruch 5, bei dem die erste Plattierungslösung Kupfer abscheidet.
7. Verfahren nach Anspruch 5, bei dem die erste Plattierungslösung Nickel abscheidet.
8. Verfahren nach Anspruch 1, bei dem die metallische Plattierungslösung eine Nickel-Plattierungslösung ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das desensibilisierende Material ein Plattierungs-Resist-Beschichtungsmaterialist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die metallische Plattierungslösung eine nicht-homogene Plattierungslösung ist.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Schritt (d) das Abscheiden eines katalytischen Materials an dem exponierten Trägermaterial umfaßt.
DE69316750T 1992-06-11 1993-06-01 Verfahren zur herstellung einer leiterplatte. Expired - Lifetime DE69316750T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB929212395A GB9212395D0 (en) 1992-06-11 1992-06-11 Method of making a printed circuit board
GB9225895A GB2267784B (en) 1992-06-11 1992-12-11 Method of making a printed circuit board
PCT/GB1993/001152 WO1993026145A1 (en) 1992-06-11 1993-06-01 Method of making a printed circuit board

Publications (2)

Publication Number Publication Date
DE69316750D1 DE69316750D1 (de) 1998-03-05
DE69316750T2 true DE69316750T2 (de) 1998-09-17

Family

ID=26301053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69316750T Expired - Lifetime DE69316750T2 (de) 1992-06-11 1993-06-01 Verfahren zur herstellung einer leiterplatte.

Country Status (8)

Country Link
EP (1) EP0645074B1 (de)
JP (1) JP3037755B2 (de)
AT (1) ATE162923T1 (de)
AU (1) AU4338693A (de)
CA (1) CA2137823C (de)
DE (1) DE69316750T2 (de)
ES (1) ES2114608T3 (de)
WO (1) WO1993026145A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403146B1 (en) 1994-08-26 2002-06-11 Gary B. Larson Process for the manufacture of printed circuit boards
US5620612A (en) * 1995-08-22 1997-04-15 Macdermid, Incorporated Method for the manufacture of printed circuit boards
EP0762813A1 (de) * 1995-08-25 1997-03-12 Macdermid Incorporated Verfahren zur Herstellung von Leiterplatten
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US5747098A (en) * 1996-09-24 1998-05-05 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6023842A (en) * 1996-09-24 2000-02-15 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6023029A (en) * 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
JP2000252630A (ja) * 1999-02-24 2000-09-14 Omg Fidelity ニッケルメッキされたスルーホールおよび/またはブラインド経由路を備えた基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
FR1431918A (fr) * 1965-02-05 1966-03-18 Jean Graniou Ets Procédé de nickelage et de finition de circuits imprimés
US4782007A (en) * 1987-04-28 1988-11-01 Macdermid, Incorporated Additive method for manufacturing printed circuit boards using aqueous alkaline developable and strippable photoresists

Also Published As

Publication number Publication date
CA2137823C (en) 2000-10-10
EP0645074B1 (de) 1998-01-28
CA2137823A1 (en) 1993-12-23
ES2114608T3 (es) 1998-06-01
AU4338693A (en) 1994-01-04
JPH08501410A (ja) 1996-02-13
EP0645074A1 (de) 1995-03-29
ATE162923T1 (de) 1998-02-15
DE69316750D1 (de) 1998-03-05
JP3037755B2 (ja) 2000-05-08
WO1993026145A1 (en) 1993-12-23

Similar Documents

Publication Publication Date Title
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE69020796T2 (de) Direkt-Elektroplattieren von Durchgangslöchern.
DE1917474C3 (de) Verfahren zum Herstellen metallischer Muster auf einer Unterlage
EP0489759B1 (de) Verfahren zur herstellung einer durchkontaktierten leiterplatte
EP0160966B1 (de) Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern sowie isolierende Träger mit Metallmuster, insbesondere gedruckte Schaltungen
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
EP0390827B1 (de) Verfahren zur herstellung durchkontaktierter leiterplatten
DE3110415C2 (de) Verfahren zum Herstellen von Leiterplatten
DE69316750T2 (de) Verfahren zur herstellung einer leiterplatte.
DE2809842A1 (de) Verfahren zur abscheidung von metall auf einer oberflaeche
DE60206820T2 (de) Quelllösung zur Texturierung harzartiger Materialien und Abbeizen und Entfernen harzartiger Materialien
DE2725096A1 (de) Verfahren zum praeparieren der oberflaeche eines dielektrischen materials fuer das stromlose aufbringen von metallschichten
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE69408542T2 (de) Verfahren zur herstellung einer leiterplatte
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
US5758412A (en) Method of making a printed circuit board
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE19502988B4 (de) Verfahren zur galvanischen Beschichtung von Polymeroberflächen
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3006117A1 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: STROHSCHAENK UND KOLLEGEN, 85521 OTTOBRUNN