TWI277379B - Conducting plate having top and bottom conductor layers electrically connected by vias - Google Patents

Description

1277379 ⑴ 玖、發明說明 【發明所屬之技術領域】 技術領域 本發明是有關導電性片。更詳細是有關能適用於半導 體用基板和電氣、電子零件用電路基板、各種封裝、汽車 零件、太陽能電池、天線電路基板等的導電性片。 【先前技術】 背景技術 自以往’即施行所謂經由通孔電性連接導電性片的表 背兩面的導電層通孔。例如，提供一對通孔的壁面而言， 試著藉由蒸鍍法形成導電層，藉此形成電性連接著形成在 絕緣性基體之表面的銅箔等之導電層（日本專利文献1) 〇 但就此種方法來看，由絕緣性基體上的導電層和通孔 內的導電層的構成完全不同欠缺一體性，無法保證可靠性 高的電性連接。此外，由於該些兩導電層是經由完全獨立 的形成工程所製造，製造效率差，生產成本昇高。而且， 由於利用蒸鍍法有效率的形成較厚的導電層是很困難，其 導電層的厚度不管怎樣都會變薄，由此點來看也無法保證 可靠性高的電性連接。 一方面，對此而言，爲了提高電性的可靠性，試著將 通孔內的導電層利用無電解電鍍法或者電鍍法較厚的形成 。即，藉由先在絕緣性基體的表背兩面，貼合銅箔等，形 -4 - (2) 1277379 成導電層之後，利用冲孔、鑽孔器 '冲壓、雷射等 開孔加工施行開孔，以貫通絕緣性基體和導電層之 方式，形成通孔。然後，試著施行觸媒處理和碳黑 後，利用無電解電鍍法和電鍍法，針對通孔的壁面 導電層的方法。 但就算此方法，由於絕緣性基體的表背兩面的 (銅箔等）和通孔內的導電層（電鍍層等）的構成還是 同欠缺一體性，無法保證可靠性高的電性連接。此 於該些兩導電層是經完全獨立的製造工程所製造， 本昇高。 而且，如第5圖所示，根據該方法，利用無電 法和電鍍法形成在通孔5 0 2之壁面的導電層5 0 4， 性地形成在該壁面是很困難，由於也不可避免的形 先形成在絕緣性基體5 0 1上的導電層5 0 3上，結果 基體上的導電層5 0 5會形成的極厚。若像這樣絕緣 上的導電層很厚的形成，利用鈾刻等形成電路之際 微細的加工變困難，加工時間需要很長時間，生產 高的同時，尺寸精度惡化。 雖知有其它種類的導電性片（日本專利文献2 < 但無論那一個都會有絕緣性基體和導電層間的密著 等的問題，希望開發出保證可靠性高的電性連接且 細的加工的導電性片。 曰本專利文献1 :特開平4 — 2 8 63 94號公報 日本專利文献2 :特開平]1 — 3 0 7 9 3 3號公報 公知的 兩者的 處理之 ，形成 導電層 完全不 外，由 生產成 解電鍍 僅選擇 成於事 絕緣性 性基體 ，進行 成本昇 、13)， 性劣化 滿足微 (3) 1277379 曰本專利文献3 :特開平η — 2 9 8 1 Ο 4號公報 曰本專利文献4:特開平5— 327229號公報 曰本專利文献5:特開平5-267806號公報 曰本專利文献6 :特開平4 一 3 1 4 3 9 5號公報 日本專利文献7:特開平2 - 142198號公報 曰本專利文献8:特開平2— 21507號公報 曰本專利文献9:特開昭63 — 177586號公報 日本專利文献10:特開昭62— 226689號公報 日本專利文献11:特開昭53 - 14〇570號公報 日本專利文献12:特開昭59— 228789號公報 曰本專利文献1 3 :特開昭5 1 - 6 0 9 9 7號公報 【發明內容】 發明欲解決的課題 本發明是有鑑於上述現狀的發明，其目的方面是提供 一具有可靠性高的電性連接性，且令生產成本的減低和尺 法精度的提昇並存的導電性片。 用以解決課題的手段 本發明的導電性片乃屬於在絕緣性基體的表背兩面形 成導電層，其表背兩面的導電層是以經由貫通該絕緣性基 體的方式所開孔的通孔而互相電性連接的導電性片，其特 徵爲：於該絕緣性基體的表背兩面和該通孔的壁面，形成 具有同一構成的導電層。藉由採用此種構成，絕緣性基體 -6 - (4) 1277379 的表背兩面的導電層成爲可互相可靠性高的電性連接之同 時，能令生產成本的減低和尺寸精度的提昇並存。 此外，上記導電層可包括利用濺鍍法或者蒸鍍法所形 成的第1導電層、和利用無電解電鍍法或者電鍍法所形成 的第2導電層。藉此可提昇對於形成在絕緣性基體之表背 兩面的導電層的絕緣性基體的密著性，更可提高電性連接 的可靠性。 而且，上記導電層是在上記絕緣性基體開設通孔之後 ’能以同一工程形成在該絕緣性基體的表背兩面和該通孔 的壁面。藉此就能促進形成在絕緣性基體的表背兩面和通 孔的壁面的導電層一體化，更能提高電性連接的可靠性之 同時，能減低生產成本。此外，藉此，能儘量變薄導電層 的厚度，而更能提高尺寸精度。 發明效果 本發明的導電性片具有可靠性高的電性連接性，且令 生產成本的減低和尺寸精度的提昇並存。 因而，本發明的導電性片即適用於半導體用基板和電 氣、電子零件用電路基板、各種封裝、汽車零件、太陽能 電池、天線電路基板等廣泛範圍的用途。即，該導電性片 可切大某種大小，或不切割以連續狀的形態形成複数電路 圖案，應用於上記各種用途上。 [實施方式】 -7- (5) 1277379 用以實施發明的最佳形態 <導電性片> 本發明的導電性片是在絕緣性基體的表背兩面形成導 電層’其表背兩面的導電層是具有以經由貫通該絕緣性基 體的方式所開孔的通孔而互相電性連接的構成。 具有此種構成的本發明的導電性片最適用於半導體用 基板和電氣、電子零件用電路基板、各種封裝、汽車零件 、太陽能電池、天線電路基板等。以下針對本發明的導電 性片的各構成做說明。如第3圖（導電性片的開孔部的槪 略斷面圖）所示，本發明的導電性片7是針對開設有通孔 2 (及校正孔3 )的絕緣性基體1，形成導電層6 (包含第1導 電層4和第2導電層5)。 <絕緣性基體> 本發明的導電性片的基材所使用的絕緣性基體，只要 是能應用於此種用途之以往公知的即可，未特別限定，任 何一者均可使用。特別適合具有較薄之厚度的薄膜形狀。 適於後述之導電層的形成之同時，能以像滾輪的長條形之 連續狀的滾輪而加工，提昇生產效率。 若舉此種絕緣性基體之一例，例如可舉聚醯亞胺、醯 胺、PET等之聚酯、聚楓、聚醚亞胺、改性聚苯醚（PP0) 、PEN、液晶聚合物、玻璃纖維強化環氧樹脂、苯酚樹脂 、丙烯酸樹脂等薄膜。連該些之中特別是也採用由柔軟性 優可高性能化的聚醯亞胺和玻璃纖維強化環氧樹脂所形成 -8 - (6) 1277379 的薄膜爲佳。 再者，在此所稱的薄膜是其厚度爲4〜1 5 0 // m、較好 爲1 2〜7 5 // m程度的厚度就很適合。未滿4 // m有強度較 弱’不耐加工的情況，超過1 5 Ο μ m的話，欠缺柔軟性， 滾輪狀不能處理的情況之同時，如後述，對通孔之壁面而 言’於形成導電層之際，有受妨礙的情形。 此外，此種絕緣性基體的形狀特別適合薄膜狀的形狀 ’但右爲薄膜狀的形狀，單片形態的形狀，或是像滾輪的 長條形的連續狀形態的形狀就沒有妨礙。就本發明來看， 特別是由其製造的加工效率之觀點來看，適合使用像滾輪 的長條形的連續狀的形狀。 <通孔> 本發明的通孔是指物理式貫通前記絕緣性基體之表背 的方式所設置的小孔，經由該通孔而令形成在該絕緣性基 體之表背兩面的後述的導電層，互相電性連接。 就本發明來看，對絕緣性基體而言，於形成該通孔之 後，形成後述的導電層爲佳。藉此，就能一體式的形成絕 緣性基體的表背兩面的導電層和通孔內的導電層，有助於 生產成本之減低的同時，遺可保證可靠性高的電性連接。 此種通孔的形狀，以貫通前記絕緣性基體之表背的限 度，並未特別限定，例如其斷面形狀爲圓形或多角形狀。 該形狀爲圓形時，其內徑爲5 // m〜3 mm，較好爲2 5〜2 0 0 // m很適合。其內徑未滿5 // m時，開孔變得很困難，加 -9- (7) 1277379 工成本昇高的同時，若超過3 m m，佔據絕緣性基體之全 表面的通孔的面積過大，無法確保有效的電路空間。 此外，此種通孔的開孔密度（數量）並不特別限定，但 通常相當於]〇 〇 c m 2，1 0個〜1 〇 〇 〇萬個，由一般性是1 〇 〇 個〜5 0萬個，更一般性是1 0 0個〜1 〇萬個。未滿1 〇個， 無法顯示所謂經由導電性片之表背的導電層而電性連接的 實質性功能之同時，若超過1 0 0 0萬個，即無法維持加工 上絕緣性基體的強度，精度劣化很不理想。 此種通孔若爲以往公知的開孔方法（開孔加工方法）， 並不特別限定，無論用那一個方法均可開孔。例如利用各 種雷射、鑽孔器、打孔、冲壓等之開孔手段，貫通絕緣性 基體的方式而開孔。特別是通孔的內徑小於8 Ο μ m時， 利用各種雷射開孔爲佳。 <導電層> 本發明的導電層是屬於形成在前記絕緣性基體之表背 兩面和前記通孔的壁面，就該絕緣性基體的表背兩面和該 通孔的壁面來看，具有同一構成的方式所形成。絕緣性基 體的表背兩面的導電層，經由通孔而電性連接，但在此經 由通孔而電性連接具體上是像這樣形成在絕緣性基體之表 背雨面的導電層，利用形成在通孔之壁面的同一構成的導 電層所電性連接的意思。像這樣，藉由絕緣性基體的表背 兩面的導電層和通孔的壁面的導電層具有同一的構成，就 能可靠性高的電性連接。 -10- (8) 1277379 此種導電層具有電氣導電性之作用的限度，其組成並 未特別限定，但由Cu、Ni、Cr、Ag、Au' Zn、Pd、Sn及 Co所組成的群中選出的至少一種金屬或者藉由至少含有 一種該金屬的合金所構成的爲佳，可單一層所形成的同時 ，以同一組成或是不同組成作爲複數層積層所形成亦可。 在此，該導電層於絕緣性基體的表背兩面和通孔的壁面， 具有同一構成是指此種積層狀態爲同一的意思，不是一定 要相同到該層之厚度的意思。 此種導電層包括利用濺鍍法或者蒸鍍法所形成的第1 導電層、和利用無電解電鍍法或者電鍍法所形成的第2導 電層。就本發明來看，該些的第1導電層及第2導電層可 分別爲單層或者複數層積層而構成導電層。 <第1導電層> 本發明的第1導電層是直接形成在前記絕緣性基體上 ’藉由將上記所示的金屬或者至少含有一種該金屬的合金 ，利用濺鍍法或者蒸鍍法所形成。該第1導電層就欲形成 後述的第2導電層而言，具有作爲基層的作用，對第2導 電層的絕緣性基體而言，具有提昇密著性的作用。 此種第]導電層很適合以3 0 0〜5000A、較好以1〇〇〇 〜3 0 0 0 A的厚度所形成。未滿3 0 0人，即無法充分顯示提 昇後述之第2導電層之密著性的作用，此外，即使超過 5 0 0 0 A ’第2導電層的密著性並沒有很大的差別，反而對 成本不利。 -11 - (9) (9) 1277379 此種第1 上（複數層）積 有上記厚度。 再者，兩 和Cr等之金| 和含有此的合 劣化的作用， 合金，就能提 <第2導電層 本發明的 ，藉由將上記 ，利用無電解 導電層是藉由 電氣導電性的 此種第2 2 5 // m的厚度 過大的問題， 有很大的差別 此種第2 上（複數層）積 有上記厚度。 再者，該 所形成爲佳， 導電層乃如前述，以一層（單層）或者兩層以 層所形成，兩層以上積層時，作爲全體就具 層以上積層時，在絕緣性基體上先積層Ni i和含有此的合金，在其上積層Cu等之金屬 金爲好。於N i和C r具有經常性防止密著力 此外’藉由在其上積層Cu等金屬和含此的 高與第2導電層的密著性。 第2導電層是屬於形成在前記第1導電層上 所示的金屬或者至少含有一種該金屬的合金 電鍍法或者電鍍法加以應用所形成。該第2 形成比前記第1導電層還厚，主要達到獲得 作用。 導電層很適合以0 · 5〜1 0 0 // m、較好爲1〜 所形成。未滿0 . 5 // m，會有所謂電氣電阻 此外，即使超過1 〇 〇 // m，電氣導電性並沒 ，反而對成本不利。 導電層乃如前述，以一層（單層）或者兩層以 層所形成，兩層以上積層時，作爲全體就具 第2導電層於在形成比較厚時，採用電鍍法 此外，形成比較薄時，採用無電解電鍍法所 -12- 1277379 (10) 形成爲佳。 <導電層的積層方法> 本發明的前記導電層是在前記絕緣性基體開設通孔之 後，於該絕緣性基體的表背兩面和該通孔的壁面以同一工 程所形成爲佳。藉此就能一體性的形成絕緣性基體的表背 兩面和通孔的壁面的導電層，有助於生產成本之減低的同 時，保證可靠性高的電性連接。此外，也有助於尺寸精度 的提昇。 在此，導電層以同一工程所形成的意思是，在該絕緣 性基體的表背兩面和該通孔的壁面，該導電層爲同時性且 一體式的形成。。 即’例如該導電層包含第1導電層和第2導電層時， 包括首先第1導電層是針對該絕緣性基體的表背兩面和該 通孔的壁面，利用濺鍍法或者蒸鍍法，同時性且一體式的 形成，接著第2導電層是針對該第1導電層上，利用無電 解電鍍法或者電鍍法，同時性且一體式的形成的情形。像 這樣’在導電層包括第1導電層和第2導電層時，和各層 爲複數層積層時，各層只要如上記同時且一體式的形成， 導電層就能以同一工程所形成。 再者’在該導電層利用濺鍍法和蒸鍍法所形成的情況 下’無法藉由加工裝置的特性等一次處理表背兩面的情況 下5就各個表面而言，即使以兩次的操作形成導電層，表 背兩面的導電層和通孔的壁面的導電層還是以同一工程所 -13 - (11) 1277379 形成。此外，此時，認爲通孔的壁面的導電層可藉由該兩 次之操作的各個操作，形成到孔之中位的高度（深度）爲止 ，結局是認爲可藉由兩次的操作，在通孔的壁面全體形成 導電層。此外，就該孔的中位之高度（深度）部分而言，即 使導電層被加重式的積層，認爲該部分的構成還是與絕緣 性基體之表面部的導電層的構成爲同一的構成。 像這樣藉由將導電層以同一工程所形成，以往在絕緣 性基體的表背兩面，先形成導電層之後，開設通孔，然後 改變，並與針對其通孔的壁面形成導電層的方法做比較， 由於導電層之形成工程的次數減半，就能大爲減低生產成 本。且由於以同一工程形成一體式，就可得到可靠性高的 連接效果。 此外，就上記的習知法來看，只針對通孔的壁面，選 擇性地形成導電層是很困難的，以回繞到事先形成在絕緣 性基體上的導電層之上的形式而形成導電層。但在此，導 電層的厚度會加重形成，像這樣一旦絕緣性基體上的導電 層的厚度增厚，形成電路的加工就變得很困難，尺寸精度 也會惡化。對此，若根據本發明的上記形成方法，不會加 重導電層的厚度，且儘可能將導電層的厚度變薄，很容易 形成電路的同時，尺寸精度也不會惡化。 <其它> 在本發明的絕緣性基體可形成校正記號。該校正記號 爲決定通孔之特定位置的基準，通常很適合形成在絕緣性 -14 - (12) 1277379 基體的兩端（未設通孔的位置）° 此種校正記號就算是藉由光學式、電子式、磁性式、 目視性或其它讀取手段，決定通孔的特定位置也不會妨礙 ，此外，其形成方法亦未特別限定。例如，目視性讀取的 情況下，作爲該校正記號很適合在絕緣性基體的兩端貫通 該基體的方式開設孔通。而且該孔（稱爲校正孔）更理想是 適合具有一定的間隔而連續式的開孔。藉由取得此種構成 ，就能更簡單地決定通孔的位置。 此種校正孔的大小，通常5 // m〜3 m m程度爲佳，可 藉由各種雷射、鑽孔器、孔打、冲壓等開孔。此種校正孔 小於8 0 // m時，使用各種雷射爲佳。 此外，此種校正孔與上記通孔同樣的，即使在其內壁 面形成導電層也不妨礙。 以下舉實施例更詳細的說明本發明，但本發明並不限 於該些。再者，於以下中，參照圖面做說明，但於各圖面 中附上同一的參考符號是表示同一部分或者相當部分。 <實施例】> 將本發明的導電性片的製造方法採用第i圖〜第4圖 做說明。 首先’絕緣性基體1是以厚度5 0 m、寬度2 5 0 m m、長 度100 m的聚醯亞胺薄膜（商品名：APIKARU，Kanebo製） ，設置在C〇2雷射加工機（三菱電機製）上。 而且，利用該加工機，如第1圖所示，貫通該聚醯亞 -15 - (13) !277379 胺薄膜的表背兩面的方式，分別開設內徑7 Ο // m的通孔2 、和內徑2 0 〇 # m的校正孔3。 接著，如上記針對利用C02雷射被開孔處理的導電性 ®體1 ’欲去除於該處理時生成在開孔部及其周邊的碳化 物’進行以下的處理。即，將該導電性基體1設置在除膠 濱裝置上，於液溫6〇它之5 Og的過錳酸鉀水溶液的浸泡 槽中’浸泡7 0秒之後，利用純水重覆五次進行洗淨。 然後更於液溫40 °C之5 %的硫酸的浸泡槽中，浸泡2 分鐘’藉此中和處理之後，再度利用純水，重覆五次進行 & '淨。接著’通過高性能過濾器（過濾器之開孔部的大小 爲0.5 // m以下），利用1〇5 t的乾燥空氣進行脫水，使其 充分乾燥’藉此去除上記所生成的碳化物。 其次’像這樣，將去除碳化物的絕緣性基體1之一端 ’設置在濺鍍裝置的送出軸，且捲繞另一端設置在軸上。 一方面’在該濺鍍裝置的四個濺鍍靶是，以Ni作爲濺鍍 革巴Ν0·1、以Ci!作爲濺鍍靶No.2〜4而分別安裝。 然後’關上該濺鍍裝置的真空室，利用真空幫浦，令 真空度成爲1 X l(T4pa之後，針對在以Ni爲所安裝的濺鍍 革巴No.l，Μ氣之注入量i〇〇CC//分、濺鍍靶電流〇6kw/ d m 、及以C υ爲所安裝的濺鍍靶n 〇 · 2〜4，在氬氣之注入 量各2 5 0cc/分、濺鍍靶電流12kW/dm2之條件下，濺 鑛該些金屬，藉此在絕緣性基體之其中一方的表面上，形 成第1導電層。然後，解除該濺鍍裝置的真空狀態。 接者’針對未形成上記之絕緣性基體的第]導電層這 ‘ 16 - (14) 1277379 方的表面，形成與上記同樣的第1導電層的方式’將上記 絕緣性基體的表背相反的再度設置在該濺鍍裝置。而且， 以與上記同一的條件進行濺鍍，藉此在絕緣性基體的另一 方之表面，與上記相同的形成第1導電層。 第2圖是表示該狀態的絕緣性基體，針對絕緣性基體 1的表背兩面和通孔2的壁面（及校正孔3的壁面）形成第 1導電層4。再者，雖未直接表示在第2圖，但第1導電 層4是成爲在絕緣性基體1上先積層Ni層，在其上積層 Cu層的構成。而且，該構成就絕緣性基體上的表背兩面 和通孔的壁面來看，成爲同一的構成。 此外，由上記之絕緣性基體的其中一方的端，於1 〇m 、50m及90m的地點施行取樣，使用FIB裝置切割斷面 測定其厚度時，連同各地點也在絕緣性基體的表背兩面共 通，Ni 層爲 100A、Cii 層爲 2500 A。 接著，利用數次的純水進行洗淨之後，在表背兩面， 如上記將形成第1導電層的絕緣性基體，設置在連續電鍍 裝置，在以下的條件進行電鍍。即，首先在塡充8 %的硫 酸的酸活性化槽，將上記絕緣性基體連續地的浸泡2 0秒 ，藉此針對上記第1導電層施行酸活性化處理。 其次，利用純水重覆三次水洗之後，在上記裝置的電 鍍槽塡充電鍍液（由硫酸銅1 1 0 g / 1、硫酸1 6 0 g / 1、氯 60ppm及TOP LUCINA 380H(奧野製藥工業（公司）製）10 cc/ 1所組成的），將上記絕緣性基體以1 .0m/分的移動 速度連續性的浸泡，在液溫2 8 °C、電流密度4 A / d m 2的 (15) 1277379 條件下，做1 1分鐘電鍍，藉此在前記第1導電層上形成 由Cu製成的第2導電層。 第3圖是表示該狀態的絕緣性基體’針對絕緣性基體 ]的表背兩面和通孔2的壁面（及校正孔3的壁面）形成第 1導電層4，在其第1導電層4上形成第2導電層5。再 者，第2導電層5的構成就絕緣性基體上的表背兩面和通 孔的壁面而言爲同一的構成。因而，該導電層6包括第1 導電層和第2導電層，於該絕緣性基體的表背兩面和該通 孔的壁面形成具有同一構成的導電層。 此外第4圖是上記狀態的導電性片7的槪略平面圖。 於第4圖中，絕緣性基體1上的導電層6 (包括第1導電 層4和第2導電層5)被省略。 接著，像這樣，針對形成第2導電層的絕緣性基體， 利用純水重覆五次進行水洗。其次，利用通過高性能過濾 器之1 05 °C的乾燥空氣進行脫水，使用充分乾燥，藉此得 到第3圖及第4圖所示的本發明的導電性片7。 此外，由這樣所得到的導電性片之其中一方的端，在 10m、5 0m及9 0m的地點進行取樣，使用FIB裝置切割斷 面測定第2導電層的厚度時，連同各地點也在絕緣性基體 的表背兩面共通，爲10// m±5%以內。 再者，將如上記所得到的導電性片切割成寬度 2 5 0mm、長度3 0 0 m m的大小的片狀。而且，針對這樣切 割的導電性片，施行感光用的光阻處理，將電路圖案形成 用的負記號，以校正孔爲基準而設定。然後，分別進行曝 -18- (16) 1277379 光、顯影、蝕刻、光阻剝離，藉此針對上記導電層形成電 路圖案。适樣所形成的電路圖案，連同上記導電性片的表 背兩面亦爲非常高精度’若測定所形成的電路尺寸，無論 那一個對設計尺寸而言均爲± 5 %以內。此外，就表背兩 面來看，電氣導電性也沒有任何等問題，呈現可靠性極高 的電性連接效果。 <實施例2 > 將第1導電層形成在絕緣性基體的表背兩面爲止 ，得到完全與實施例1同樣之形成第1導電層的絕緣性基 體。 將這樣所得到的絕緣性基體，在；.1 〇 〇 C c / 1的鈀系觸 媒（商品名：促進劑、奧野製藥工業（公司）製）的浸泡槽， 以室溫浸泡1分鐘，藉此針對前記第1導電層上施行觸媒 處理。 接著，利用純水重覆五次水洗之後，針對觸媒處理的 第1導電層上，使用通孔用無電解銅電鍍液（商品名： 〇PC — 750無電解銅M(商品名）、奧野製藥工業（公司）製） ，在室溫、pHl 2.9的條件下，施行無電解電鍍處理，藉 此形成由銅所製成之厚度的第2導電層。 其次，像這樣，針對形成第2導電層的絕緣性基體’ 利用純水重覆五次進行水洗。然後，利用通過高性能過濾 器（過濾器的開孔部的大小的0·5 A m以下）之1 05 °C的乾燥 空氣進行脫水，使其充分乾燥’藉此得到形成有在絕緣性 -19- (17) 1277379 基體上形成包括第〗導電層和第2導電層的導電層的本發 明的導電性片。 該導電性片的導電層於絕緣性基體的表背兩面和通孔 的壁面具有同一的構成。此外，尺寸精度也優的同時，呈 ： 現可靠性高的電性連接效果。 ； 【圖式簡單說明】 第]圖是開設通孔和校正孔的絕緣性基體的開孔部的 φ 槪略斷面圖。 第2圖是在絕緣性基體上形成第1導電層的狀態的開 孔部的槪略斷面圖。 第3圖是在絕緣性基體上形成包含第1導電層及第2 導電層的導電層的導電性片的開孔部的槪略斷面圖。 第4圖是本發明皋的導電性片的槪略平面圖。 第5圖是習知的導電性片的開孔部的槪略斷面圖。 【主要元件符號說明〕 1 絕緣性基體、2 通孔、3 校正孔' 4 第1導電層、 5 第2導電層、 6 導電層、7 導電性片。 -20-

Claims (1)

1. (1) 1277379 拾、申請專利範圍 1·— S導電t生片（7)，是屬於在絕緣性基體（1)的表背 兩面形成導電層（6)，其表背兩面的導電層（6)是以經由貫 通該絕緣性基體（1)的方式所開孔的通孔（2)而互相電性連 接的導電性片（7)，其特徵爲：在該絕緣性基體（1)的表背 兩面和該通孔（2)的壁面，形成具有同一構成的導電層（6) ，前記導電層（6)包括，利用濺鍍法或者蒸鍍法所形成的 第1導電層（4)、和利用無電解電鍍法或者電鍍法所形成 的第2導電層（5)，此外，前記導電層（6)是在前記絕緣.性 基體（1)開設通孔（2)之後，以同一工程形成在該絕緣性基 體（1)的表背兩面和該通孔（2)的壁面。 2 ·如申請專利範圍第1項所記載的導電性片，其中， 前記第1導電層（4)是兩層以上積層。 3 ·如申請專利範圍第1項所記載的導電性片，其中， 前記第1導電層（4)是以300〜5000 A的厚度所形成。 4.如申請專利範圍第1項所記載的導電性片，其中， 前記第2導電層（5)是以〇·5〜100 m的厚度所形成。