CN106328584A - 制造硅通孔的方法和包括硅通孔的芯片 - Google Patents

制造硅通孔的方法和包括硅通孔的芯片 Download PDF

Info

Publication number
CN106328584A
CN106328584A CN201611029068.8A CN201611029068A CN106328584A CN 106328584 A CN106328584 A CN 106328584A CN 201611029068 A CN201611029068 A CN 201611029068A CN 106328584 A CN106328584 A CN 106328584A
Authority
CN
China
Prior art keywords
layer
hole
ion
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611029068.8A
Other languages
English (en)
Other versions
CN106328584B (zh
Inventor
宋红林
王志健
杨志刚
张志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinchuangyuan Semiconductor Co ltd
Original Assignee
Wuhan Optical Valley Chuan Yuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Optical Valley Chuan Yuan Electronics Co Ltd filed Critical Wuhan Optical Valley Chuan Yuan Electronics Co Ltd
Priority to CN201611029068.8A priority Critical patent/CN106328584B/zh
Publication of CN106328584A publication Critical patent/CN106328584A/zh
Application granted granted Critical
Publication of CN106328584B publication Critical patent/CN106328584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及制造硅通孔的方法和包括硅通孔的芯片。一种制造硅通孔的方法包括以下步骤:在硅晶片中形成通孔(步骤S1);在通孔的孔壁上形成绝缘层(步骤S2);在绝缘层上形成扩散阻挡层(步骤S3);在扩散阻挡层上形成籽晶层(步骤S4);以及在籽晶层上形成导体层(步骤S5),其中,步骤S3包括通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层,步骤S4包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。

Description

制造硅通孔的方法和包括硅通孔的芯片
技术领域
本发明总体上涉及制造硅通孔(through silicon via,简称TSV)的方法和包括硅通孔的芯片,这种硅通孔可以广泛地应用于芯片之间的互连和叠层芯片的封装技术中,以便于形成3D封装结构。
背景技术
近年来,计算机、通讯、汽车电子、航空航天工业和其他消费类产品对微电子封装提出了很高的要求,即更小、更薄、更轻、高可靠、多功能、低功耗和低成本。这促使更高密度的三维叠层封装技术不断涌现。三维叠层封装可以分为封装体的堆叠和硅晶片的堆叠。目前,封装体的堆叠技术可以通过堆叠薄小外形封装(TSOP)或堆叠基于传统封装技术的芯片尺寸封装(CSP)来获得。然而,芯片之间较长的互连线限制了封装体三维堆叠的高频性能。硅晶片的堆叠技术通过在硅晶片上制作出许多垂直的互连通孔来实现不同芯片之间的电互连。由于芯片间更短的互连线,所以圆片级三维集成能够减小互连线的延迟。此外,相当数量的MEMS(微机电系统)器件带有立体结构,需要进行气密性封装,但普通的气密性封装不仅成本高,难以引出MEMS器件的信号线。为此,以硅晶片作为MEMS封装的封帽并在其上制作出垂直互连通孔以引出信号线的方式能够较好地解决该问题,并能为MEMS提供圆片级封装和更好的频率特性。从以上发展趋势可得知,穿透性硅通孔(TSV)互连技术的应用范围正在不断地拓展。
相对于以往的软铅焊、丝焊和芯片凸点倒装技术而言,TSV技术被称为第四代封装技术,在芯片和芯片之间、晶圆和晶圆之间制作垂直导通从而实现芯片间互连,具有众多的优点。例如,TSV可以大幅提高电子元器件的集成度,减少封装的几何尺寸,可以大幅缩短电互连的长度,进而降低寄生电容和耗电量,可以将不同的功能芯片(如射频、内存、逻辑、数字和MEMS等)集成在一起,实现电子元器件的多功能化,还可以降低成本,在成熟条件下比2D封装更具成本效益。由于硅的导电性,必须在TSV的硅衬底与导体层(如铜层)之间形成电绝缘层。硅通孔内的电绝缘层一般使用SiO2,因为其在硅通孔内制作方便且与IC工艺兼容。可是,Cu在SiO2介质中扩散速度很快,易使其介电性能严重退化;Cu对半导体的载流子具有很强的陷阱效应;Cu扩散到半导体本体材料中将严重影响半导体器件的电性特征;而且Cu与SiO2的粘附强度较差。因此,仅有绝缘层是不够的,还必须在硅衬底与导体层之间淀积一层扩散阻挡层,以防止铜扩散并提高导体层的粘附强度。此外,对于多晶硅导电层和导电胶而言基本不存在铜扩散的问题,只需电绝缘层就能够满足硅通孔互连的要求。
现有技术的硅通孔制作过程大体上包括以下步骤:通过刻蚀或激光熔化在硅晶片中形成通孔;通过PECVD(等离子增强化学气相淀积)来淀积氧化层(如SiO2层),例如可以使用硅烷(SiH4)或TEOS(硅酸乙酯)通过CVD(化学气相淀积)工艺沉积获得;通过磁控溅射、蒸镀或CVD工艺淀积阻挡层/籽晶层;通过电化学反应往通孔中淀积铜金属,在此一般采用电镀铜方法;通过化学机械抛光或研磨、刻蚀工艺来去除平坦表面上的铜金属。在阻挡层/籽晶层的制作过程中,现有的溅射技术在制造小孔径、高厚径比的硅通孔时,很难完成通孔内的完整成膜,导致后续无法电镀。硅通孔的深宽比通常大于7:1,甚至高达12:1~15:1,常规的磁控溅射技术难以在高深宽比通孔的侧壁上淀积连续的导体层,设备厂商为此开发了高离子化金属等离子磁控溅射技术。然而,这些溅射技术均未能改变溅射粒子能量低、均匀性欠佳的问题,导致膜层经常存在缺陷,在后续电镀铜层时出现空洞。此外,溅射法制作的阻挡层和籽晶层与硅晶片之间的结合不牢固,导致硅通孔内的导体层容易脱落。
发明内容
本发明是鉴于上述问题而作出的,其目的在于,提供一种制造硅通孔的方法和包括硅通孔的芯片,其中阻挡层和籽晶层与硅晶片之间的结合较为牢固,硅通孔内的导体层不容易脱落。
本发明的第一技术方案为一种制造硅通孔的方法,其包括以下步骤:在硅晶片中形成通孔(步骤S1);在通孔的孔壁上形成绝缘层(步骤S2);在绝缘层上形成扩散阻挡层(步骤S3);在扩散阻挡层上形成籽晶层(步骤S4);以及在籽晶层上形成导体层(步骤S5),其中,步骤S3包括通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层,步骤S4包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。
本发明的第二技术方案为,在上述第一方案中,硅晶片包括单块硅晶片或者层叠在一起的多块硅晶片,各硅晶片的厚度为10-40μm。
本发明的第三技术方案为,在上述第一方案中,利用金属蒸汽真空弧离子源进行离子注入,在离子注入中,第一材料的离子获得1-500keV的能量,被注入到绝缘层的表面下方1-100nm的范围内而形成第一离子注入层,第二材料的离子获得1-500keV的能量,被注入到扩散阻挡层的表面下方1-100nm的范围内而形成第二离子注入层。
本发明的第四技术方案为,在上述第一至第三方案的任何一种中,第一材料包括Ta、TaN/Ta、TiN、TiW、Cr、Ti中的一种或多种,第二材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
本发明的第五技术方案为,在上述第一至第三方案的任何一种中,步骤S3还包括通过等离子体沉积或溅射沉积在第一离子注入层的上方形成第一沉积层,并且/或者步骤S4还包括通过等离子体沉积或溅射沉积在第二离子注入层的上方形成第二沉积层,其中利用磁过滤阴极真空弧离子源进行等离子体沉积。
本发明的第六技术方案为,在上述第五方案中,利用第一材料形成第一沉积层,利用第二材料形成第二沉积层。
本发明的第七技术方案为,在上述第一至第三方案的任何一种中,步骤S5包括利用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb、W以及它们之间的合金、高分子导体、或者掺杂多晶硅中的一种或多种,形成厚度为0.1-100μm的导体层或者填满通孔的导体层。
本发明的第八技术方案为,在上述第一至第三方案的任何一种中,步骤S2包括通过等离子增强化学气相淀积工艺在通孔的孔壁上淀积SiO2作为绝缘层,步骤S5包括通过电镀工艺在籽晶层上镀上一层Cu作为导体层。
本发明的第九技术方案为,在上述第一至第三方案的任何一种中,所述方法还包括步骤S6:通过化学机械抛光、研磨或刻蚀工艺,对硅晶片的表面进行平整化处理。
本发明的第十技术方案为一种芯片,其包括硅晶片和设置于硅晶片中的通孔,在通孔的孔壁上从内到外依次覆盖有由绝缘材料组成的绝缘层、扩散阻挡层、籽晶层和导体层,其中扩散阻挡层包括由绝缘材料和第一注入材料组成的第一离子注入层、以及紧邻籽晶层且由第一沉积材料组成的第一沉积层,籽晶层包括由第一沉积材料和第二注入材料组成的第二离子注入层。
本发明的第十一技术方案为,在上述第十方案中,硅晶片包括单块硅晶片或层叠在一起的多块硅晶片,各硅晶片的厚度为10-40μm。
本发明的第十二技术方案为,在上述第十方案中,第一离子注入层是由绝缘材料和第一注入材料组成的掺杂结构,并具有1-100nm的厚度;第二离子注入层是由第一沉积材料和第二注入材料组成的掺杂结构,并具有1-100nm的厚度。
本发明的第十三技术方案为,在上述第十至第十二方案的任何一种中,第一材料包括Ta、TaN/Ta、TiN、TiW、Cr、Ti中的一种或多种,第二材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
本发明的第十四技术方案为,在上述第十至第十二方案的任何一种中,第一沉积层附着于第一离子注入层上并包括等离子体沉积层或溅射沉积层,第一沉积材料与第一注入材料相同。
本发明的第十五技术方案为,在上述第十至第十二方案的任何一种中,籽晶层还包括位于第二离子注入层的上方且由第二沉积材料组成的第二沉积层。
本发明的第十六技术方案为,在上述第十五方案中,第二沉积层包括等离子体沉积层或溅射沉积层,并且第二沉积材料与第二注入材料相同。
本发明的第十七技术方案为,在上述第十至第十二方案的任何一种中,导体层具有0.1-100μm的厚度或者填满通孔,并且由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb、W以及它们之间的合金、高分子导体、或者掺杂多晶硅中的一种或多种组成。
本发明的第十八技术方案为,在上述第十至第十二方案的任何一种中,绝缘层由SiO2组成,导体层由Cu组成。
依照本发明,在离子注入期间,导电材料的离子以很高的速度强行地注入到先前形成的绝缘层或扩散阻挡层的内部,与绝缘层或扩散阻挡层形成了掺杂结构,相当于在绝缘层或扩散阻挡层的表面下方形成了数量众多的基桩。在等离子体沉积期间,导电材料的离子在加速电场的作用下以较高速度飞向离子注入层的表面,并且沉积在该表面上方。由于存在“基桩”且后续制得的沉积层与该基桩相连,因而在最终制得的硅通孔(TSV)中,导体层与扩散阻挡层之间、以及扩散阻挡层与绝缘层之间均具有较高的结合力,远高于现有技术中通过溅射法获得的结合力,而且不会产生溅射法那样导体层掉落的现象。此外,用于离子注入和等离子体沉积的导电材料离子通常具有纳米级的尺寸,在注入或沉积期间分布较均匀,而且到孔壁的入射角度也基本一致。因此,导体层与扩散阻挡层之间、以及扩散阻挡层与绝缘层之间的接合面具有良好的均匀度和致密性,不容易出现针孔、漏镀等不良现象。而且,扩散阻挡层与绝缘层之间的接合面相当平坦,表面粗糙度可低至0.02μm左右,在用于高频信号传输时可以明显地降低信号损失。
附图说明
在参照附图阅读以下的详细描述之后,本领域技术人员将更容易理解本发明的这些及其他的特征、方面和优点。为了清楚起见,附图不一定按比例绘制,而是其中有些部分可能被夸大以示出具体细节。在所有附图中,相同的参考标号表示相同或相似的部分,其中:
图1表示根据本发明的制造硅通孔的方法的流程图;
图2(a)至2(e)表示与图1所示方法的各个步骤相应的产品的剖面示意图;
图3表示离子注入和等离子体沉积的工作原理示意图;
图4表示根据本发明的另一种包括硅通孔的芯片的剖面示意图;并且
图5表示根据本发明的又一种包括硅通孔的芯片的剖面示意图。
参考标号:
100 芯片
10 硅晶片
12 通孔
14 通孔的孔壁
16 绝缘层
18 扩散阻挡层
181 第一离子注入层
182 第一沉积层
20 籽晶层
201 第二离子注入层
202 第二沉积层
22 导体层。
具体实施方式
以下,将参照附图,详细地描述本发明的实施方式。本领域技术人员应当理解,这些描述仅仅列举了本发明的示例性实施例,而决不意图限制本发明的保护范围。例如,在本发明的一个附图或实施例中描述的元素或特征可以与在一个或更多其它附图或实施例中描述的其它元素或特征相结合。此外,为了便于描述各个材料层之间的位置关系,在本文中使用了空间相对用语,例如“上方”和“下方”、以及“内”和“外”等,这些术语均是相对于基材的表面或孔壁而言的。例如,如果A材料相对于B材料位于朝向基材或孔壁外部的方向上,则认为A材料位于B材料的上方或外侧,反之亦然。
图1是表示根据本发明的制造硅通孔的方法的流程图。该方法包括以下步骤:在硅晶片中形成通孔(步骤S1);在通孔的孔壁上形成绝缘层(步骤S2);在绝缘层上形成扩散阻挡层(步骤S3);在扩散阻挡层上形成籽晶层(步骤S4);以及,在籽晶层上形成导体层(步骤S5)。其中,作为本发明的特征点,步骤S3包括通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层,步骤S4包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。图2(a)至2(e)表示与图1所示方法的各个步骤相应的产品的剖面示意图,分别对应于上述的步骤S1至S5。
硅晶片包括通过常规的直拉法或区熔法制备的单晶硅圆片,例如直径为6英寸、8英寸、12英寸、18英寸等各种规格的硅圆片,也包括通过外延法生长了单晶硅薄膜的晶片。在本发明中,硅晶片可以包括单块硅晶片或者层叠在一起的多块硅晶片(例如10块以上),各块硅晶片的厚度可以为10-40μm,优选地为20-30μm,这是现有的等离子开孔及金属沉积技术比较适用的厚度,同时也几乎是整个器件层的厚度。为了获取这种厚度的硅晶片以便制得整体厚度很小的封装体,同时尽可能小地损伤晶片的表面和亚表面,可以采用机械磨削加化学机械抛光(CMP)、机械磨削加湿式刻蚀、机械磨削加干法刻蚀或者机械磨削加干式抛光等减薄工艺对硅晶片进行减薄。此外,如前文所述,对于多晶硅导电层和导电胶而言基本不存在铜扩散的问题,只需要电绝缘层就能够满足硅通孔互连的要求。也就是说,在多晶硅基材中形成导电通孔的情况下,不再需要设置扩散阻挡层,即可以省略上述步骤S3,而是直接在绝缘层上形成籽晶层,继而在籽晶层上形成导体层。此时,在步骤S4中形成籽晶层时,可以通过离子注入将导电材料注入到绝缘层的表面下方以形成离子注入层。
在步骤S1中形成通孔时,可以采用常规的湿法腐蚀、干法刻蚀、光辅助电化学刻蚀以及激光钻孔中的任何一种。湿法腐蚀是将晶片放置于液态化学腐蚀液中进行的腐蚀,在腐蚀过程中腐蚀液通过化学反应将接触的材料逐步侵蚀溶解掉。干法刻蚀是用以等离子体形式存在的气体进行薄膜刻蚀的一项技术。等离子体气体的化学活性较强,可以更快地与材料发生反应以实现刻蚀目的,而且还可以利用电场对等离子体进行引导和加速以使其具有一定的能量,用该等离子体轰击被刻蚀物的表面以剥离材料。电化学刻蚀是采用液态腐蚀剂的湿法腐蚀工艺,必须有空穴的参与才能实现硅溶解的过程,为了实现定点刻蚀,通过光生空穴并控制空穴的输运过程将空穴输送到反应点,这就是所谓的光辅助电化学刻蚀技术。由于利用光生载流子效应产生具有可控性的空穴,因此该方法能够实现较高的深宽比,例如达200以上。激光钻孔利用激光的高能量、高聚焦等特性,分为CO2激光钻孔和UV激光钻孔这两种方式。CO2激光钻孔基于光热烧蚀机理在极短的时间以波长大于760nm的红外光将有机板材予以强热熔化或汽化,使之被持续移除而成孔。UV激光钻孔基于光化学裂蚀机理,通过发射波长小于400nm的紫外高能量光子,使基板材料的化学键断裂,在众多碎粒体积增大和外力抽吸下快速移除基材,从而形成微孔。如图2(a)所示,在硅晶片10中形成了具有孔壁14的通孔12。图2(a)中所示的通孔12是圆柱形的通孔,孔径可以为2-200μm,优选为5-50μm。通孔的形状随着钻孔方式而改变,除了圆柱形之外,还可以是梯台形等各种其它的形状。
在步骤S2中形成绝缘层时,可以利用硅烷(SiH4)或TEOS(硅酸乙酯)等作为原料,通过化学气相淀积(CVD)或者等离子增强化学气相淀积(PECVD)工艺,在通孔的孔壁上淀积一层SO2,作为绝缘层。在采用PECVD工艺时,原料气体将在电场中成为等离子体状态,产生化学性质非常活泼的激发态分子、原子、离子和原子团等,可以在较低温度下成膜,从而抑制与衬底的反应。此外,还可以通过热氧化扩散方式来形成绝缘层。例如,可以将硅晶片放入温度很高(如900-1400℃)的反应室中,并充入氧气或者臭氧,在保持一定时间后使通孔内壁表面的硅原子完全反应而成为SiO2。如图2(b)所示,在硅晶片10中的通孔的孔壁14上形成了绝缘层16,该绝缘层的厚度可以为数十纳米至数十微米。
在步骤S3中形成扩散阻挡层时,首先通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层。离子注入可通过以下方法来实现:使用导电材料作为靶材,在真空环境下,通过电弧作用使靶材中的导电材料电离而产生离子,从而形成例如金属蒸汽真空弧(MEVVA)离子源;然后,使该离子在高电压的电场下加速而获得很高的能量(例如5-1000keV,如10keV、50keV、100keV、200keV、500keV等);高能的导电材料离子接着以很高的速度直接撞击孔壁上的绝缘层,并且注入到绝缘层的表面下方一定的深度范围内(例如1-100nm,如5nm、10nm、20nm、50nm等),在所注入的导电材料离子与绝缘层的材料分子之间形成了化学键或填隙结构,从而组成掺杂结构。由此得到的第一离子注入层的外表面(或称为上表面)与之前形成的绝缘层的表面相齐平,而其内表面(或称为下表面)则深入到绝缘层的内部,例如,位于绝缘层的表面下方1-100nm(例如5-50nm)的深度处。此时,之前形成的绝缘层的外侧部分由于形成有离子注入层而构成为扩散阻挡层的一部分。
通过控制离子注入过程中的各种相关参数,例如注入电流、电压、注入剂量等,可以调整离子注入层进入到绝缘层内部的深度,即,离子注入层的内表面在绝缘层的表面下方所处的深度。在一个优选的实施方案中,注入离子的能量为5-1000keV,注入的剂量为1.0×1012至1.0×1018ions/cm2(更特定地,注入剂量为1.0×1015至5.0×1016ions/cm2),从而使离子注入层的内表面位于绝缘层的表面下方5-50nm的深度处。在离子注入过程中,根据后续形成导体层所用的材料来选择靶材,使得扩散阻挡层能够阻挡导体层的材料扩散透过绝缘层。例如,可以使用Ta、TaN/Ta合金、TiN、TiW、Cr、Ti中的一种或多种作为靶材,其中Ti、TiN、Ta、TaN尤其适用于导体层由Cu组成的情形。在采用多种材料的情况下,可以在一个靶材中同时包括多种材料,也可以使用多个靶材,其中各个靶材包括一种或多种材料。
在形成注入到绝缘层表面下方的第一离子注入层之后,还可以通过等离子体沉积或者溅射沉积方式在该第一离子注入层的上方形成第一沉积层,由第一离子注入层和第一沉积层组成扩散阻挡层。其中,等离子体沉积可以采用与离子注入相似的方式来进行,只不过在沉积期间施加较低的电压。即,同样使用导电材料作为靶材,在真空环境下,通过电弧作用使靶材中的导电材料电离而产生离子,然后在加速电场下驱使该离子加速而获得一定的能量且沉积到离子注入层的表面上,从而构成等离子体沉积层。在此期间,通过调节加速电压而使导电材料的离子获得1-1000eV(例如5、10、50、100、200、300、400、500、600、700、800、900eV等)的能量,并且通过控制沉积时间而得到厚度为10-1000nm(例如50、100、200、300、400、500、600、700、800、900nm等)的等离子体沉积层。如图2(c)所示,在绝缘层16上形成的扩散阻挡层18包括第一离子注入层181和第一沉积层182。第一沉积层的材料可以与第一离子注入层的材料相同,也可以不相同,只要能够阻挡导体层的材料扩散透过绝缘层即可。
图3示出了离子注入和等离子体沉积的工作原理示意图。如图所示,用于执行离子注入的设备主要由等离子体形成区(触发系统)和离子束形成区(引出系统)这两部分组成。等离子体形成区包括阴极、阳极和触发电极,离子束形成区一般由一组多孔三电极构成。在触发电压的作用下,阴极和阳极之间形成高密度的等离子体并向引出区扩散。在引出电场的加速作用下,等离子体中的带电离子被引出并加速形成离子束,该离子束的种类和纯度由阴极靶材料决定。典型地,阴极触发电极和阳极为同轴结构。阴极为圆柱形并由所需离子的导电材料制成。阳极为圆柱筒形且套在阴极外面,中心开孔为等离子体通道。采用脉冲高压触发方式,例如将触发电极套在阴极外,之间用氮化硼绝缘,触发电压为10kV左右,触发脉宽为10ms左右。当触发电压施加在阴极和触发电极上时,由火花放电产生的等离子体使阴极和阳极电路接通而形成真空弧放电,在阴极表面形成只有微米级大小但电流密度高达106A/cm2的阴极斑,致使阴极靶材料蒸发并高度电离成等离子体。等离子体以大约104m/s的速度喷射,一部分通过阳极中心孔扩散到引出电极。然后,等离子体在引出电场的作用下被引出,形成高速的离子束。施加在阴、阳电极之间的弧电压越高,弧电流就越大,所产生的等离子体密度也就越高,从而有可能引出更大的束流。引出束流大小还与离子源的工作参数、引出电压、引出结构和阴极材料等有关。例如,离子束形成区(引出系统)的引出电压越高,带电粒子的离子束就被加速到越高的速度,从而可以注入到基材的内部越深的部位。另外,真空弧放电在产生等离子体的同时也会产生很多尺寸在0.1-10μm的不带电微粒。这些微粒的存在对所沉积薄膜的性能有极大的影响,造成薄膜表面粗糙,致密性差,光泽度和与基材的结合力下降等。为了去掉或减少阴极真空弧产生的大颗粒,可以采用磁过滤器,即,建立一个弯曲的磁场,过滤到不带电的大颗粒,仅将需要的带电等离子体沿着弯曲的磁场导向到基材的表面,此时得到的等离子体可称为磁过滤阴极真空弧(FCVA)离子源。
此后进入步骤S4,即,在扩散阻挡层上形成籽晶层。类似于上述步骤S3,步骤S4也包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。如图2(d)所示,第二材料被注入到之前形成的图2(c)所示扩散阻挡层18的表面下方,形成了第二离子注入层201,由该第二离子注入层201组成籽晶层20。此时,之前形成的扩散阻挡层的外侧部分由于形成有离子注入层而构成为籽晶层的至少一部分。在该步骤中使用的离子注入技术与上文描述的技术相同,只是采用不同于扩散阻挡层的靶材。可以选择与导体层结合力较强的金属或合金来进行离子注入,例如可以采用Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种,其中Ti、Cr、Ni、Cu尤其适用于导体层由Cu组成的情形。
除了第二离子注入层之外,步骤S4还可以像步骤S3中那样,通过等离子体沉积或者溅射沉积方式在该离子注入层的上方形成第二沉积层,由第二离子注入层和第二沉积层组成籽晶层。第二沉积层并非必需的,在离子注入层足以保证导体层与扩散阻挡层之间具有较强结合力的情况下,也可以不形成第二沉积层,而是直接在第二离子注入层的上方形成导体层。
在步骤S5中形成导体层时,可以采用电镀、化学镀、真空蒸发镀、磁控溅射等方法中的一种或多种,在籽晶层的上方形成导体层。电镀的速度快、成本低、可适用的材料范围非常广泛,而且可以通过控制电镀过程中的各种相关参数(例如电镀电流、电压、时间等)而容易地调整导体层的厚度,因而是最常用的。例如,在一个实施例中,可以采用电镀法,在籽晶层的上方形成由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb、W以及它们之间的合金中的一种或多种组成的导体层,其中Cu是最常用的导体层材料。在另一个实施例中,可以使用高分子导体或者掺杂多晶硅来进行填孔。如果填孔材料是W或者多晶硅,还可以不需要籽晶层,而是取消步骤S4,直接在扩散阻挡层的上方形成由W或多晶硅组成的导体层。导体层可以具有0.1-100μm的厚度(例如1μm、5μm、12μm、20μm、70μm等),也可以进行完全填孔(即,填满硅晶片中的通孔)。
在上述的步骤S1至S5中,除了设置于硅晶片中的通孔之外,还有可能不可避免地在硅晶片的表面上也形成绝缘层、扩散阻挡层、籽晶层或者导体层等,这些材料层会影响芯片的最终使用性能。为了确保芯片的最终性能,本发明的制造硅通孔的方法还可以包括步骤S6:通过化学机械抛光、研磨或刻蚀工艺,对硅晶片的表面进行平整化处理。通过平整化处理,可以去除位于硅晶片的表面上的不想要的材料。
通过上述的各步骤,制得了如图2(e)所示的芯片100。如图所示,芯片100包括硅晶片10和设置于硅晶片10中的通孔,在通孔的孔壁上从内到外依次覆盖有绝缘层16、扩散阻挡层18、籽晶层20和导体层22,其中,绝缘层16由绝缘材料组成,扩散阻挡层18包括由绝缘材料和第一注入材料组成的第一离子注入层181、以及紧邻籽晶层20且由第一沉积材料组成的第一沉积层182(参见图2(c)),籽晶层20包括由第一沉积材料和第二注入材料组成的第二离子注入层201(参见图2(d))。容易理解,各个离子注入层可以包括一层或多层,各个沉积层也可以包括一层或多层。例如,在图2(c)所示的第一离子注入层181和第一沉积层182之间,还可以设置一个或多个沉积层。
依照本发明的方法,在离子注入期间,导电材料的离子以很高的速度强行地注入到先前形成的绝缘层或扩散阻挡层的内部,与绝缘层或扩散阻挡层形成了掺杂结构,相当于在绝缘层或扩散阻挡层的表面下方形成了数量众多的基桩。在等离子体沉积期间,导电材料的离子在加速电场的作用下以较高速度飞向离子注入层的表面,并且沉积在该表面上方。由于存在“基桩”且后续制得的沉积层与该基桩相连,因而在最终制得的硅通孔(TSV)中,导体层与扩散阻挡层之间、以及扩散阻挡层与绝缘层之间均具有较高的结合力,远高于现有技术中通过溅射法获得的结合力,而且不会产生溅射法那样导体层掉落的现象。此外,用于离子注入和等离子体沉积的导电材料离子通常具有纳米级的尺寸,在注入或沉积期间分布较均匀,而且到孔壁的入射角度也基本一致。因此,导体层与扩散阻挡层之间、以及扩散阻挡层与绝缘层之间的接合面具有良好的均匀度和致密性,不容易出现针孔、漏镀等不良现象。而且,扩散阻挡层与绝缘层之间的接合面相当平坦,表面粗糙度可低至0.02μm左右,在用于高频信号传输时可以明显地降低信号损失。
图4表示根据本发明的另一种包括硅通孔的芯片的剖面示意图。与图2(e)所示的芯片相比,图4所示的芯片100具有完全填满通孔的导体层22。图5表示根据本发明的又一种包括硅通孔的芯片的剖面示意图。与图4所示的芯片相比,图5所示的芯片100还具有介于第二离子注入层201与导体层22之间的第二沉积层202,由第二离子注入层201和第二沉积层202组成籽晶层20。
上文描述的内容仅仅提及了本发明的较佳实施例。然而,本发明并不受限于文中所述的特定实施例。本领域技术人员将容易想到,在不脱离本发明的要旨的范围内,可以对这些实施例进行各种显而易见的修改、调整及替换,以使其适合于特定的情形。实际上,本发明的保护范围是由权利要求限定的,并且可包括本领域技术人员可预想到的其它示例。如果这样的其它示例具有与权利要求的字面语言无差异的结构要素,或者如果它们包括与权利要求的字面语言有非显著性差异的等同结构要素,那么它们将会落在权利要求的保护范围内。

Claims (18)

1.一种制造硅通孔的方法,包括以下步骤:
S1:在硅晶片中形成通孔;
S2:在所述通孔的孔壁上形成绝缘层;
S3:在所述绝缘层上形成扩散阻挡层;
S4:在所述扩散阻挡层上形成籽晶层;以及
S5:在所述籽晶层上形成导体层,
其中,步骤S3包括通过离子注入将第一材料注入到所述绝缘层的表面下方以形成第一离子注入层,步骤S4包括通过离子注入将第二材料注入到所述扩散阻挡层的表面下方以形成第二离子注入层。
2.根据权利要求1所述的方法,其特征在于,所述硅晶片包括单块硅晶片或者层叠在一起的多块硅晶片,各硅晶片的厚度为10-40μm。
3.根据权利要求1所述的方法,其特征在于,利用金属蒸汽真空弧离子源进行所述离子注入,在离子注入中,所述第一材料的离子获得1-500keV的能量,被注入到所述绝缘层的表面下方1-100nm的范围内而形成所述第一离子注入层,所述第二材料的离子获得1-500keV的能量,被注入到所述扩散阻挡层的表面下方1-100nm的范围内而形成所述第二离子注入层。
4.根据权利要求1至3中的任何一项所述的方法,其特征在于,所述第一材料包括Ta、TaN/Ta、TiN、TiW、Cr、Ti中的一种或多种,所述第二材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
5.根据权利要求1至3中的任何一项所述的方法,其特征在于,步骤S3还包括通过等离子体沉积或溅射沉积在所述第一离子注入层的上方形成第一沉积层,并且/或者步骤S4还包括通过等离子体沉积或溅射沉积在所述第二离子注入层的上方形成第二沉积层,其中利用磁过滤阴极真空弧离子源进行所述等离子体沉积。
6.根据权利要求5所述的方法,其特征在于,利用所述第一材料形成所述第一沉积层,利用所述第二材料形成所述第二沉积层。
7.根据权利要求1至3中的任何一项所述的方法,其特征在于,步骤S5包括利用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb、W以及它们之间的合金、高分子导体、或者掺杂多晶硅中的一种或多种,形成厚度为0.1-100μm的所述导体层或者填满所述通孔的所述导体层。
8.根据权利要求1至3中的任何一项所述的方法,其特征在于,步骤S2包括通过等离子增强化学气相淀积工艺在所述通孔的孔壁上淀积SiO2作为所述绝缘层,步骤S5包括通过电镀工艺在所述籽晶层上镀上一层Cu作为所述导体层。
9.根据权利要求1至3中的任何一项所述的方法,其特征在于,所述方法还包括步骤S6:通过化学机械抛光、研磨或刻蚀工艺,对所述硅晶片的表面进行平整化处理。
10.一种芯片,包括硅晶片和设置于所述硅晶片中的通孔,在所述通孔的孔壁上从内到外依次覆盖有由绝缘材料组成的绝缘层、扩散阻挡层、籽晶层和导体层,其中所述扩散阻挡层包括由所述绝缘材料和第一注入材料组成的第一离子注入层、以及紧邻所述籽晶层且由第一沉积材料组成的第一沉积层,所述籽晶层包括由所述第一沉积材料和第二注入材料组成的第二离子注入层。
11.根据权利要求10所述的芯片,其特征在于,所述硅晶片包括单块硅晶片或层叠在一起的多块硅晶片,各硅晶片的厚度为10-40μm。
12.根据权利要求10所述的芯片,其特征在于,所述第一离子注入层是由所述绝缘材料和所述第一注入材料组成的掺杂结构,并具有1-100nm的厚度;所述第二离子注入层是由所述第一沉积材料和所述第二注入材料组成的掺杂结构,并具有1-100nm的厚度。
13.根据权利要求10至12中的任何一项所述的芯片,其特征在于,所述第一材料包括Ta、TaN/Ta、TiN、TiW、Cr、Ti中的一种或多种,所述第二材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
14.根据权利要求10至12中的任何一项所述的芯片,其特征在于,所述第一沉积层附着于所述第一离子注入层上并包括等离子体沉积层或溅射沉积层,所述第一沉积材料与所述第一注入材料相同。
15.根据权利要求10至12中的任何一项所述的芯片,其特征在于,所述籽晶层还包括位于所述第二离子注入层的上方且由第二沉积材料组成的第二沉积层。
16.根据权利要求15所述的芯片,其特征在于,所述第二沉积层包括等离子体沉积层或溅射沉积层,并且所述第二沉积材料与所述第二注入材料相同。
17.根据权利要求10至12中的任何一项所述的芯片,其特征在于,所述导体层具有0.1-100μm的厚度或者填满所述通孔,并且由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb、W以及它们之间的合金、高分子导体、或者掺杂多晶硅中的一种或多种组成。
18.根据权利要求10至12中的任何一项所述的芯片,其特征在于,所述绝缘层由SiO2组成,所述导体层由Cu组成。
CN201611029068.8A 2016-11-22 2016-11-22 制造硅通孔的方法和包括硅通孔的芯片 Active CN106328584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611029068.8A CN106328584B (zh) 2016-11-22 2016-11-22 制造硅通孔的方法和包括硅通孔的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611029068.8A CN106328584B (zh) 2016-11-22 2016-11-22 制造硅通孔的方法和包括硅通孔的芯片

Publications (2)

Publication Number Publication Date
CN106328584A true CN106328584A (zh) 2017-01-11
CN106328584B CN106328584B (zh) 2018-09-21

Family

ID=57816517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611029068.8A Active CN106328584B (zh) 2016-11-22 2016-11-22 制造硅通孔的方法和包括硅通孔的芯片

Country Status (1)

Country Link
CN (1) CN106328584B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107022747A (zh) * 2017-04-05 2017-08-08 武汉光谷创元电子有限公司 微波介质部件及其制造方法
CN108162066A (zh) * 2017-12-28 2018-06-15 安徽力普拉斯电源技术有限公司 一种蓄电池打孔装置及其打孔方法
WO2019140630A1 (zh) * 2018-01-19 2019-07-25 武汉光谷创元电子有限公司 覆铜板及其微孔金属化方法
CN111769075A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于系统级封装的tsv无源转接板及其制造方法
CN111769078A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于系统级封装的tsv无源转接板制备方法
CN111769076A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于2.5d封装的tsv转接板及其制备方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
CN111883479A (zh) * 2020-07-01 2020-11-03 复旦大学 一种用于系统级封装的tsv有源转接板制备方法
CN111900127A (zh) * 2020-07-01 2020-11-06 复旦大学 一种用于三维系统级封装的tsv无源转接板制备方法
CN112038285A (zh) * 2020-07-01 2020-12-04 复旦大学 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917867A (ja) * 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
US5648279A (en) * 1994-06-21 1997-07-15 Nec Corporation Method of manufacturing bipolar transistor having emitter region and external base region formed in self alignment manner
CN102412228A (zh) * 2011-10-31 2012-04-11 中国科学院微电子研究所 同轴硅通孔互连结构及其制造方法
CN105899003A (zh) * 2015-11-06 2016-08-24 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
CN206697466U (zh) * 2016-11-22 2017-12-01 武汉光谷创元电子有限公司 包括硅通孔的芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648279A (en) * 1994-06-21 1997-07-15 Nec Corporation Method of manufacturing bipolar transistor having emitter region and external base region formed in self alignment manner
JPH0917867A (ja) * 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
CN102412228A (zh) * 2011-10-31 2012-04-11 中国科学院微电子研究所 同轴硅通孔互连结构及其制造方法
CN105899003A (zh) * 2015-11-06 2016-08-24 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
CN206697466U (zh) * 2016-11-22 2017-12-01 武汉光谷创元电子有限公司 包括硅通孔的芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KATSUTOSHI IZUMI ET AL: "High Speed C-MOS IC Using Buried SiO2 Layers Formed by Ion Implantation", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107022747A (zh) * 2017-04-05 2017-08-08 武汉光谷创元电子有限公司 微波介质部件及其制造方法
WO2018184456A1 (zh) * 2017-04-05 2018-10-11 武汉光谷创元电子有限公司 微波介质部件及其制造方法
CN107022747B (zh) * 2017-04-05 2019-12-31 武汉光谷创元电子有限公司 微波介质部件及其制造方法
US11552617B2 (en) 2017-04-05 2023-01-10 Richview Electronics Co., Ltd. Microwave dielectric component and manufacturing method thereof
CN108162066A (zh) * 2017-12-28 2018-06-15 安徽力普拉斯电源技术有限公司 一种蓄电池打孔装置及其打孔方法
WO2019140630A1 (zh) * 2018-01-19 2019-07-25 武汉光谷创元电子有限公司 覆铜板及其微孔金属化方法
CN111769076B (zh) * 2020-06-18 2022-04-12 复旦大学 一种用于2.5d封装的tsv转接板及其制备方法
CN111769078A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于系统级封装的tsv无源转接板制备方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
CN111769075A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于系统级封装的tsv无源转接板及其制造方法
CN111769076A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于2.5d封装的tsv转接板及其制备方法
CN111769097B (zh) * 2020-06-18 2022-11-18 复旦大学 一种用于三维互连的硅通孔结构及其制造方法
CN111769075B (zh) * 2020-06-18 2022-04-12 复旦大学 一种用于系统级封装的tsv无源转接板及其制造方法
CN111769078B (zh) * 2020-06-18 2022-04-12 复旦大学 一种用于系统级封装的tsv无源转接板制备方法
CN111900127A (zh) * 2020-07-01 2020-11-06 复旦大学 一种用于三维系统级封装的tsv无源转接板制备方法
CN111883479B (zh) * 2020-07-01 2022-04-08 复旦大学 一种用于系统级封装的tsv有源转接板制备方法
CN112038285B (zh) * 2020-07-01 2022-04-08 复旦大学 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法
CN111900127B (zh) * 2020-07-01 2022-04-08 复旦大学 一种用于三维系统级封装的tsv无源转接板制备方法
CN112038285A (zh) * 2020-07-01 2020-12-04 复旦大学 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法
CN111883479A (zh) * 2020-07-01 2020-11-03 复旦大学 一种用于系统级封装的tsv有源转接板制备方法

Also Published As

Publication number Publication date
CN106328584B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN106328584B (zh) 制造硅通孔的方法和包括硅通孔的芯片
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
Nguyen et al. Through-wafer copper electroplating for three-dimensional interconnects
CN108807169B (zh) 衬底处理方法和使用其制造的半导体装置
US4533430A (en) Process for forming slots having near vertical sidewalls at their upper extremities
US9607895B2 (en) Silicon via with amorphous silicon layer and fabrication method thereof
US7902069B2 (en) Small area, robust silicon via structure and process
Kikuchi et al. Tungsten through-silicon via technology for three-dimensional LSIs
KR101300587B1 (ko) 반도체 소자의 제조 방법
EP2426232B1 (en) Sputtering apparatus
KR102354654B1 (ko) Mtj 제조에서의 구배 보호 층
WO2003021706A1 (fr) Procede de fabrication de dispositif electrochimique
JP2011091242A (ja) 半導体装置の製造方法
JP2011500967A5 (ja) 3次元半導体パッケージングにおけるSi貫通ビアのメタライゼーションへのHIPIMSの適用
CN110970461B (zh) Mram设备及其形成方法、和mram单元
CN104067432A (zh) 全固态电池的制作方法
JP3944317B2 (ja) Cu成膜方法
CN206697466U (zh) 包括硅通孔的芯片
TW201711261A (zh) 用於製造具有台面結構的電池之方法與設備及包含台面結構的電池
CN110854065A (zh) 一种高深宽比tsv硅通孔的制备方法
CN116130413A (zh) 基于改进硅通孔技术的多层芯片三维堆叠封装方法
US20050148171A1 (en) Method for filling trench and relief geometries in semiconductor structures
Wei et al. Capacitance characteristics of metal-oxide-semiconductor capacitors with a single layer of embedded nickel nanoparticles for the application of nonvolatile memory
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device
JP2012186208A (ja) 配線形成方法、及び配線形成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230914

Address after: No. 501, 5th Floor, Gaoke Building, No. 2 Jiayuan Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430073

Patentee after: Wuhan Xinchuangyuan Semiconductor Co.,Ltd.

Address before: 430070 10th floor, Gaoke building, 18 guandongyuan Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: RICHVIEW ELECTRONICS Co.,Ltd.