CN111769075A - 一种用于系统级封装的tsv无源转接板及其制造方法 - Google Patents
一种用于系统级封装的tsv无源转接板及其制造方法 Download PDFInfo
- Publication number
- CN111769075A CN111769075A CN202010561659.XA CN202010561659A CN111769075A CN 111769075 A CN111769075 A CN 111769075A CN 202010561659 A CN202010561659 A CN 202010561659A CN 111769075 A CN111769075 A CN 111769075A
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulating medium
- layer
- tsv
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 89
- 239000010703 silicon Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 85
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 13
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 239000010949 copper Substances 0.000 claims description 46
- 229910052802 copper Inorganic materials 0.000 claims description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- -1 oxygen ions Chemical class 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910016507 CuCo Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229910052883 rhodonite Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
发明属于集成电路封装技术领域，具体为一种用于系统级封装的TSV无源转接板及其制造方法。本发明通过注入离子在硅片内部形成硅化合物，而后采用湿法腐蚀将顶层硅与体硅分离作为制作无源转接板的基底。本发明能够充分利用硅材料，节约成本。此外，在硅片中所形成的硅化合物可以作为刻蚀阻挡层，进一步简化了工艺步骤。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种用于系统级封装的TSV无源转接板及其制造方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维系统级封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔（Through Silicon Via，简称TSV）转接板技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔以及后续重布线（Redistribution Layer，简称RDL）来实现不同芯片之间的电互连。此外，TSV转接板技术又分为有源转接板和无源转接板两种技术，其中有源转接板带有有源器件，无源转接板缺少有源器件。TSV转接板技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
为了满足封装总体厚度的要求，对于传统的TSV制造工艺，其中很重要的一个步骤是硅片减薄。然而对于硅片减薄，通常都是采用机械磨削的方法，这其中相当厚度的硅材料会被去除却无法回收利用，导致硅材料的大量浪费。
发明内容
本发明的目的在于提供一种工艺简单、成本较低的用于系统级封装的TSV无源转接板及其制备方法。
本发明提供的用于系统级封装的TSV无源转接板制备方法，具体步骤为：
向硅片中注入离子并进行退火，使所述离子与硅反应形成硅化合物，将所述硅片分隔为上面的顶层硅和下面的体硅，将顶层硅作为基底；
对所述基底进行光刻、刻蚀，形成贯穿所述基底的硅通孔，湿法腐蚀去除所述硅化合物，使所述基底与体硅分离；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积第一绝缘介质、铜扩散阻挡层和籽晶层；
形成导电金属，使其完全填充所述硅通孔；
采用化学机械抛光工艺去除部分所述导电金属、所述籽晶层、所述铜扩散阻挡层和所述第一绝缘介质，仅保留所述硅通孔中的所述导电金属、所述籽晶层、所述铜扩散阻挡层和所述第一绝缘介质；
形成第二绝缘介质，使其覆盖所述基底和所述第一绝缘介质的上下表面；
形成粘附层/种子层叠层薄膜，使其覆盖所述导电金属、所述籽晶层、所述铜扩散阻挡层和部分所述第二绝缘介质；
在粘附层/种子层叠层薄膜表面形成接触凸点。
本发明制备方法中，优选为，所注入的离子为氧离子，所形成的硅化合物为氧化硅。
本发明制备方法中，优选为，所注入的离子为氮离子，所形成的硅化合物为氮化硅。
本发明制备方法中，优选为，所注入的离子的剂量范围为3×1017/cm2~2×1018/cm2，注入能量大于5000 keV。
本发明制备方法中，优选为，对所述硅片进行退火的温度为1000~1350 ℃，时间为1~4 h。
本发明制备方法中，优选为，所述硅化合物的厚度为200~400 nm。
本发明制备方法中，优选为，所述顶层硅的厚度大于50μm。
本发明制备方法中，优选为，所述导电金属为铜。
本发明制备方法中，优选为，所述第一绝缘介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种；所述第二绝缘介质为Si3N4、SiON、SiC中的至少一种；所述铜扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种；所述籽晶层为Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
本发明还提供上述制备方法得到的用于系统级封装的TSV无源转接板，包括：
贯通硅基底的硅通孔；
第一绝缘介质，覆盖硅通孔的侧壁；
第二绝缘介质，覆盖硅基底的上下表面和所述第一绝缘介质的上下表面；
铜扩散阻挡层和籽晶层，形成在所述硅通孔的侧壁上，其中铜扩散阻挡层覆盖第一绝缘介质侧表面，籽晶层覆盖铜扩散阻挡层侧表面；
导电金属，完全填充所述硅通孔；
粘附层/种子层叠层和接触凸点，其中，粘附层/种子层叠层覆盖所述铜扩散阻挡层、所述籽晶层、所述导电金属的上下表面和部分所述第二绝缘介质，接触凸点位于粘附层/种子层叠层的表面。
本发明采用向硅片中注入氧离子或者氮离子形成氧化物或者氮化物来剥离硅片从而获得制备TSV转接板的基底，可以充分利用硅材料，节约成本。此外，在硅片中所形成的氧化物或者氮化物可以作为刻蚀硅片的刻蚀阻挡层，减少工艺复杂度。通过腐蚀氧化物或者氮化物使得上下层硅片发生分离，工艺简单。
附图说明
图1是用于系统级封装的TSV无源转接板制备方法流程图。
图2~10是用于系统级封装的TSV无源转接板制造工艺各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1~10和实施例对本发明的技术方案做进一步的说明。图1是用于系统级封装的TSV无源转接板制造工艺的流程图，图2~10示出了用于系统级封装的TSV无源转接板制造工艺各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：获得基底。首先采用离子注入方式向硅衬底100中注入氧离子101，氧离子101会向下扩散，所得结构如图2所示。氧离子注入剂量范围为3×1017/cm2~2×1018/cm2，注入能量大于5000 keV。然后将硅衬底100放入管式炉中退火1~4 h，退火温度为1000~1350 oC。所注入氧离子与硅发生反应生成氧化硅201，厚度范围为200~400 nm，氧化硅201将衬底100分为上面的顶层硅202和下面的体硅200，顶层硅202的厚度大于50 μm，所得结构如图3所示。顶层硅202用于制作TSV转接板的基底。在本实施方式中采用氧离子进行离子注入，然而本发明不限定于此，也可以注入氮离子在硅衬底中形成氮化硅。在本实施方式中，TSV转接板是无源转接板，也就是说转接板中没有有源器件，所以采用高能量的氧离子或者氮离子注入到硅衬底中所产生的缺陷或者损伤不会影响无源转接板连接芯片。
步骤S2：形成硅通孔。在上述所获得的顶层硅202表面旋涂光刻胶，并通过曝光和显影工艺定义出硅通孔的图形。然后采用深度等离子体刻蚀（DRIE）工艺对顶层硅202进行刻蚀，直到顶层硅贯通接触氧化硅201。随后在溶剂中溶解或灰化去除光刻胶，所得结构如图4所示。其中所采用的等离子体可以选择CF4、SF6中的至少一种。接着采用氢氟酸作为刻蚀剂腐蚀掉氧化硅201，从而顶层硅202和体硅200发生分离，所得结构如图5所示。如果注入氮离子形成氮化硅，可以采用热磷酸腐蚀氮化硅。顶层硅202用于制作TSV转接板的基板，体硅201可以采用上述工艺继续分离出顶层硅作为制作TSV转接板的基底。
步骤S3：沉积第一绝缘介质、铜扩散阻挡层和籽晶层。采用化学气相沉积方法在硅通孔表面沉积一层SiO2薄膜203作为第一绝缘介质；然后采用物理气相沉积方法在SiO2薄膜203表面生长一层TaN薄膜204作为铜扩散阻挡层；接着采用物理气相沉积方法在TaN薄膜204表面生长一层Cu薄膜205作为籽晶层，所得结构如图6所示。在本实施方式中采用SiO2作为第一绝缘介质，采用TaN作为铜扩散阻挡层，采用Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为籽晶层。铜扩散阻挡层和籽晶层的生长方式也可以选择化学气相沉积或者原子层沉积。
步骤S4：电镀铜以及形成接触凸点。首先采用电镀工艺在籽晶层205表面电镀铜材料作为导电金属206，铜材料完全填充硅通孔，所得结构如图7所示。然后采用化学机械抛光工艺去除硅通孔上方和下方的第一绝缘介质203、铜扩散阻挡层204、籽晶层205以及铜材料206，所得结构如图8所示。进一步，采用化学气相沉积的方法沉积一层Si3N4薄膜207作为第二绝缘介质；随后采用光刻和刻蚀工艺去除部分Si3N4薄膜207，保证Si3N4薄膜207只覆盖硅基底202和第一绝缘介质203的上下表面，所得结构如图9所示。接着采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜208，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层。紧接着采用电镀方法在粘附层/种子层叠层薄膜208的表面电镀Cu材料和Sn材料所构成的叠层金属，作为接触凸点209。最后采用光刻和刻蚀方法去除部分粘附层/种子层所构成的叠层薄膜208，保证相邻接触凸点之间没有导通，所得结构如图10所示。在本实施方式中采用Si3N4作为第二绝缘介质，但是本发明不限定于此，可以选择Si3N4、SiON、SiC中的至少一种作为第二绝缘介质；其中第二绝缘介质还充当铜扩散阻挡层的作用。
如图10所示，用于系统级封装的TSV无源转接板包括：贯通硅基底202的硅通孔；第一绝缘介质203，覆盖硅通孔的侧壁；第二绝缘介质207，覆盖硅基底202和第一绝缘介质203的上下表面；铜扩散阻挡层204和籽晶层205，形成在硅通孔的侧壁上，其中铜扩散阻挡层204覆盖第一绝缘介质203表面，籽晶层205覆盖铜扩散阻挡层204表面；导电金属206、粘附层/种子层叠层208、接触凸点209，其中，导电金属206完全填充硅通孔，粘附层/种子层叠层208覆盖铜扩散阻挡层204、籽晶层205、导电金属206的上下表面和部分第二绝缘介质207，接触凸点209位于粘附层/种子层叠层208的表面。
优选地，第一绝缘介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种；铜扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种。籽晶层为Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。第二绝缘介质Si3N4、SiON、SiC中的至少一种。导电金属为铜。
本发明采用向硅片中注入氧离子或者氮离子形成氧化物或者氮化物来剥离硅片从而获得制备TSV转接板的基底，可以充分利用硅材料，节约成本。此外，在硅片中所形成的氧化物或者氮化物可以作为刻蚀硅片的刻蚀阻挡层，减少工艺复杂度。通过腐蚀氧化物或者氮化物使得上下层硅片发生分离，工艺简单。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种用于系统级封装的TSV无源转接板制备方法，其特征在于，具体步骤为：
向硅片（100）中注入离子至一定深度，并进行退火，使所述离子与硅反应，在硅片内部形成硅化合物，将所述硅片（100）分隔为上面的顶层硅和下面的体硅，将顶层硅作为基底（202）；
对所述基底（202）进行光刻、刻蚀，形成贯穿所述基底（202）的硅通孔，湿法腐蚀去除所述硅化合物，使所述基底（202）与体硅分离；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积第一绝缘介质（203）、铜扩散阻挡层（204）和籽晶层（205）；
形成导电金属（206），使其完全填充所述硅通孔；
采用化学机械抛光工艺去除部分所述导电金属（206）、所述籽晶层（205）、所述铜扩散阻挡层（204）和所述第一绝缘介质（203），仅保留所述硅通孔中的所述导电金属（206）、所述籽晶层（205）、所述铜扩散阻挡层（204）和所述第一绝缘介质（203）；
形成第二绝缘介质（207），使其覆盖所述基底（202）和所述第一绝缘介质（203）的上下表面；
形成粘附层/种子层叠层薄膜（208），使其覆盖所述导电金属（206）、所述籽晶层（205）、所述铜扩散阻挡层（204）和部分所述第二绝缘介质（207）；
在粘附层/种子层叠层薄膜（208）表面形成接触凸点（209）。
2.根据权利要求1所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所注入的离子为氧离子，所形成的硅化合物为氧化硅。
3.根据权利要求1所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所注入的离子为氮离子，所形成的硅化合物为氮化硅。
4. 根据权利要求1~3中任一项所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所注入的离子的剂量范围为3×1017/cm2~2×1018/cm2，注入能量大于5000 keV。
5. 根据权利要求1~3中任一项所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，对所述硅片进行退火的温度为1000~1350 ℃，时间为1~4 h。
6. 根据权利要求1~3中任一项所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所述硅化合物的厚度为200~400 nm。
7.根据权利要求1~3中任一项所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所述顶层硅的厚度大于50μm。
8.根据权利要求1所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所述导电金属为铜。
9.根据权利要求1所述的用于系统级封装的TSV无源转接板制备方法，其特征在于，所述第一绝缘介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种；所述第二绝缘介质为Si3N4、SiON、SiC中的至少一种；所述铜扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种；所述籽晶层为Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
10.一种用于系统级封装的TSV无源转接板，其特征在于，包括：
贯通硅基底（202）的硅通孔；
第一绝缘介质（203），覆盖硅通孔的侧壁；
第二绝缘介质（207），覆盖硅基底（202）的上下表面和所述第一绝缘介质（203）的上下表面；
铜扩散阻挡层（204）和籽晶层（205），形成在所述硅通孔的侧壁上，其中铜扩散阻挡层（204）覆盖第一绝缘介质（203）侧表面，籽晶层（205）覆盖铜扩散阻挡层（204）侧表面；
导电金属（206），完全填充所述硅通孔；
粘附层/种子层叠层（208）和接触凸点（209），其中，粘附层/种子层叠层（208）覆盖所述铜扩散阻挡层（204）、所述籽晶层（205）、所述导电金属（206）的上下表面和部分所述第二绝缘介质（207），接触凸点（209）位于粘附层/种子层叠层（208）的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010561659.XA CN111769075B (zh) | 2020-06-18 | 2020-06-18 | 一种用于系统级封装的tsv无源转接板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010561659.XA CN111769075B (zh) | 2020-06-18 | 2020-06-18 | 一种用于系统级封装的tsv无源转接板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111769075A true CN111769075A (zh) | 2020-10-13 |
| CN111769075B CN111769075B (zh) | 2022-04-12 |
Family
ID=72721130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010561659.XA Active CN111769075B (zh) | 2020-06-18 | 2020-06-18 | 一种用于系统级封装的tsv无源转接板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769075B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161290A (zh) * | 2021-04-22 | 2021-07-23 | 浙江集迈科微电子有限公司 | 一种带有tsv金属柱的硅片结构的电镀工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
-
2020
- 2020-06-18 CN CN202010561659.XA patent/CN111769075B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161290A (zh) * | 2021-04-22 | 2021-07-23 | 浙江集迈科微电子有限公司 | 一种带有tsv金属柱的硅片结构的电镀工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111769075B (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US6642081B1 (en) | Interlocking conductor method for bonding wafers to produce stacked integrated circuits | |
| US20050224921A1 (en) | Method for bonding wafers to produce stacked integrated circuits | |
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| CN112466846B (zh) | 一种tsv结构及其制备方法 | |
| CN111883541A (zh) | 一种用于三维封装的soi有源转接板及其制备方法 | |
| US20120032339A1 (en) | Integrated circuit structure with through via for heat evacuating | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
| CN111883479B (zh) | 一种用于系统级封装的tsv有源转接板制备方法 | |
| CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
| WO2022000438A1 (zh) | 一种dram芯片三维集成系统及其制备方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112151496A (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
| CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
| CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 | |
| CN113035810B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| US11488840B2 (en) | Wafer-to-wafer interconnection structure and method of manufacturing the same | |
| US20240321593A1 (en) | Dielectric bridge for high bandwidth inter-die communication | |
| CN112466845A (zh) | 一种硅通孔结构及其制备方法 | |
| KR20140131786A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |