CN107004637B - 层叠布线构件及制造方法、油墨、半导体元件和电子设备 - Google Patents

层叠布线构件及制造方法、油墨、半导体元件和电子设备 Download PDF

Info

Publication number
CN107004637B
CN107004637B CN201580065402.2A CN201580065402A CN107004637B CN 107004637 B CN107004637 B CN 107004637B CN 201580065402 A CN201580065402 A CN 201580065402A CN 107004637 B CN107004637 B CN 107004637B
Authority
CN
China
Prior art keywords
electrode
electric conductivity
wiring member
insulating layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580065402.2A
Other languages
English (en)
Other versions
CN107004637A (zh
Inventor
栗原直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN107004637A publication Critical patent/CN107004637A/zh
Application granted granted Critical
Publication of CN107004637B publication Critical patent/CN107004637B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

本发明的导电体是层叠布线构件(1)中的导电性凸部(3)，其特征在于，包含导电性材料以及疏液剂，所述导电性材料是金属粒子，所述疏液剂是形成自组装单分子膜的含氟化合物，表面能量大于30mN/m且为80mN/m以下。本发明的导电体例如是层叠布线构件(1)中的导电性凸部(3)，并作为层叠布线构件(1)中的过孔柱而发挥作用。

Description

层叠布线构件及制造方法、油墨、半导体元件和电子设备
技术领域
本发明涉及导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法。
背景技术
隔着包含树脂的绝缘层而配置有2个电极的层叠布线构件，例如，用于半导体晶体管等半导体元件、静电电容式的触摸面板传感器、挠性印刷基板(FPC)那样的印刷基板等各种器件。在这样的层叠布线构件中，通常采用如下结构，即，在绝缘层设置接触孔，在该接触孔内连接两电极。
作为设置有接触孔的绝缘层的形成方法，一直以来使用了将在基板上整个面形成的绝缘膜通过光刻法或蚀刻法等方法来除去绝缘膜的一部分的方法。特别是在半导体晶体管的半导体层使用了有机半导体的有机薄膜晶体管的情况下，半导体层大多缺乏对有机溶剂的耐性，需要作为设置于上部的钝化层的绝缘膜。此外，在使用了并五苯等低分子有机半导体的情况下，尤其缺乏对有机溶剂的耐性。作为这样的情况下的钝化层，研究了以CYTOP为代表的氟系绝缘膜的利用。但是，由于氟系绝缘膜用油墨的表面张力较小，所以通过喷墨法(IJ)、版印刷等方法进行图案形成是很困难的。因此，需要采用如下方法，即，通过旋涂法等在基板上整个面形成了氟系绝缘膜之后，通过光刻法、蚀刻法等方法来除去氟系绝缘膜的一部分。
为了解决这样的问题，例如，在专利文献1中提出了一种方法，即，在导电层上配置成为核(core)的材料，并在其上层叠了膜之后，除去所述膜的核或核的附近部分来形成孔的通孔的形成方法。此外，在专利文献2中提出了一种方法，即，在基材上形成能够除去的柱体，在形成有柱体的基材上形成了绝缘层之后，通过除去柱体，从而在绝缘层形成接触孔。
但是，在这些方法中，也都需要除去核或柱体的工序，担心核或柱体等的残渣残留于接触孔内。此外，在专利文献2的方法中，由于柱体形成利用了静电吸引型液滴喷吐法，因此工序需要时间，生产性有可能出现问题。
在专利文献3中，提出了一种方法，即，在形成了过孔柱(VIA post)之后使用具有比过孔柱的头部稍大的非喷吐区域的丝网印版来形成层间绝缘膜。但是，由于使用丝网印刷，所以存在如下问题，即，过孔柱的微细化较难，此外层间绝缘膜的材料也限制于能应用丝网印刷的材料。
在专利文献4中，提出了一种方法，即，在设置于基板上的布线图案上，通过喷墨法以端部比中央部突出的形状直接形成过孔。但是，在本方法中由于使用导电部突出的周缘部，因此存在如下问题，即，随着所形成的导电部变小，变得不能得到有效的导电面积，或在所有的过孔中完全重现过孔形状很困难。
在先技术文献
专利文献
专利文献1：JP特开2006-245238号公报
专利文献2：JP特开2012-186455号公报
专利文献3：JP特开2006-295116号公报
专利文献4：JP特开2008-108857号公报
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够通过简单的方法来形成绝缘层的过孔柱的层叠布线构件的制造方法、以及导体组合物油墨、层叠布线构件、半导体元件以及电子设备。
用于解决课题的手段
根据本发明的一方式，提供了一种层叠布线构件，具备：布线构件，具有基材以及形成在所述基材上的第1电极；由导电体构成的导电性凸部，包含导电性材料以及疏液剂，形成在所述第1电极上，与所述第1电极导通，作为过孔柱而发挥作用，所述导电性材料为金属粒子，所述疏液剂是形成自组装单分子膜的含氟化合物，表面能量大于30mN/m且为80mN/m以下；绝缘层，由树脂组合物构成，并具有所述导电性凸部；和第2电极，与所述导电性凸部导通，并形成在所述绝缘层上，所述导电性凸部的高度大于所述绝缘层的厚度，从所述绝缘层突出的所述导电性凸部的至少一部分与所述第2电极导通。
根据本发明的一方式，提供了一种层叠布线构件的制造方法，具备：第1工序，准备具有基材以及形成在所述基材上的第1电极的布线构件，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨涂敷在所述第1电极上并进行烧成，从而形成由导电体构成的导电性凸部，该导电性凸部与所述第1电极导通，具有疏液性，并且作为过孔柱而发挥作用，所述导电性材料为金属粒子，所述疏液剂是形成自组装单分子膜的含氟化合物，表面能量大于30mN/m且为80mN/m以下；第2工序，通过在形成了所述导电性凸部的所述布线构件上形成树脂组合物的涂膜并使其固化，从而形成具有所述导电性凸部的绝缘层，使得所述导电性凸部的高度大于所述绝缘层的厚度；和第3工序，在所述绝缘层上形成第2电极，使得与从所述绝缘层突出的所述导电性凸部的至少一部分导通。
根据本发明的一方式，提供一种导体组合物油墨，用于前述的本发明的一方式所涉及的层叠布线构件的制造方法，其特征在于，包含导电性材料、疏液剂以及溶剂，所述导电性材料是金属粒子，所述疏液剂是形成自组装单分子膜的含氟硫醇化合物，以180℃加热30分钟而得到的固化膜的表面能量大于30mN/m且为80mN/m以下。
根据本发明的一方式，提供了一种半导体元件，具备前述的本发明的一方式所涉及的层叠布线构件，其特征在于，所述第1电极是源极电极、漏极电极或中间电极，所述第2电极是栅极电极、中间电极或外部输入输出电极。
根据本发明的一方式，提供了一种电子设备，具备前述的本发明的一方式所涉及的层叠布线构件。
根据本发明，能够提供能通过简单的方法来形成绝缘层的过孔柱的层叠布线构件的制造方法、以及导体组合物油墨、层叠布线构件、半导体元件和电子设备。
附图说明
图1A是表示本实施方式的层叠布线构件的制造方法的工序图。
图1B是表示本实施方式的层叠布线构件的制造方法的工序图。
图1C是表示本实施方式的层叠布线构件的制造方法的工序图。
图1D是表示本实施方式的层叠布线构件的制造方法的工序图。
图1E是表示本实施方式的层叠布线构件的制造方法的工序图。
图2A是对本实施方式中的导体组合物油墨和涂敷位置进行说明的说明图。
图2B是对本实施方式中的导体组合物油墨和涂敷位置进行说明的说明图。
图3A是对本实施方式中的导电性凸部的纵剖面形状进行说明的说明图。
图3B是对本实施方式中的导电性凸部的纵剖面形状进行说明的说明图。
图3C是对本实施方式中的导电性凸部的纵剖面形状进行说明的说明图。
图4是对本实施方式中的导电性凸部进行说明的说明图。
图5A是对本实施方式中的绝缘层进行说明的说明图。
图5B是对本实施方式中的绝缘层进行说明的说明图。
图6A是表示本实施方式的半导体元件的制造方法的工序图。
图6B是表示本实施方式的半导体元件的制造方法的工序图。
图6C是表示本实施方式的半导体元件的制造方法的工序图。
图6D是表示本实施方式的半导体元件的制造方法的工序图。
图7A是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图7B是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图7C是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图8A是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图8B是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图8C是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图8D是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图8E是表示本实施方式的半导体元件的制造方法的其他例子的工序图。
图9是表示由本实施方式制造的半导体元件的概略剖面图。
具体实施方式
以下，参照附图对作为本发明的优选的实施方式之一的一实施方式详细进行说明。另外，在各图中，为了使本发明的内容容易理解，夸大示出了各结构的形状等。
此外，以下叙述的实施方式因为是本发明的优选的具体例，所以在技术上附加了各种优选的限定，但本发明的范围只要在以下的说明中并无特别限定本发明的意思的记载，则并不限于这些方式。
<层叠布线构件的制造方法>
首先，对本实施方式的层叠布线构件的制造方法进行说明。
本实施方式的层叠布线构件的制造方法是具备以下说明的第1工序(导电性凸部形成工序)、第2工序(绝缘层形成工序)和第3工序(第2电极形成工序)的方法。
图1A～图1E是表示本实施方式的层叠布线构件的制造方法的工序图。
在本实施方式的层叠布线构件的制造方法中，首先如图1A所示，准备具有基材21以及形成在基材21上的第1电极22的布线构件2。接下来，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨在第1电极22上涂敷成图案状并进行烧成，从而如图1B所示，形成与第1电极22导通并具有疏液性的导电性凸部3(导电性凸部形成工序)。接下来，如图1C所示，在形成了导电性凸部3的布线构件2上形成树脂组合物的涂膜4A。接下来，通过使树脂组合物的涂膜4A固化，从而如图1D所示，导电性凸部3作为过孔柱而发挥作用，在导电性凸部3以外的部分形成绝缘层4(绝缘层形成工序)。接下来，如图1E所示，在绝缘层4上形成第2电极6，使得与作为过孔柱而发挥作用的导电性凸部3导通(第2电极形成工序)。如上能够制造层叠布线构件1。
根据本实施方式，通过具备形成具有疏液性的导电性凸部3的导电性凸部形成工序以及形成绝缘层4的绝缘层形成工序，从而能够以简单的方法形成具有过孔柱的绝缘层。
更具体而言，在本实施方式中，通过导电性凸部形成工序，能够形成具有疏液性的导电性凸部3，所以在绝缘层形成工序中在布线构件2上涂敷了树脂组合物的情况下，在导电性凸部3的表面能够排斥树脂组合物。因此，能够形成树脂组合物的涂膜4A，使得不覆盖导电性凸部3，并通过使该涂膜4A固化，能够形成具有作为过孔柱而发挥作用的导电性凸部3的绝缘层4。
因此，在本实施方式中，与使用光刻法等的现有的方法相比，能够以更简便的方法形成具有过孔柱的绝缘层4。
此外，作为以较少的工序形成具有过孔柱的绝缘层的方法，例如，也研究了使用通过丝网印刷法来印刷具有接触孔的绝缘层的方法，但是绝缘层的薄膜化较难，此外接触孔的微细化很困难。
作为其他能够对树脂组合物进行图案形成的涂敷法，可以列举喷墨法、凹版胶版印刷法等，但在树脂组合物的表面张力较小的情况下，不能进行良好的图案形成。
另一方面，在本实施方式中，无需对树脂组合物的涂膜4A进行图案形成，能够将树脂组合物涂敷在布线构件2上的整个面，因此能够形成平坦性良好的绝缘层4。
[第1工序：导电性凸部形成工序]
在导电性凸部形成工序中，如图1A所示，准备具有基材21以及形成在基材21上的第1电极22的布线构件2。然后，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨在第1电极22上涂敷成图案状并进行烧成，从而形成与第1电极22导通、具有疏液性并且作为过孔柱而发挥作用的导电性凸部3(参照图1B)。
(布线构件)
布线构件2具有基材21和第1电极22。
基材21支撑第1电极22。此外，基材21通常具有耐热性。作为基材21的耐热性，只要是针对层叠布线构件的制造工序中的加热不产生变形等的程度则并无特别限定。
作为基材21，只要是具备规定的自支撑性的基材则并无特别限定，能够根据通过本实施方式制造的层叠布线构件1的用途等，使用具有任意功能的基材21。
作为基材21，可以列举玻璃基材等不具有可挠性的刚性基材、以及由塑料树脂构成的薄膜等具有可挠性的柔性基材。作为塑料树脂，例如，可以列举聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酯砜(PES)、聚酰亚胺(PI)、聚醚醚酮(PEEK)、聚碳酸酯(PC)、聚苯硫醚(PPS)以及聚醚酰亚胺(PEI)等。
此外，基材21可以是单层，也可以是层叠体。在基材21是层叠体的情况下，例如，也可以具有形成在基材21上的包含固化性树脂的平坦化层等。此外，也可以具有形成在基材21上的阻挡层。
在基材21具有透明性的情况下，优选可见光区域中的透射率为80％以上。在此，透射率能够通过JIS K7361-1(塑料-透明材料的全光线透射率的试验方法)来测定。
第1电极22形成在基材21上。第1电极22只要形成在基材21上即可，既可以直接形成在基材21上，也可以隔着其他层形成在基材21上。另外，在以下的说明中，有时将布线构件2中形成有第1电极22的结构的表面称为绝缘层的形成面来进行说明。
此外，第1电极22通常在基材21上形成为图案状。作为第1电极22的俯视形状，能够根据通过本实施方式的制造方法制造的层叠布线构件1的种类来适当选择。作为第1电极22的俯视形状，例如，可以列举线状、用于电极焊盘的焊盘形状等。
作为用于第1电极22的材料，只要具有所希望的导电性则并无特别限定，例如，能够使用Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Au、Ag、Pt、Cu、Mo-Ta合金、Ag合金、Cu合金、Al合金等金属材料、ITO(氧化铟锡)、IZO(氧化铟锌)等的透明导电性无机材料等导电性无机材料、PEDOT/PSS(聚亚乙基二氧基噻吩/聚苯乙烯磺酸)等导电性有机材料。此外，也能够使用包含导电性微粒子的导电性糊剂。另外，关于导电性微粒子，能够适当选择在后述的导体组合物油墨中使用的导电性微粒子来使用。此外，关于用于导电性糊剂的其他成分，可以与一般的成分相同，例如能够适当选择在后述的导体组合物油墨中使用的溶剂、任意的成分等来使用。
作为第1电极22的厚度，只要能够具有所希望的导电性则并无特别限定，但是例如优选为30nm以上且5000nm以下，更优选为50nm以上且2000nm以下，尤其优选为200nm以上且2000nm以下。
这是因为若第1电极22的厚度过厚，则第1电极22所引起的层差变大，因而有可能难以良好地形成绝缘层。此外，若第1电极22的厚度过薄，则有可能难以呈现良好的导电性。
在本实施方式中，“厚度”是指通过一般的测定方法而得到的厚度。作为厚度的测定方法，例如，可以列举通过用触针在表面进行描绘并检测凹凸来计算厚度的触针式的方法、对利用透射型电子显微镜(TEM)、扫描型电子显微镜(SEM)等得到的观察像进行测定的方法、基于分光反射光谱来计算厚度的光学式的方法等。另外，作为厚度，也可以使用成为对象的结构的多个部位处的厚度测定结果的平均值。
关于第1电极22的表面的润湿性，只要通过将导体组合物油墨涂敷或印刷为图案状，从而能够形成所希望的导电性凸部，则并无特别限定。作为第1电极22的表面的润湿性，例如，第1电极22的表面与水的接触角优选为1°以上且95°以下，更优选为1°以上且90°以下，尤其优选为20°以上且90°以下。
这是因为若上述接触角过大，则不能与后面形成的导电性凸部3的疏液性形成润湿性差。此外，若上述接触角过小，则导体组合物油墨变得容易润湿扩散，有可能在与第1电极22相邻的其他电极等形成导电性凸部3而容易发生导通不良。
另外，“与水的接触角”是指与25℃的水的接触角。
本实施方式中的上述接触角，例如，能够通过在测定对象上滴下1微升的液体，从侧面观测所滴下的液滴的形状，测量液滴与测定对象所成的角来测定。本实施方式中的接触角，例如，通过使用井元制作所制的接触角测定装置来测定。此外，本发明中的接触角，例如，能够使用协和界面科学制的接触角计DM-901来测定。
作为第1电极22的形成方法，可以与一般的电极的形成方法相同。具体而言，可以列举如下方法，即，在基材21上的整个面形成了导电层之后，使用光刻法来蚀刻为规定的图案。此外，作为在基材21上的整个面形成导电层的方法，可以列举真空蒸镀法、溅射法、离子镀法等PVD法、CVD法等。
此外，作为第1电极22的形成方法，能够通过使用了导电性糊剂的印刷方法来形成。作为印刷法，例如，能够列举喷墨法、丝网印刷法、凹版胶版印刷法、反转胶版印刷法等。
在本实施方式中，作为第1电极22的形成方法，优选采用使用了印刷法的方法。这是因为通过印刷法而形成的导电层与通过蒸镀法等而形成的导电层相比，容易调整导电层的表面的润湿性，并容易控制导电性凸部3的形状。
布线构件2只要具有上述的基材21以及第1电极22则并无特别限定，能够适当选择并追加所需的结构。例如，布线构件2也可以具有形成在基材21上的布线构件用电极(未图示)以及形成为覆盖布线构件用电极(未图示)的布线构件用绝缘层(未图示)。在该情况下，第1电极22形成在布线构件用绝缘层上。此外，在与第1电极22同一平面上，也可以形成有第1电极22以外的其他电极。
关于布线构件用电极以及第1电极22以外的其他电极的俯视形状，能够根据通过本实施方式制造的层叠布线构件1的种类等来适当选择。此外，关于布线构件用电极以及第1电极22以外的其他电极的材料、厚度以及形成方法，由于与第1电极22相同，故而在此省略说明。
作为布线构件用绝缘层的材料，只要具有绝缘性则并无特别限定，例如，可以列举丙烯酸系树脂、酚系树脂、氟系树脂、环氧系树脂、双酚芴系树脂(cardo resin)、乙烯系树脂、酰亚胺系树脂、酚醛清漆系树脂等有机材料、SiO2、SiNx、Al2O3等无机材料。布线构件用绝缘层的材料可以是一种，也可以是两种以上。另外，作为布线构件用绝缘层的材料，能够使用在后述的绝缘层形成工序中使用的树脂组合物。
关于布线构件用绝缘层的厚度，能够根据通过本实施方式制造的层叠布线构件1的用途等来适当选择。
作为布线构件用绝缘层的形成方法，能够使用后述的绝缘层4的形成方法。此外，在布线构件用绝缘层是无机材料的情况下，例如，能够采用CVD法等。
(导体组合物油墨)
本工序中使用的导体组合物油墨包含导电性材料、疏液剂以及溶剂。
导电性材料成为导电性凸部3的导电性显现的起源。作为导电性材料，是能够对导电性凸部3赋予所希望的导电性的材料，具体而言为金属粒子。
导电性材料也可以是金属粒子分散在溶剂中的纳米胶体。
作为金属粒子的金属种类，可以列举银、铜、水银、锡、钢、镍、钯、铂以及金等。另外，这些金属可以单独使用一种，也可以同时使用两种以上。这些金属当中，从与上述的疏液剂的亲和性的观点出发，尤其优选银。
金属粒子优选平均粒径为10nm以上且1000nm以下。此外，也可以包含直径50nm以下的金属纳米线。金属粒子的平均粒径能够通过透射型电子显微镜(TEM)观察来测定。具体而言，可以列举如下方法，即，在包含50个左右粒子的视野中，测定全部粒子的投影面积当量圆直径，计算其平均的方法。
导电性材料的含有量相对于导体组合物油墨总量，优选为15质量％以上且75质量％以下，更优选为20质量％以上且50质量％以下。若导电性材料的含有量在上述范围内，则能够更高效地形成导电性凸部。
疏液剂对导电性凸部3赋予疏液性。作为疏液剂，具体而言是形成自组装单分子膜(self-assembled monomolecular film)的含氟硫醇化合物。
形成自组装单分子膜的含氟硫醇化合物在使用了金属粒子作为导电性材料的情况下，能够确保导电性，同时给金属粒子带来疏液性。结果，由导体组合物油墨得到的导电性凸部能够同时实现导电性和疏液性。
另外，疏液剂并不限定于含氟硫醇化合物，只要是含氟的组合物(含氟化合物)即可。作为这样的含氟化合物，例如，可以列举含氟二硫化物化合物。
作为形成自组装单分子膜的含氟硫醇化合物，可以列举具有芳香环的含氟硫醇化合物、具有氟化部的烷硫醇等。这些当中，从金属粒子的表面改性出发，优选从由具有芳香环(优选为苯环)的碳数6～20的范围内的含氟硫醇构成的组中选择的至少一个化合物。
作为具有芳香环的碳数6～20的范围内的含氟硫醇，具体而言，可以列举三氟甲基苯硫醇(例如4-三氟甲基苯硫醇、3-三氟甲基苯硫醇)、五氟苯硫醇、2，3，5，6-四氟苯硫醇、2，3，5，6-四氟-4-(三氟甲基)苯硫醇、2，3，5，6-四氟-4-巯基苯甲酸甲酯、3，5-双三氟甲基苯硫醇、4-氟苯硫醇以及11-(2，3，4，5，6-五氟苄基)-1-十一烷硫醇等。这些当中，从疏液性的观点出发，尤其优选三氟甲基苯硫醇、2，3，5，6-四氟-4-(三氟甲基)苯硫醇。
作为含氟二硫化物化合物，可以列举具有芳香环的含氟二硫化物化合物、具有具备氟化部的碳链的二硫化物化合物等。作为具有芳香环的含氟二硫化物化合物，具体而言，可以列举上述的含氟硫醇化合物进行二聚化而成的化合物，从疏液性的观点出发，尤其优选三氟甲基苯硫醇或2，3，5，6-四氟-4-(三氟甲基)苯硫醇进行二聚化而成的化合物。
疏液剂的含有量相对于导体组合物油墨总量而言，优选为10质量％以下，更优选为5质量％以下。只要疏液剂的含有量在所述上限以下，就不会阻碍导体组合物油墨中的导电性材料的分散性。此外，从由导体组合物油墨得到的导电性凸部的疏液性的观点出发，疏液剂的含有量的下限优选为0.1质量％以上。
溶剂用于使导电性材料以及疏液剂分散或溶解。
作为溶剂，可以列举水、醇系溶剂(一元醇系溶剂、二元醇系溶剂、多元醇系溶剂等)、烃系溶剂、酮系溶剂、酯系溶剂、醚系溶剂、乙二醇二甲醚(glyme)系溶剂、卤素系溶剂等。这些溶剂既可以单独使用一种，也可以将两种以上混合使用。这些当中，从印刷性的观点出发，优选醇系溶剂。作为醇系溶剂，可以列举异丙醇、己醇、庚醇、辛醇、壬醇、癸醇、十一醇、十二醇、十三醇、十四醇、十五醇、十六醇、环己醇、1-甲氧基-2-丙醇等。此外，作为酮系溶剂，可以列举环己酮、甲基异丁基酮等。
此外，溶剂的表面张力优选在25℃下为40mN/m以上且65mN/m以下。只要溶剂的表面张力在上述范围内，则能够使导体组合物油墨充分地附着于基底。另外，表面张力能够通过悬滴法来测定。
作为表面张力在25℃下为40mN/m以上且65mN/m以下的醇系溶剂，可以列举乙二醇、甘油、1，3-丙二醇等。这些当中优选1，3-丙二醇。
溶剂的含有量相对于导体组合物油墨总量而言，优选为25质量％以上且85质量％以下，更优选为50质量％以上且80质量％以下。只要溶剂的含有量在上述范围内，则能够适当地涂敷导体组合物油墨。
本实施方式中的导体组合物油墨除了包含上述的各成分之外，还可以包含任意的成分。
作为各种任意成分，可以列举分散剂等。
这些任意成分优选相对于导体组合物油墨总量为10质量％以下。
在本实施方式中的导体组合物油墨中，通过旋涂将该导体组合物油墨成膜在玻璃基板上，并在180℃下烧成30分钟而得到的固化膜的表面能量需要大于30mN/m且为80mN/m以下。
另外，表面能量是指，根据用各溶剂测定的接触角的值，通过运用基于北崎、畑的扩展Fowkes式的几何学平均法的解析(北崎宁昭、畑敏雄等，日本粘接协会志，第8卷(3)131-141页(1972年))而求出的值。
作为调整对导体组合物油墨进行旋涂并烧成得到的固化膜的表面能量的手段，可以列举调整疏液剂的种类、混合量等。
若固化膜的表面能量小于所述下限值，则疏液剂的量增多，导体组合物油墨中的导电性材料凝聚，变得不能保持油墨状态。此外，若固化膜的表面能量大于所述上限值，则疏液性下降，变得不能对绝缘层进行开孔。此外，从同样的观点出发，固化膜的表面能量优选为32mN/m以上且70mN/m以下，更优选为35mN/m以上且60mN/m以下，尤其优选为40mN/m以上且50mN/m以下。
(导体组合物油墨的涂敷方法以及烧成方法)
在本工序中，上述的导体组合物油墨在第1电极22上涂敷为图案状。
在此，所谓“将导体组合物油墨涂敷成图案状”是指在第1电极22上涂敷导体组合物油墨使得具有规定的俯视形状，并不包含在形成了第1电极22的布线构件2上的整个面涂敷导体组合物油墨的情况。
在本工序中，只要能够将导体组合物油墨涂敷在第1电极22上即可，既可以如图2A所示，仅在第1电极22上涂敷导体组合物油墨，形成附着物3A，也可以如图2B所示在第1电极22上及其附近涂敷导体组合物油墨，形成附着物3A。在该情况下，导体组合物油墨通常涂敷在第1电极22上，并且涂敷为和与上述第1电极22相邻的其他电极22a不导通。在本实施方式中更优选将导体组合物油墨仅涂敷在第1电极22上。这是因为会容易调整第1电极22的表面的润湿性以及导体组合物油墨的物性来调整导电性凸部3的形状。
另外，图2A、图2B是对导体组合物油墨的涂敷位置进行说明的说明图。
作为导体组合物油墨的涂敷方法，只要是能够在第1电极22上将导体组合物油墨涂敷成规定的图案状的方法，则并无特别限定，例如，可以列举喷墨法、分配器法、丝网印刷法、凹版印刷法、凹版胶版印刷法、反转胶版印刷法、凸版印刷法等。在本实施方式中，其中优选使用喷墨法。这是因为容易将导体组合物油墨涂敷在第1电极22上。
作为涂敷在第1电极22上的导体组合物油墨的烧成方法，只要能够除去导体组合物油墨中包含的溶剂，使导体组合物油墨固化，则并无特别限定，能够使用一般的烧成方法。具体而言，能够使用热板等来进行烧成。
在本工序中，也可以在烧成前或烧成过程中进行照射超声波等来促进疏液剂的转移的处理。
此外，关于本工序中的烧成温度以及烧成时间，根据导体组合物油墨中包含的溶剂、疏液剂等的种类来适当调整。
作为本工序中的烧成温度，只要是能够除去导体组合物油墨中包含的溶剂的温度，则并无特别限定，但优选为100℃以上且220℃以下，更优选为120℃以上且200℃以下。这是因为在烧成温度过高的情况下，导电性材料发生劣化，有可能难以呈现所希望的导电性。此外，这是因为在烧成温度过低的情况下，有可能由于溶剂残存于导电性凸部，从而在后述的绝缘层形成工序中杂质混入到绝缘层。
此外，作为本工序中的烧成时间，只要是能够除去导体组合物油墨中包含的溶剂的时间，则并无特别限定，但优选为10分钟以上且60分钟以下，更优选为15分钟以上且60分钟以下，尤其优选为30分钟以上且60分钟以下。这是因为在烧成时间过短的情况下，导体组合物油墨的疏液剂难以充分转移，因此有可能难以使导电性凸部3的疏液性良好。此外，这是因为在烧成时间过长的情况下，导电性材料等发生劣化，有可能难以呈现所希望的导电性。此外，是因为生产性有可能下降。
(导电性凸部)
通过本工序形成的导电性凸部3形成在第1电极22上。导电性凸部3可以形成有多个。此外，导电性凸部3具有疏液性，并且作为过孔柱而发挥作用。该导电性凸部3需要是包含所述导电性材料以及所述疏液剂、并且表面能量大于30mN/m且为80mN/m以下的导电体。此外，在该导电体中，从表面能量以及导电性的观点出发，优选所述导电性材料以及所述疏液剂露出于表面。
在此，所谓“导电性凸部具有疏液性”，是指导电性凸部3的表面与水的接触角大于第1电极22的表面与水的接触角以及基材21的表面与水的接触角。
具体而言，是指导电性凸部3的表面与水的接触角和第1电极22的表面与水的接触角之差为5°以上，优选为20°以上。这是因为若两者的接触角之差较小，则在形成有导电性凸部3的布线构件2上涂敷了树脂组合物的情况下利用润湿性的差异来排斥树脂组合物有可能会变得困难。
此外，作为上述接触角之差的上限值，根据导电性凸部3的材料、第1电极22的材料等来适当决定，而并无特别限定，但例如为100°程度。
此外，是指导电性凸部3的表面与水的接触角和基材21的表面与水的接触角之差为5°以上，优选为20°以上。这是因为若两者的接触角之差较小，则在形成有导电性凸部3的布线构件2上涂敷了树脂组合物的情况下，利用润湿性的差异来排斥树脂组合物有可能会变得困难。
此外，作为上述接触角之差的上限值，根据导电性凸部3的材料、基材21的材料等来适当决定，而并无特别限定，但例如为100°程度。
关于导电性凸部3的形成位置，通常与上述的导体组合物油墨的涂敷位置相同。
此外，作为导电性凸部3的疏液性，只要能够通过排斥在后述的绝缘层形成工序中使用的树脂组合物从而使导电性凸部3作为过孔柱而发挥作用，则并无特别限定。作为导电性凸部3的表面与水的接触角，优选为90°以上，更优选为100°以上且120°以下。这是因为若上述接触角过小，则排斥涂敷在导电性凸部3上的树脂组合物变得困难，形成过孔柱有可能会变得困难。
作为导电性凸部3的俯视形状，只要能够形成过孔柱，则并无特别限定，例如，可以列举圆形、椭圆形、四边形、多边形等。其中，导电性凸部3的俯视形状优选为圆形、椭圆形。
作为导电性凸部3的纵剖面形状，可以列举图3A所示那样的半圆形、图3B所示那样的半椭圆形、未图示的梯形、四边形等。此外，这些形状也可以在中央具有平坦部或凹陷。另外，在图3C中，示出了在半椭圆形的中央具有平坦部的形状。
另外，图3A～图3C是对本实施方式中的导电性凸部3的纵剖面形状进行说明的说明图。所谓导电性凸部3的纵剖面形状，是指相对于基材21垂直方向的导电性凸部3的剖面形状。
作为导电性凸部3的大小，只要能够形成能经由导电性凸部3使第1电极22以及后述的第2电极6导通的过孔柱，则并无特别限定，但例如优选为1μm以上且5000μm以下，更优选为5μm以上且1000μm以下，尤其优选为10μm以上且100μm以下。这是因为在导电性凸部3过大的情况下，通过本实施方式制造的层叠布线构件1的高精细化、高集成化有可能会变得困难。此外，这是因为在导电性凸部3过小的情况下，使导电性凸部3与后述的第2电极6良好地导通有可能会变得困难。
另外，所谓“导电性凸部3的大小”，是指导电性凸部3的俯视形状的大小，例如，在俯视形状为圆形的情况下是指直径，在俯视形状为四边形的情况下，是指一边的宽度。此外，在俯视形状为长方形、椭圆形等具有短边以及长边的形状的情况下是指短边的宽度。此外，在俯视形状为多边形的情况下，是指内切圆的直径。
具体地，所谓导电性凸部3的大小，是指图4中由u所示的距离。
作为导电性凸部3的高度，只要能够使得与后述的第2电极6导通，则并无特别限定，但优选为10nm以上且10000nm以下，更优选为100nm以上且8000nm以下。这是因为在导电性凸部3的高度过高的情况下，使通过本实施方式制造的层叠布线构件1的第2电极6侧表面的平坦性良好有可能会变得困难，而在导电性凸部3的高度过低的情况下，导电性凸部3呈现所希望的导电性有可能会变得困难。
另外，所谓“导电性凸部3的高度”，是指在导电性凸部3的纵剖面形状中与基材垂直方向的距离最大的部分的值，是指后述的图5A、图5B中由x所示的距离。
作为导电性凸部3的纵横比(aspect ratio)(高度/大小)，只要能够形成过孔柱，则并无特别限定，但优选为0.001以上且1以下，更优选为0.01以上且0.8以下，尤其优选为0.01以上且0.5以下。这是因为在导电性凸部3的纵横比过大的情况下，有可能难以形成导电性凸部3自身、或有可能在导电性凸部3变得容易产生破损等。此外，这是因为在导电性凸部3的纵横比过小的情况下，导电性凸部3呈现充分的导电性、疏液性有可能会变得困难。
[第2工序：绝缘层形成工序]
在绝缘层形成工序中，如图1C所示，通过在形成有导电性凸部3的布线构件2上形成树脂组合物的涂膜4A，并使其固化，从而形成具有作为过孔柱而发挥作用的导电性凸部3的绝缘层4(参照图1D)。
(树脂组合物)
本工序中使用的树脂组合物至少含有树脂，并根据需要含有聚合引发剂等其他成分。在此，所谓树脂，是除了包含单体、低聚物之外，还包含聚合物的概念。
作为树脂，例如，可以列举丙烯酸酯系、环氧系、聚酯系等的电离辐射线固化性树脂、丙烯酸酯系、聚氨酯系、环氧系、聚硅氧烷系等的热固化性树脂。另外，所谓电离辐射线，意味着具有能够使分子聚合并固化的能量的电磁波或带电粒子，例如，可以列举所有的紫外线(UV-A、UV-B、UV-C)、可见光线、伽马射线、X射线、电子束等。
作为这样的树脂，其中优选为热固化性树脂。这是因为通过使用热固化性树脂，从而能够使绝缘层4的绝缘性更加良好。
此外，作为本工序中使用的树脂组合物，也可以使用氟系树脂组合物。所谓氟系树脂组合物，至少含有氟系树脂，并根据需要含有聚合引发剂等其他成分。
作为构成氟系树脂组合物的树脂，可以列举添加了氟的聚酰亚胺、添加了氟的聚对二甲苯、聚苯乙烯、CYTOP(注册商标)、TEFLON(注册商标)、TEFLON(注册商标)AF、氟聚芳醚等。此外，作为代表性的示例，可以列举CYTOP(旭硝子公司制)，但并不限定于此。
作为这样的树脂，其中优选为热固化性树脂。这是因为通过使用热固化性树脂，从而能够使绝缘层4的绝缘性更加良好。
树脂组合物通常含有溶剂。作为树脂组合物中含有的溶剂，能够根据导电性凸部3的疏液性、形成绝缘层4的基底的润湿性、粘度等来适当选择，能够设为与一般的树脂组合物中使用的溶剂相同。
此外，在树脂组合物为氟系树脂组合物的情况下，通常含有氟系溶剂。但是，在将氟系树脂组合物用作钝化层的情况下，需要选择对于基底的半导体层等对溶剂的耐性低的基底层不造成损伤的氟系溶剂。
树脂组合物进一步根据需要，也能够含有聚合引发剂、光敏剂、抗氧化剂、阻聚剂、交联剂、红外线吸收剂、防静电剂、粘度调节剂、粘合增进剂等。
作为树脂组合物的粘度，只要是具有规定的涂敷性、并能够通过导电性凸部3的疏液性来排斥的程度，则并无特别限定。作为具体的树脂组合物的粘度，在25℃下，优选为1.0mPa·s以上且10000mPa·s以下，更优选为5mPa·s以上且1000mPa·s以下，尤其优选为20mPa·s以上且500mPa·s以下。这是因为在树脂组合物的粘度过低的情况下，形成树脂组合物的涂膜4A变得困难，而在树脂组合物的粘度过高的情况下得到表面的润湿性的差异的效果有可能会变得困难。
另外，关于粘度的测定方法，只要是能够精度良好地测定粘度的方法，则并无特别限定，但例如可以列举使用流变仪、B型粘度计、毛细管式粘度计等粘度测定装置的方法。此外，作为粘度的测定方法，能够使用数字粘度计(东机产业株式会社TV-35)。
作为树脂组合物的表面张力，只要是具有规定的涂敷性并能够通过导电性凸部3的疏液性来排斥的程度，则并无特别限定。作为具体的树脂组合物的表面张力，在25℃下，优选为5mN/m以上且70mN/m以下，更优选为10mN/m以上且50mN/m以下。这是因为在树脂组合物的表面张力过低的情况下，趋向于变得难以排斥导电性凸部3上的树脂组合物，而在树脂组合物的表面张力过高的情况下，形成绝缘层4有可能会变得困难。
另外，关于表面张力的测定方法，只要是能够精度良好地测定表面张力的方法，则并无特别限定，但例如可以列举Wilhelmy法(平板法)、悬滴法(Pendant drop method)、Young-Laplace法、du Nouy法等。此外，作为表面张力的测定方法，能够使用高精度表面张力计(协和界面科学社DY-700)。
(绝缘层的形成方法)
在本工序中，绝缘层4通过将上述的树脂组合物涂敷在形成有导电性凸部3的布线构件2上而形成。
作为涂敷方法，只要能够形成具有所希望的厚度的绝缘层4，则并无特别限定，能够使用一般的涂敷法。具体而言，可以列举狭缝涂布法、旋涂法、模涂法、辊涂法、棒涂法、LB法、浸涂法、喷涂法、刮涂法、以及浇铸法等。在本实施方式中，其中优选使用旋涂法以及狭缝涂布法。这是因为能够使绝缘层4的平坦性良好。
此外，关于树脂组合物的涂膜4A的厚度，只要能够形成具有作为过孔柱而发挥作用的导电性凸部3的绝缘层4，则并无特别限定，树脂组合物的涂膜4A的厚度可以大于导电性凸部3的高度，也可以与导电性凸部3的高度相等，还可以小于导电性凸部3的高度。
此外，在树脂组合物的涂膜4A的厚度比导电性凸部3的高度厚的情况下，涂膜4A也可以形成为覆盖导电性凸部3。能够通过调整树脂组合物的粘度以及表面张力等，从而使得随着时间经过而排斥涂敷在导电性凸部3上的树脂组合物。
作为树脂组合物的涂膜4A的固化方法，根据树脂组合物的种类来适当选择。此外，由于能够使用一般的固化方法，故而在此省略说明。
(绝缘层)
绝缘层4是为了对第1电极22与后述的第2电极6进行绝缘而形成的。此外，绝缘层4具有作为过孔柱而发挥作用的导电性凸部3。
绝缘层4的厚度只要能够对第1电极22以及后述的第2电极6进行绝缘，则并无特别限定。另外，如图5A、图5B所示，在将导电性凸部3的高度设为x且将第1电极22上的绝缘层4的厚度设为y的情况下，需要导电性凸部3的高度x大于第1电极22上的绝缘层4的厚度y。在本实施方式中，如图5A以及图5B所示，导电性凸部3的高度x大于第1电极22上的绝缘层4的厚度y。这是因为由于能够在作为过孔柱而发挥作用的导电性凸部3上更可靠地形成后述的第2电极6，因此能够使第1电极22以及后述的第2电极6良好地导通。
此外，这是因为由于能够使通过本实施方式制造的层叠布线构件1的形成有第2电极6的面更加平坦，因此能够使层叠布线构件1与其他结构良好地层叠配置。
所谓“第1电极22上的绝缘层4的厚度”，是指距第1电极22的表面的绝缘层的厚度方向的距离，是指在图5A、图5B中由y所示的距离。
另外，图5A、图5B是对本实施方式中的绝缘层4进行说明的说明图。
导电性凸部3的高度x优选相对于第1电极22上的绝缘层4的厚度y超过1倍且为10倍以下。这是因为通过使x以及y的比率处于上述范围内，从而能够使导电性凸部3以及后述的第2电极6更容易导通。
作为第1电极22上的绝缘层4的厚度y，只要具有保护半导体层等基底层的作用，则并无特别限定，能够根据通过本实施方式制造的层叠布线构件1的用途来适当选择，但优选为0.1μm以上且10μm以下，更优选为0.5μm以上且5μm以下。这是因为若绝缘层4的厚度过厚，则使导电性凸部3作为过孔柱而发挥作用有可能会变得困难。此外，这是因为若绝缘层4的厚度过薄，则呈现充分的保护性有可能会变得困难。
通过本工序形成的绝缘层4具有作为过孔柱而发挥作用的导电性凸部3。此外，在这样的绝缘层4中，导电性凸部3的一部分从绝缘层4突出。
此外，在本工序中，只要能够形成至少1层的绝缘层4即可，也可以形成多个绝缘层。
[第3工序：第2电极形成工序]
在第2电极形成工序中，如图1E所示，在绝缘层4上形成第2电极6，使得与作为过孔柱而发挥作用的导电性凸部3导通。在该情况下，从绝缘层4突出的导电性凸部3的至少一部分与第2电极6接触并导通。
作为用于第2电极6的材料，只要具有所希望的导电性，则并无特别限定，能够从上述的第1电极22所使用的材料中适当选择。
第2电极6通常在绝缘层4上形成为图案状。作为第2电极6的俯视形状，能够根据通过本实施方式的制造方法制造的层叠布线构件1的种类来适当选择。
关于第2电极6的形成方法，由于能够设为与上述的第1电极22的形成方法相同，故而在此省略说明。关于第2电极6的厚度，只要能够获得与导电性凸部3以及第1电极22之间的导通，则并无特别限定。这是因为若为绝缘层4的厚度与导电性凸部3的高度之差以下，则存在难以获得导通的情况。具体而言，优选为30nm以上且5000nm以下，更优选为50nm以上且4000nm以下，尤其优选为200nm以上且2000nm以下。
此外，在本工序中，也可以在第2电极6形成前对导电性凸部3进行亲水化处理。作为亲水化处理，只要能够抑制导电性凸部3的导电性的下降，并能够减小导电性凸部3的表面与水的接触角，则并无特别限定。例如，可以列举使用了氢等离子体的亲水化处理等。
[其他工序]
本实施方式的层叠布线构件的制造方法只要具有上述的各工序，则并无特别限定，能够适当选择追加所需的结构。例如，可以列举形成上述的布线构件2的工序等。
[用途]
本实施方式的层叠布线构件的制造方法能够应用于具有两个电极经由过孔柱而导通的层叠构造的器件的制造方法。具体而言，例如，能够应用于半导体元件、触摸面板传感器、RF-ID(Radio Frequency Identification)、有机电致发光元件、挠性印刷基板(FPC)等的制造方法。
<层叠布线构件>
本实施方式的层叠布线构件1例如能够通过上述的层叠布线构件的制造方法来制造。而且，本实施方式的层叠布线构件1具备：具有基材21以及形成在基材21上的第1电极22的布线构件2；包含导电性材料以及疏液剂，在第1电极22上形成为图案状，与第1电极22导通，并作为过孔柱而发挥作用的导电性凸部3；由树脂组合物构成，具有导电性凸部3的绝缘层4；和与导电性凸部3导通，形成在绝缘层4上的第2电极6。
本实施方式的层叠布线构件1能够用于液晶显示器、电视机、汽车导航、便携式电话、游戏机、数码照相机、个人计算机、打印机等电子设备。
<半导体元件的制造方法>
接下来，基于附图对本实施方式的半导体元件的制造方法进行说明。
另外，本实施方式的半导体元件的制造方法中的工序的一部分与上述的本实施方式的层叠布线构件的制造方法相同，所以省略或简化其详细说明的一部分。
此外，在以下的说明中，所谓“半导体晶体管”，是指具有源极电极、漏极电极、半导体层以及栅极电极的结构。
本实施方式的层叠布线构件的制造方法是具备以下说明的第1工序(导电性凸部形成工序)、第2工序(绝缘层形成工序)和第3工序(电极形成工序)的方法。
图6A～图6D是表示本实施方式的半导体元件的制造方法的工序图。
在图6A～图6D中，对制造具有底栅极底接触型的半导体晶体管的半导体元件的示例进行说明。在本实施方式的半导体元件的制造方法中，首先如图6A所示，准备布线构件2，布线构件2具有：基材31；形成在基材31上的栅极电极32；形成为覆盖栅极电极32的栅极绝缘层33；形成在栅极绝缘层33上的源极电极34以及漏极电极35；和形成于源极电极34以及漏极电极35之间的沟道区域的半导体层36。接着，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨在漏极电极35上涂敷成图案状并进行烧成，从而如图6B所示，形成与漏极电极35导通并具有疏液性的导电性凸部3(导电性凸部形成工序)。接着，虽未图示，但通过形成树脂组合物的涂膜使得覆盖源极电极34、漏极电极35以及半导体层36b并使其固化，从而如图6C所示，形成钝化层37作为具有作为过孔柱而发挥作用的导电性凸部3的绝缘层4(绝缘层形成工序)。接着，如图6D所示，在钝化层37上形成外部输入输出电极38使得与作为过孔柱而发挥作用的导电性凸部3导通(电极形成工序)。通过以上工序，能够制造半导体元件30。
此外，图7A～图7C是表示本实施方式的半导体元件的制造方法的其他例子的工序图。此外，在图7A～图7C中，对制造具有底栅极顶接触型的半导体晶体管的半导体元件的示例进行说明。在该实施方式中的第2工序(绝缘层形成工序)中，也可以形成2层以上的绝缘层，例如也可以作为绝缘层，如图7A所示，涂敷树脂组合物使得覆盖源极电极34、漏极电极35以及半导体层36而形成钝化层37之后，如图7B所示，在钝化层37上形成遮光性树脂组合物的涂膜并使其固化而形成遮光层39。此外，在该情况下，通过调整树脂组合物以及遮光性树脂组合物的物性，从而能够使用形成在漏极电极35上的导电性凸部3，来形成作为贯通钝化层37以及遮光层39的过孔柱而发挥作用的导电性凸部3。
另外，图7C示出了在遮光层39上形成外部输入输出电极38的工序。
关于图7A～图7C中未说明的符号，由于能够设为与图6A～图6D中已经说明的内容相同，故而在此省略说明。
图8A～图8E是表示本实施方式的半导体元件的制造方法的其他例子的工序图。此外，在图8A～图8E中，对制造具有顶栅极底接触型的半导体晶体管的半导体元件的示例进行说明。在本实施方式的半导体元件的制造方法中，首先如图8A所示，准备布线构件2，布线构件2具有：基材31；形成在基材31上的源极电极34以及漏极电极35a；和形成于源极电极34以及漏极电极35a之间的沟道区域的半导体层36。接着，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨在漏极电极35a上涂敷成图案状并进行烧成，从而如图8B所示，形成与漏极电极35a导通并具有疏液性的导电性凸部3a(导电性凸部形成工序)。接着虽未图示，但通过形成树脂组合物的涂膜使得覆盖源极电极34、漏极电极35a以及半导体层36并使其固化，从而如图8C所示，形成栅极绝缘层33作为具有作为过孔柱而发挥作用的导电性凸部3a的绝缘层(绝缘层形成工序)。接着，如图8D所示，在栅极绝缘层33上形成栅极电极32。此外，此时与栅极电极32同时在栅极绝缘层33上形成中间电极35b，使得中间电极35b与作为过孔柱而发挥作用的导电性凸部3a导通(电极形成工序)。此外，在本实施方式中，根据需要，在中间电极35b形成后再次将导体组合物油墨在中间电极35b上涂敷成图案状并进行烧成，从而如图8E所示，形成与中间电极35b导通并具有疏液性的导电性凸部3b(导电性凸部形成工序)。然后，通过涂敷树脂组合物使得覆盖栅极电极32以及中间电极35b并使其固化，从而形成具有作为过孔柱而发挥作用的导电性凸部3b的钝化层37(绝缘层形成工序)。接着，在钝化层37上形成外部输入输出电极38，使得与作为过孔柱而发挥作用的导电性凸部3b导通(电极形成工序)。通过以上工序，能够制造半导体元件30。
在本实施方式中如图9所示，在制造具有顶栅极型的半导体晶体管的半导体元件30的情况下，也可以层叠形成栅极绝缘层33以及钝化层37作为绝缘层。另外，关于包含绝缘层形成工序的形成多个绝缘层的工序，由于能够设为与上述的图7A～图7C中已经说明的内容相同，故而在此省略说明。
另外，图9是表示通过本实施方式制造的半导体元件的一例的概略剖面图，示出了具有顶栅极顶接触型的半导体晶体管的半导体元件的例子。
根据本实施方式，通过具备形成具有疏液性的导电性凸部3的导电性凸部形成工序以及形成绝缘层4的绝缘层形成工序，从而能够以简单的方式形成具有过孔柱的绝缘层。
[第1工序：导电性凸部形成工序]
在导电性凸部形成工序中，通过准备具有基材31、形成在基材31上(或在基材31上形成的栅极绝缘层33上)的源极电极34以及漏极电极35、和形成于源极电极34以及漏极电极35之间的沟道区域的半导体层36的布线构件2，并将包含导电性材料、疏液剂以及溶剂的导体组合物油墨在漏极电极35上涂敷成图案状并进行烧成，从而形成与漏极电极35导通、具有疏液性、并且作为过孔柱而发挥作用的导电性凸部3。
(布线构件)
布线构件2根据半导体晶体管的构造而不同，但例如在如图6A所示制造具有底栅极底接触型的半导体晶体管的半导体元件的情况下，具有基材31、栅极电极32、栅极绝缘层33、源极电极34和漏极电极35、以及半导体层36。以下，对各构成进行说明。另外，关于基材31，由于能够设为与上述的层叠布线构件的制造方法中使用的基材相同，故而在此省略说明。
源极电极34以及漏极电极35形成为在源极电极34以及漏极电极35之间具有所希望的沟道区域。
源极电极34以及漏极电极35既可以直接形成在基材31上，也可以如后所述形成在栅极绝缘层33上。
源极电极34以及漏极电极35之间的沟道区域的大小根据半导体元件的用途等来适当选择，并无特别限定。
作为沟道长度，只要是在沟道区域内能够形成半导体层的程度，则并无特别限定，但优选为1μm以上且100μm以下，更优选为3μm以上且50μm以下，尤其优选为5μm以上且10μm以下。所谓沟道长度，是指源极电极34以及漏极电极35之间的距离。
作为源极电极34以及漏极电极35的材料，能够从上述的层叠布线构件的制造方法中的第1电极的材料中适当选择来使用。此外，关于源极电极34以及漏极电极35的厚度以及形成方法，由于能够设为与上述的层叠布线构件的制造方法中的第1电极相同，故而在此省略说明。
半导体层36形成于包含源极电极34以及漏极电极35之间的沟道区域的区域。此外，半导体层36对半导体晶体管赋予半导体特性。
半导体层36的形成位置根据半导体晶体管的构造来适当选择，通常如图8A以及图9所示形成在基材31上，或者如图6A以及图7A所示形成在栅极绝缘层33上。此外，既可以如图6A以及图8A所示，在源极电极34以及漏极电极35、35a上形成半导体层36，也可以如图7A以及图9所示，在半导体层36上形成源极电极34以及漏极电极35。
半导体层36只要形成于源极电极34以及漏极电极35之间的沟道区域，则并无特别限定，关于具体的图案形状等，由于能够设为与公知的半导体元件中使用的图案形状等相同，故而在此省略说明。
作为半导体层36，既可以是有机半导体层，也可以是无机半导体层。
关于有机半导体层的材料、厚度以及形成方法，能够设为与一般的有机半导体层所使用的相同。此外，关于无机半导体层的材料、厚度、形成方法，能够设为与一般的无机半导体层所使用的相同。
在通过本实施方式制造的半导体元件30具有底栅极型的半导体晶体管的情况下，在布线构件2的基材31与源极电极34以及漏极电极35之间，通常形成栅极电极32以及栅极绝缘层33。
栅极电极32通常如图6A以及图7A所示，形成在基材31上。
作为栅极电极32的材料，能够从上述的层叠布线构件的制造方法中的第1电极的材料中适当选择来使用。此外，关于栅极电极32的厚度以及形成方法，由于能够设为与上述的层叠布线构件的制造方法中的第1电极的厚度以及形成方法相同，故而在此省略说明。
栅极绝缘层33形成为对栅极电极与源极电极以及漏极电极进行绝缘，通常如图6A以及图7A所示形成在栅极电极32上。
关于构成栅极绝缘层33的材料、厚度以及形成方法，由于能够设为与上述的层叠布线构件的制造方法中的布线构件用绝缘层相同，故而在此省略说明。
(导体组合物油墨)
关于导体组合物油墨、其涂敷方法和烧成方法、以及导电性凸部，由于能够设为与上述的层叠布线构件的制造方法中的相同，故而在此省略说明。
[第2工序：绝缘层形成工序]
在绝缘层形成工序中，通过形成树脂组合物的涂膜使得覆盖源极电极34、漏极电极35以及半导体层36并使其固化，从而形成具有作为过孔柱而发挥作用的导电性凸部3的绝缘层(钝化层37等)。
关于绝缘层形成工序，由于能够设为与上述的层叠布线构件的制造方法中的绝缘层形成工序相同，故而在此省略说明。
作为通过本工序形成的绝缘层，根据半导体晶体管的构造来适当选择。例如，在通过本实施方式的制造的半导体元件30具有顶栅极型的半导体晶体管的情况下，作为绝缘层，至少形成栅极绝缘层33。
另一方面，在通过本实施方式制造的半导体元件30具有底栅极型的半导体晶体管的情况下，作为绝缘层，形成钝化层37以及遮光层39中的至少任意一者。
钝化层37是为了防止由于空气中存在的水分或氧的作用致使半导体层劣化而设置的。此外，在使用了低分子有机半导体的情况下特别是对溶剂的耐性低成为问题，但通过钝化层37还起到了进行保护使得不受上部层形成时的溶剂影响的作用。
遮光层39在上述的半导体层36包含有机半导体材料的情况下，为了防止对有机半导体层的光照射而设置。通过形成了遮光层39，从而能够抑制截止电流的增加、有机半导体层的经时性劣化。
在形成遮光层39作为绝缘层的情况下，在树脂组合物中含有遮光性材料。关于遮光性材料，由于能够设为与一般的有机半导体元件中使用的材料相同，故而在此省略说明。
在本工序中，只要能够形成栅极绝缘层33、钝化层37以及遮光层39中的至少1层即可，也可以层叠形成2层以上。此外，也可以将栅极绝缘层33、钝化层37以及遮光层39分别形成为由多层构成。
另外，关于各层的厚度与导电性凸部的高度的关系等，由于能够设为与上述的层叠布线构件的制造方法中的绝缘层的厚度与导电性凸部的高度的关系等相同，故而在此省略说明。
[第3工序：电极形成工序]
在电极形成工序中，在绝缘层(钝化层37、栅极绝缘层33等)上形成中间电极35b或外部输入输出电极38，使得与作为过孔柱而发挥作用的导电性凸部3导通。
关于通过本工序形成的电极，根据半导体晶体管的构造来适当选择。例如，在通过本实施方式制造的半导体元件30具有顶栅极型的半导体晶体管的情况下，如图8D所示，存在与栅极电极32一起形成中间电极35b的情况。中间电极35b用于对漏极电极35a与外部输入输出电极38进行连接。此外，也可以在钝化层37上形成外部输入输出电极38。
另一方面，在通过本实施方式制造的半导体元件30具有底栅极型的半导体晶体管的情况下，在钝化层37上形成外部输入输出电极38。
关于电极形成工序，由于能够设为与上述的层叠布线构件的制造方法中的第2电极形成工序相同，故而在此省略说明。
作为通过本工序形成的外部输入输出电极38，能够设为与一般的半导体元件中使用的相同。例如，在将本实施方式的半导体元件30用于显示装置的驱动的情况下，能够列举像素电极。此外，在将本实施方式的半导体元件30用于压力传感器或温度传感器的情况下，能够列举输入电极。
关于外部输入输出电极38以及中间电极35b的俯视形状，能够根据通过本实施方式制造的半导体元件30的用途来适当选择。
[其他工序]
本实施方式的半导体元件的制造方法只要具有上述的各工序，则并无特别限定，能够适当选择追加所需的工序。
此外，在通过本实施方式制造的半导体元件30具有顶栅极型的半导体晶体管并且具有中间电极35b的情况下，通常进行在中间电极35b上形成钝化层37的工序、以及在钝化层37上形成外部输入输出电极38的工序。此时，如图8A～图8E所示，也可以形成具有作为过孔柱而发挥作用的导电性凸部3b的钝化层37。
[半导体元件的构造]
作为通过本实施方式制造的半导体元件30具有的半导体晶体管，可以是底栅极顶接触型、底栅极底栅极型、顶栅极顶接触型、或顶栅极底接触型中的任意一种形态。
[用途]
通过本实施方式制造的半导体元件30例如能够作为使用TFT方式的显示装置的TFT阵列基材来使用。作为这样的显示装置，例如，可以列举液晶显示装置、电泳显示装置、有机EL显示装置等。此外，半导体元件也能够用于温度传感器、压力传感器等。
<半导体元件>
本实施方式的半导体元件30例如能够通过上述的半导体元件的制造方法来制造。而且，本实施方式的半导体元件30具备：布线构件2，具有基材31、形成于基材31的源极电极34以及漏极电极35、35a、和形成于源极电极34以及漏极电极35、35a之间的沟道区域的半导体层36；导电性凸部3、3a，包含导电性材料以及疏液剂，在漏极电极35、35a上形成为图案状，与漏极电极35、35a导通，并作为过孔柱而发挥作用；绝缘层(钝化层37等)，由树脂组合物构成，并具有导电性凸部3、3a；和中间电极35b或外部输入输出电极38，与导电性凸部3、3a导通，形成在绝缘层(钝化层37等)上。
本实施方式的半导体元件30能够用于液晶显示器、电视机、汽车导航、便携式电话、游戏机、数码照相机、个人计算机、打印机等电子设备。
<实施方式的变形>
本发明并不限定于前述的实施方式，在能够达成本发明的目的的范围内的变形、改良等均包含于本发明。
例如，在所述实施方式的层叠布线构件的制造方法中，制造了实现第1电极与第2电极的导通并具有2层布线电极的层叠布线构件，但并不限定于此。即使是3层以上的布线电极，也能够应用所述实施方式的层叠布线构件的制造方法。
实施例
接下来，通过实施例以及比较例来进一步详细地说明本发明，但本发明并不限定于这些例子。
[实施例1]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。通过旋涂法在上述基材的表面对导体组合物油墨(将银纳米胶体(平均粒径：40nm)和2，3，5，6-四氟-4-(三氟甲基)苯硫醇和溶剂(水、乙二醇、1，3-丙二醇和甘油的混合溶剂)按照质量比39.7∶0.8∶59.5的比例混合而成)进行成膜，并以180℃进行30分钟烧成，形成了固化膜。对该固化膜的表面能量进行了测定的结果为48.3mN/m。
[实施例2]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。利用真空蒸镀法在上述基材的表面对金的薄膜进行了成膜。用台阶仪(KLA-TencorP-15)对金的薄膜的厚度进行了测定的结果为50nm。
在上述的金电极上，通过喷墨印刷法向相同位置反复喷吐实施例1中使用的导体组合物油墨，以180℃进行30分钟烧成，由此形成了具有疏液性的导电性凸部。该导电性凸部的直径为30μm，高度为5.5μm。
为了调制树脂组合物，使Poly(methyl methacrylate)(PMMA，Sigma-Aldrich445746)按5质量％溶解于1-Methoxy-2-propyl acetate(关东化学)。若用高精度表面张力计(协和界面科学社DY-700)对该树脂组合物的表面张力进行测定，则在25℃下为29.4mN/m。此外，用数字粘度计(英弘精机株式会社DV-E)对上述树脂组合物的粘度进行了测定的结果在25℃下为113mPa·s。
使用敷料器(PI-1210自动涂敷装置)在形成了导电性凸部的上述基材的表面涂敷上述的树脂组合物之后，在130℃的热板(AS ONE EC-1200NP)上使其干燥5分钟，形成了基于PMMA的绝缘层。若用显微镜(OLYMPUS公司MX61)观察绝缘层表面，则上述的导电性凸部上的绝缘层呈现开孔。
此外，利用真空蒸镀法对金的薄膜以50nm的厚度进行了成膜，使得与上述的金电极正交。然后，对下部的金电极与上部的金电极的电连接进行了确认，结果能够确认导通。
通过以上，确认了如下内容，即，由导电性凸部贯通绝缘层，进行了开孔，导电性凸部作为过孔柱而发挥作用。
[实施例3]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。通过旋涂法在上述基材的表面，对导体组合物油墨(将银纳米胶体(平均粒径：40nm)和2，3，5，6-四氟-4-(三氟甲基)苯硫醇和溶剂(水、乙二醇、1，3-丙二醇和甘油的混合溶剂)按照质量比39.4∶1.5∶59.1的比例进行混合而成)进行成膜，并以180℃进行30分钟烧成，形成了固化膜。对该固化膜的表面能量进行了测定的结果为43.8mN/m。
[实施例4]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。利用真空蒸镀法在上述基材的表面对50nm的金的薄膜进行了成膜。在上述的金电极上通过喷墨印刷法反复喷吐实施例3中使用的导体组合物油墨，并以180℃进行30分钟烧成，由此形成了具有疏液性的导电性凸部。该导电性凸部的直径为26μm，高度为5μm。
作为氟系树脂组合物而使用了CYTOP(CTL-809M，旭硝子公司制)。若用高精度表面张力计对CYTOP的表面张力进行测定，则在25℃下为19mN/m。此外，用数字粘度计(东机产业株式会社TV-35)对上述氟系树脂组合物的粘度进行了测定的结果在25℃下为311mpa·s。另外，CYTOP也可以用氟系溶剂适当进行稀释。
使用旋涂机(MS-A15 Mikasa株式会社)以500rpm旋转5秒，接着以4000rpm旋转30秒将上述的氟系树脂组合物涂敷于形成了导电性凸部的上述基材的表面之后，在180℃的热板上干燥30分钟，形成了基于CYTOP的氟系绝缘层。若用显微镜观察氟系绝缘层表面，则氟系绝缘层以上述的导电性凸部为中心而呈现直径12.5μm的开孔，导电性凸部的表面露出。用台阶仪对氟系绝缘层的膜厚进行了测定的结果为400nm。此外若同样用台阶仪测定包含导电性凸部的区域，则导电性凸部的表面位于距氟系绝缘层的表面4.6μm上方处，形成了与双方的高度相应的层差。
此外，利用真空蒸镀法对金的薄膜以50nm的厚度进行了成膜，使得与上述的金电极正交。然后，对下部的金电极与上部的金电极的电连接进行了确认，结果能够确认导通。
通过以上，确认了如下内容，即，由导电性凸部贯通氟系绝缘层，进行了开孔，导电性凸部作为过孔柱而发挥作用。
[比较例1]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。通过旋涂法在上述基材的表面，对市售的银纳米油墨(Sigma-Aldrich736465-100G)进行成膜，并以180℃进行30分钟烧成，形成了固化膜。对该固化膜的表面能量进行了测定的结果为90.9mN/m。
[比较例2]
作为基材，准备了玻璃(Corning公司制的Eagle XG、大小：40mm×40mm、厚度：0.7mm)。利用真空蒸镀法在上述基材的表面对金的薄膜进行了成膜。用台阶仪对金的薄膜的厚度进行了测定的结果为50nm。在上述的金电极上，通过喷墨印刷法来印刷市售的银纳米油墨(Sigma-Aldrich736465-100G)，并以180℃进行30分钟烧成，由此形成了导电性凸部。该导电性凸部的直径为50μm，高度为520nm。
在上述基材的表面与实施例1同样地形成了基于CYTOP的氟系绝缘层。虽然进行了基于显微镜观察和层差测定的评价，但导电性凸部的表面由氟系绝缘层包覆，未确认到开孔。
[实施例5]
通过以下的过程来制作了顶栅极底接触型的有机薄膜晶体管。
作为基材，准备了实施例1的玻璃。在上述基材的表面固定以源极电极以及漏极电极的图案具有开孔的金属掩模，利用真空蒸镀法对金的薄膜进行了成膜。若与实施例1相同地测定金的薄膜的厚度，则为100nm。在该源极电极以及漏极电极上通过喷墨印刷法来涂敷使Regioregular poly(3-hexylthiophene-2，5-diyl)(P3HT，Sigma-Aldrich698989)以1wt％溶解于Decahydronaphthalene(和光纯药工业)而成的有机半导体油墨，并在150℃的热板上使其干燥了10分钟。
在上述的源极电极以及漏极电极中在与晶体管的动作无关的部位与实施例4同样地形成了具有疏液性的导电性凸部。接着与实施例4同样地涂敷CYTOP并进行干燥，从而形成了厚度0.4μm的栅极绝缘层。从显微镜观察确认了在栅极绝缘层的表面由于具有疏液性的导电性凸部的效果而形成了过孔柱。将具有与分别形成于源极电极以及漏极电极的过孔柱重叠的引出线的图案的开孔的金属掩模固定于基材，利用真空蒸镀法将金蒸镀100nm，在基材上形成了从位于栅极绝缘层的下方的源极电极以及漏极电极引出的引出线。
在上述的基材的表面固定具有栅极电极图案的开孔的金属掩模，利用真空蒸镀法将铝蒸镀200nm，制作出顶栅极底接触型的有机薄膜晶体管。
使测定用的探针分别接触经由过孔柱与源极电极以及漏极电极连接的引出线，使用半导体参数分析仪(Agilent公司B1500A)对晶体管特性进行了测定。所制作的晶体管呈现了如下正常的动作，即，电流值根据源极电极以及漏极电极间的电位差而增大，栅极电压能够对其进行控制。
通过以上，确认了由导电性凸部贯通氟系绝缘层，进行了开孔，实现了层间导通。即，确认了能够以简单的方法形成氟系绝缘层的过孔柱。
符号说明
1…层叠布线构件
2…布线构件
21…基材
22…第1电极
3、3a、3b…导电性凸部
4…绝缘层
4A…树脂组合物的涂膜
6…第2电极
30…半导体元件
31…基材
32…栅极电极
33…栅极绝缘层
34…源极电极
35、35a…漏极电极
35b…中间电极
36…半导体层
37…钝化层
38…外部输入输出电极

Claims (18)

1.一种层叠布线构件，其特征在于，具备：
布线构件，具有基材以及形成在所述基材上的第1电极；
由导电体构成的导电性凸部，包含导电性材料以及疏液剂，形成在所述第1电极上，与所述第1电极导通，作为过孔柱而发挥作用，所述导电性材料为金属粒子，所述疏液剂是形成自组装单分子膜的含氟化合物，表面能量大于30mN/m且为80mN/m以下；
绝缘层，由树脂组合物构成，并具有所述导电性凸部；和
第2电极，与所述导电性凸部导通，并形成在所述绝缘层上，
所述导电性凸部的高度大于所述绝缘层的厚度，从所述绝缘层突出的所述导电性凸部的至少一部分与所述第2电极导通。
2.根据权利要求1所述的层叠布线构件，其特征在于，
所述含氟化合物为含氟硫醇化合物。
3.根据权利要求1或2所述的层叠布线构件，其特征在于，
导电性材料以及疏液剂露出于所述导电体的表面。
4.根据权利要求1或2所述的层叠布线构件，其特征在于，
形成有多个所述导电性凸部。
5.根据权利要求1所述的层叠布线构件，其特征在于，
所述导电性凸部的纵剖面形状是从由如下形状构成的组中选择的至少1种：半圆形、半椭圆形、以及四边形。
6.根据权利要求1所述的层叠布线构件，其特征在于，
所述导电性凸部的纵剖面形状是从由如下形状构成的组中选择的至少1种：在中央具有平坦部或者凹陷的半圆形、在中央具有平坦部或者凹陷的半椭圆形、以及在中央具有平坦部或者凹陷的四边形。
7.根据权利要求1或2所述的层叠布线构件，其特征在于，
所述树脂组合物为氟系树脂组合物。
8.根据权利要求1或2所述的层叠布线构件，其特征在于，
所述导电性凸部的高度相对于所述第1电极上的所述绝缘层的厚度超过1倍且为10倍以下。
9.一种层叠布线构件的制造方法，其特征在于，具备：
第1工序，准备具有基材以及形成在所述基材上的第1电极的布线构件，通过将包含导电性材料、疏液剂以及溶剂的导体组合物油墨涂敷在所述第1电极上并进行烧成，从而形成由导电体构成的导电性凸部，该导电性凸部与所述第1电极导通，具有疏液性，并且作为过孔柱而发挥作用，所述导电性材料为金属粒子，所述疏液剂是形成自组装单分子膜的含氟化合物，表面能量大于30mN/m且为80mN/m以下；
第2工序，通过在形成了所述导电性凸部的所述布线构件上形成树脂组合物的涂膜并使其固化，从而形成具有所述导电性凸部的绝缘层，使得所述导电性凸部的高度大于所述绝缘层的厚度；和
第3工序，在所述绝缘层上形成第2电极，使得与从所述绝缘层突出的所述导电性凸部的至少一部分导通。
10.根据权利要求9所述的层叠布线构件的制造方法，其特征在于，
所述含氟化合物为含氟硫醇化合物。
11.根据权利要求9或10所述的层叠布线构件的制造方法，其特征在于，
所述第1工序中的所述导体组合物油墨的烧成温度为120℃以上且200℃以下。
12.根据权利要求9或10所述的层叠布线构件的制造方法，其特征在于，
所述树脂组合物为氟系树脂组合物。
13.根据权利要求9或10所述的层叠布线构件的制造方法，其特征在于，
在所述第2工序中，形成所述绝缘层，使得所述导电性凸部的高度相对于所述第1电极上的所述绝缘层的厚度超过1倍且为10倍以下。
14.根据权利要求9或10所述的层叠布线构件的制造方法，其特征在于，
所述树脂组合物的粘度在25℃下为20mPa·s以上且500mPa·s以下。
15.根据权利要求9或10所述的层叠布线构件的制造方法，其特征在于，
所述树脂组合物的表面张力为20mN/m以上且50mN/m以下。
16.一种导体组合物油墨，用于权利要求9、权利要求11至15中任一项所述的层叠布线构件的制造方法，其特征在于，
包含导电性材料、疏液剂以及溶剂，所述导电性材料是金属粒子，所述疏液剂是形成自组装单分子膜的含氟硫醇化合物，以180℃加热30分钟而得到的固化膜的表面能量大于30mN/m且为80mN/m以下。
17.一种半导体元件，具备权利要求1至8中任一项所述的层叠布线构件，其特征在于，
所述第1电极是源极电极、漏极电极或中间电极，所述第2电极是栅极电极、中间电极或外部输入输出电极。
18.一种电子设备，其特征在于，
具备权利要求1至权利要求8中任一项所述的层叠布线构件。
CN201580065402.2A 2014-12-19 2015-12-17 层叠布线构件及制造方法、油墨、半导体元件和电子设备 Expired - Fee Related CN107004637B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-257542 2014-12-19
JP2014257542 2014-12-19
PCT/JP2015/085392 WO2016098860A1 (ja) 2014-12-19 2015-12-17 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法

Publications (2)

Publication Number Publication Date
CN107004637A CN107004637A (zh) 2017-08-01
CN107004637B true CN107004637B (zh) 2018-12-25

Family

ID=56126743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580065402.2A Expired - Fee Related CN107004637B (zh) 2014-12-19 2015-12-17 层叠布线构件及制造方法、油墨、半导体元件和电子设备

Country Status (6)

Country Link
US (1) US10026624B2 (zh)
JP (1) JP6491086B2 (zh)
KR (1) KR20170097026A (zh)
CN (1) CN107004637B (zh)
TW (1) TWI658536B (zh)
WO (1) WO2016098860A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102341438B1 (ko) * 2014-06-24 2021-12-20 이데미쓰 고산 가부시키가이샤 도체 조성물 잉크, 도체, 적층체, 적층 배선 기판 및 전자 기기
CN106708319B (zh) * 2016-12-23 2019-12-20 上海天马微电子有限公司 一种触摸传感器及其制作方法、触摸显示面板
JP2023107638A (ja) * 2022-01-24 2023-08-03 東京応化工業株式会社 導電体表面用撥水剤、導電体表面の撥水化方法、導電体表面を有する領域を選択的に撥水化する方法、表面処理方法、及び基板表面の領域選択的製膜方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126369A (zh) * 1993-01-15 1996-07-10 东芝株式会社 半导体器件的制造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
CN1581447A (zh) * 2003-08-15 2005-02-16 株式会社半导体能源研究所 用于制造布线的方法和用于制造半导体器件的方法
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板
CN101849448A (zh) * 2007-06-29 2010-09-29 上村工业株式会社 配线基板的制造方法
CN102137550A (zh) * 2009-12-24 2011-07-27 精工爱普生株式会社 积层基板的制造方法
US20110209907A1 (en) * 2010-02-26 2011-09-01 Samsung Sdi Co., Ltd. Liquid-repellent film former, method for forming liquid-repellent film, method for forming fine wiring using the same, and substrate comprising the same
JP2013120624A (ja) * 2011-12-06 2013-06-17 Ricoh Co Ltd 導電性ペーストおよび導電性薄膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619060B2 (ja) 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006245238A (ja) 2005-03-02 2006-09-14 Canon Inc スルーホールの形成方法および電子回路の製造方法
JP5073194B2 (ja) 2005-03-14 2012-11-14 株式会社リコー フラットパネルディスプレイおよびその作製方法
JP5145687B2 (ja) 2006-10-25 2013-02-20 ソニー株式会社 デバイスの製造方法
KR100887391B1 (ko) 2007-08-31 2009-03-06 삼성전기주식회사 인쇄회로기판의 제조방법
GB0810039D0 (en) * 2008-06-03 2008-07-09 Univ Belfast Shape-formed product with tailored wettability
JP5330814B2 (ja) * 2008-11-26 2013-10-30 花王株式会社 インクジェット記録用水系インク
KR20110111174A (ko) * 2010-04-02 2011-10-10 주식회사 오이티 콜로이드 입자층의 전사 방법
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP2014106368A (ja) * 2012-11-27 2014-06-09 Fujifilm Corp エレクトロウェッティング表示用染料組成物及びエレクトロウェッティング表示装置
KR102341438B1 (ko) * 2014-06-24 2021-12-20 이데미쓰 고산 가부시키가이샤 도체 조성물 잉크, 도체, 적층체, 적층 배선 기판 및 전자 기기

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126369A (zh) * 1993-01-15 1996-07-10 东芝株式会社 半导体器件的制造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
CN1581447A (zh) * 2003-08-15 2005-02-16 株式会社半导体能源研究所 用于制造布线的方法和用于制造半导体器件的方法
CN101849448A (zh) * 2007-06-29 2010-09-29 上村工业株式会社 配线基板的制造方法
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板
CN102137550A (zh) * 2009-12-24 2011-07-27 精工爱普生株式会社 积层基板的制造方法
US20110209907A1 (en) * 2010-02-26 2011-09-01 Samsung Sdi Co., Ltd. Liquid-repellent film former, method for forming liquid-repellent film, method for forming fine wiring using the same, and substrate comprising the same
JP2013120624A (ja) * 2011-12-06 2013-06-17 Ricoh Co Ltd 導電性ペーストおよび導電性薄膜

Also Published As

Publication number Publication date
US10026624B2 (en) 2018-07-17
JP6491086B2 (ja) 2019-03-27
KR20170097026A (ko) 2017-08-25
US20170358461A1 (en) 2017-12-14
WO2016098860A1 (ja) 2016-06-23
TW201633458A (zh) 2016-09-16
TWI658536B (zh) 2019-05-01
JP2016119474A (ja) 2016-06-30
CN107004637A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US8785939B2 (en) Transparent and conductive nanostructure-film pixel electrode and method of making the same
CN107004637B (zh) 层叠布线构件及制造方法、油墨、半导体元件和电子设备
JP2009076791A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
CN106459640B (zh) 导体组合物油墨、导体、层叠体、层叠布线基板及电子设备
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
TWI237899B (en) Method for manufacturing OTFT by high precision printing
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
US20160211474A1 (en) Thin film transistor array and manufacturing method of the same
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
CN107851582B (zh) 有源元件及有源元件的制造方法
JP6649765B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
Sugano et al. Fine patterning method for silver nanoparticle electrodes using differential hydrophobic and hydrophilic surface properties
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP2008109116A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2008300546A (ja) 有機薄膜トランジスタ
JP2010237485A (ja) 薄膜トランジスタアレイの製造方法及び表示装置
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP2019091735A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器
JP2017092234A (ja) 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181225