JP2016119474A - 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 - Google Patents

導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 Download PDF

Info

Publication number
JP2016119474A
JP2016119474A JP2015247807A JP2015247807A JP2016119474A JP 2016119474 A JP2016119474 A JP 2016119474A JP 2015247807 A JP2015247807 A JP 2015247807A JP 2015247807 A JP2015247807 A JP 2015247807A JP 2016119474 A JP2016119474 A JP 2016119474A
Authority
JP
Japan
Prior art keywords
wiring member
electrode
conductive
insulating layer
laminated wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015247807A
Other languages
English (en)
Other versions
JP6491086B2 (ja
Inventor
栗原　直樹
Naoki Kurihara
直樹 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JP2016119474A publication Critical patent/JP2016119474A/ja
Application granted granted Critical
Publication of JP6491086B2 publication Critical patent/JP6491086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Conductive Materials (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)

Abstract

【課題】絶縁層のヴィアポストを簡単な方法で形成することが可能な積層配線部材の製造方法において、好適に用いることができる導電体を提供すること。【解決手段】本発明の導電体は、積層配線部材１における導電性凸部３であり、導電性材料および撥液剤を含み、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有化合物であり、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下であることを特徴とするものである。本発明の導電体は、例えば、積層配線部材１における導電性凸部３であり、積層配線部材１におけるヴィアポストとして機能する。【選択図】図１

Description

本発明は、導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法に関する。
樹脂を含む絶縁層を介して２つの電極が配置された積層配線部材は、例えば、半導体トランジスタなどの半導体素子や静電容量式のタッチパネルセンサや、フレキシブルプリント基板（ＦＰＣ）のようなプリント基板などの種々のデバイスに用いられている。このような積層配線部材においては、通常、絶縁層にコンタクトホールを設け、このコンタクトホール内で両電極を接続する構成が採用されている。
コンタクトホールが設けられた絶縁層の形成方法としては、従来から、基板上全面に形成された絶縁膜を、フォトリソグラフィ法やエッチング法などの手法により絶縁膜の一部を除去する方法が用いられている。特に、半導体トランジスタの半導体層に、有機半導体を用いた有機薄膜トランジスタの場合には、半導体層は有機溶剤に対する耐性に乏しいことが多く、上部へのパッシベーション層としての絶縁膜が必要となる。また、ペンタセンなどの低分子有機半導体を用いた場合には、特に有機溶剤に対する耐性が乏しい。このような場合のパッシベーション層としては、サイトップに代表されるフッ素系絶縁膜の利用が検討されてきた。しかし、フッ素系絶縁膜用インクは、表面張力が小さいため、インクジェット法（ＩＪ）や版印刷などの方法によりパターニングすることが困難であった。そこで、スピンコート法などにより基板上全面にフッ素系絶縁膜を形成した後に、フォトリソグラフィ法やエッチング法などの手法によりフッ素系絶縁膜の一部を除去する方法を採用する必要があった。
このような問題を解決するために、例えば、特許文献１には、導電層上に核となる材料を配置し、その上に膜を積層した後、前記膜の核または核の近傍部分を除去して孔を形成するスルーホールの形成方法が提案されている。また、特許文献２には、基材上に除去可能なピラーを形成し、ピラーが形成された基材上に絶縁層を形成した後、ピラーを除去することにより、絶縁層にコンタクトホールを形成する方法が提案されている。
しかしながら、これらの方法においても、核やピラーを除去する工程を必要とし、コンタクトホール内に核やピラーなどの残渣が残ることも懸念される。また、特許文献２の方法では、ピラー形成に静電吸引型液滴吐出法を利用しているため、工程に時間を要し生産性が問題となる可能性がある。
特許文献３には、ヴィアポストを形成した後にヴィアポストの頭部よりも僅かに大きい非吐出領域を有するスクリーン版を用いて層間絶縁膜を形成する方法が提案されている。しかしながら、スクリーン印刷を用いるためヴィアポストの微細化が難しく、また層間絶縁膜の材料もスクリーン印刷が適用できるものに制限されるといった問題がある。
特許文献４には、基板上に設けられた配線パターン上に、インクジェット法により中央部より端部が突出した形状で直接ヴィアを形成する方法が提案されている。しかしながら、本手法では導電部の突出した周縁部を用いるため、形成された導電部が小さくなるにつれ、有効な導電面積が得られなくなることや、全てのヴィアにおいてヴィア形状を完全に再現することが難しいといった問題がある。
特開２００６−２４５２３８号公報 特開２０１２−１８６４５５号公報 特開２００６−２９５１１６号公報 特開２００８−１０８８５７号公報
本発明の目的は、絶縁層のヴィアポストを簡単な方法で形成することが可能な積層配線部材の製造方法、並びに、導体組成物インク、積層配線部材、半導体素子および電子機器を提供することにある。
本発明の一態様によれば、基材および前記基材上に形成された第１電極を有する配線部材と、導電性材料および撥液剤を含み、前記第１電極上に形成され、前記第１電極と導通し、ヴィアポストとして機能する、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有化合物であり、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である導電体からなる導電性凸部と、樹脂組成物からなり、前記導電性凸部を有する絶縁層と、前記導電性凸部と導通し、前記絶縁層上に形成された第２電極と、を備え、前記導電性凸部の高さが前記絶縁層の厚みよりも大きく、前記絶縁層から突出した前記導電性凸部の少なくとも一部が前記第２電極と導通している積層配線部材が提供される。
本発明の一態様によれば、基材および前記基材上に形成された第１電極を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを前記第１電極上に塗布して焼成することにより、前記第１電極と導通し、撥液性を有し、かつヴィアポストとして機能する、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有化合物であり、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である導電体からなる導電性凸部を形成する第１工程と、前記導電性凸部が形成された前記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、前記導電性凸部を有する絶縁層を、前記導電性凸部の高さが前記絶縁層の厚みよりも大きくなるように、形成する第２工程と、前記絶縁層から突出した前記導電性凸部の少なくとも一部と導通するように、前記絶縁層上に第２電極を形成する第３工程と、を備える積層配線部材の製造方法が提供される。
本発明の一態様によれば、前述の本発明の一態様に係る積層配線部材の製造方法に用いる導体組成物インクであって、導電性材料、撥液剤および溶媒を含み、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有チオール化合物であり、１８０℃で３０分間加熱して得られる固化膜の表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下であることを特徴とする導体組成物インクが提供される。
本発明の一態様によれば、前述の本発明の一態様に係る積層配線部材を備える半導体素子であって、前記第１電極がソース電極、ドレイン電極または中間電極であり、前記第２電極がゲート電極、中間電極または外部入出力電極であることを特徴とする半導体素子が提供される。
本発明の一態様によれば、前述の本発明の一態様に係る積層配線部材を備える電子機器が提供される。
本発明によれば、絶縁層のヴィアポストを簡単な方法で形成することが可能な積層配線部材の製造方法、並びに、導体組成物インク、積層配線部材、半導体素子および電子機器を提供できる。
本実施形態の積層配線部材の製造方法を示す工程図である。 本実施形態における導体組成物インクと塗布位置について説明する説明図である。 本実施形態における導電性凸部の縦断面形状について説明する説明図である。 本実施形態における導電性凸部について説明する説明図である。 本実施形態における絶縁層について説明する説明図である。 本実施形態の半導体素子の製造方法を示す工程図である。 本実施形態の半導体素子の製造方法の他の例を示す工程図である。 本実施形態の半導体素子の製造方法の他の例を示す工程図である。 本実施形態により製造される半導体素子を示す概略断面図である。
以下、この発明の好適な実施の形態の一つである一実施形態を、図面などを参照しながら詳細に説明する。なお、各図においては、本発明の内容を理解しやすくするために各構成の形状などを誇張して示している。
また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
＜積層配線部材の製造方法＞
まず、本実施形態の積層配線部材の製造方法について説明する。
本実施形態の積層配線部材の製造方法は、以下説明する第１工程（導電性凸部形成工程）と、第２工程（絶縁層形成工程）と、第３工程（第２電極形成工程）と、を備える方法である。
図１は、本実施形態の積層配線部材の製造方法を示す工程図である。
本実施形態の積層配線部材の製造方法においては、まず図１（Ａ）に示すように、基材２１および基材２１上に形成された第１電極２２を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクを第１電極２２上にパターン状に塗布して焼成することにより、図１（Ｂ）に示すように、第１電極２２と導通し撥液性を有する導電性凸部３を形成する（導電性凸部形成工程）。次に、図１（Ｃ）に示すように、導電性凸部３が形成された配線部材２上に樹脂組成物の塗膜４Ａを形成する。次に、樹脂組成物の塗膜４Ａを硬化させることにより、図１（Ｄ）に示すように、導電性凸部３がヴィアポストとして機能し、導電性凸部３以外の部分に絶縁層４を形成する（絶縁層形成工程）。次に、図１（Ｅ）に示すように、ヴィアポストとして機能する導電性凸部３と導通するように、絶縁層４上に第２電極６を形成する（第２電極形成工程）。以上により積層配線部材１を製造することができる。
本実施形態によれば、撥液性を有する導電性凸部３を形成する導電性凸部形成工程および絶縁層４を形成する絶縁層形成工程を備えることにより、ヴィアポストを有する絶縁層を簡単な方法で形成することができる。
より具体的には、本実施形態においては、導電性凸部形成工程により、撥液性を有する導電性凸部３を形成することができることから、絶縁層形成工程で配線部材２上に樹脂組成物を塗布した場合に、導電性凸部３の表面において樹脂組成物を弾くことができる。よって、導電性凸部３が覆われないように、樹脂組成物の塗膜４Ａを形成することができ、この塗膜４Ａを硬化させることにより、ヴィアポストとして機能する導電性凸部３を有する絶縁層４を形成することができる。
よって、本実施形態においては、フォトリソグラフィ法などを用いる従来の方法に比べてより簡便な方法でヴィアポストを有する絶縁層４を形成することができる。
また、少ない工程でヴィアポストを有する絶縁層を形成する方法としては、例えば、スクリーン印刷法でコンタクトホールを有する絶縁層を印刷する方法を用いることも検討されているが、絶縁層の薄膜化が難しく、またコンタクトホールの微細化が困難である。
その他に樹脂組成物をパターニング可能な塗布法として、インクジェット法やグラビアオフセット印刷法などが挙げられるが、樹脂組成物の表面張力が小さい場合には、良好なパターニングを行うことができない。
一方で、本実施形態においては、樹脂組成物の塗膜４Ａをパターニングする必要がなく、樹脂組成物を配線部材２上の全面に塗布できるため、平坦性が良好な絶縁層４を形成することができる。
［第１工程：導電性凸部形成工程］
導電性凸部形成工程においては、図１（Ａ）に示すように、基材２１および基材２１上に形成された第１電極２２を有する配線部材２を準備する。そして、導電性材料、撥液剤および溶媒を含む導体組成物インクを第１電極２２上にパターン状に塗布して焼成することにより、第１電極２２と導通し、撥液性を有し、かつヴィアポストとして機能する導電性凸部３を形成する（図１（Ｂ）参照）。
（配線部材）
配線部材２は、基材２１と、第１電極２２とを有するものである。
基材２１は、第１電極２２を支持するものである。また、基材２１は、通常、耐熱性を有するものである。基材２１の耐熱性としては、積層配線部材の製造工程における加熱に対して変形などを生じない程度であれば特に限定されない。
基材２１としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本実施形態により製造される積層配線部材１の用途などに応じて任意の機能を有する基材２１を用いることができる。
基材２１としては、ガラス基材などの可撓性を有さないリジット基材、および、プラスチック樹脂からなるフィルムなどの可撓性を有するフレキシブル基材が挙げられる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリカーボネート（ＰＣ）、ポリフェニレンサルファイド（ＰＰＳ）およびポリエーテルイミド（ＰＥＩ）などが挙げられる。
また、基材２１は、単層であってもよく、積層体であってもよい。基材２１が積層体である場合は、例えば、基材２１上に形成された硬化性樹脂を含む平坦化層などを有していてもよい。また、基材２１上に形成されたバリア層を有していてもよい。
基材２１が透明性を有する場合、可視光領域における透過率は８０％以上であることが好ましい。ここで、透過率は、ＪＩＳ Ｋ７３６１−１（プラスチック−透明材料の全光透過率の試験方法）により測定することができる。
第１電極２２は、基材２１上に形成されるものである。第１電極２２は基材２１上に形成されていればよく、基材２１上に直接形成されていてもよく、基材２１上に他の層を介して形成されていてもよい。なお、以下の説明においては、配線部材２において第１電極２２が形成された構成の表面を、絶縁層の形成面と称して説明する場合がある。
また、第１電極２２は、通常、基材２１上にパターン状に形成されるものである。第１電極２２の平面視形状としては、本実施形態の製造方法により製造される積層配線部材１の種類に応じて適宜選択することができる。第１電極２２の平面視形状としては、例えば、ライン形状や電極パッドに用いられるパッド形状などが挙げられる。
第１電極２２に用いられる材料としては、所望の導電性を有していれば特に限定されず、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ−Ｔａ合金、Ａｇ合金、Ｃｕ合金、Ａｌ合金などの金属材料や、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）などの透明導電性無機材料などの導電性無機材料や、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）などの導電性有機材料を用いることができる。また、導電性微粒子を含む導電性ペーストを用いることもできる。なお、導電性微粒子については、後述する導体組成物インクで用いる導電性微粒子を適宜選択して用いることができる。また、導電性ペーストに用いられる他の成分については、一般的なものと同様とすることができ、例えば後述する導体組成物インクで用いる溶媒、任意の成分などを適宜選択して用いることができる。
第１電極２２の厚みとしては、所望の導電性を有することができれば特に限定されないが、例えば、３０ｎｍ以上５０００ｎｍ以下であることが好ましく、５０ｎｍ以上２０００ｎｍ以下であることがより好ましく、２００ｎｍ以上２０００ｎｍ以下であることが特に好ましい。
第１電極２２の厚みが厚すぎると、第１電極２２による段差が大きくなるため、絶縁層を良好に形成することが困難となる可能性があるからである。また、第１電極２２の厚みが薄すぎると良好な導電性を示すことが困難となる可能性があるからである。
本実施形態において、「厚み」は、一般的な測定方法によって得られる厚みをいう。厚みの測定方法としては、例えば、触針で表面をなぞり凹凸を検出することによって厚みを算出する触針式の方法や、透過型電子顕微鏡（ＴＥＭ）、走査型電子顕微鏡（ＳＥＭ）などによる観察像を測定する方法、分光反射スペクトルに基づいて厚みを算出する光学式の方法などが挙げられる。なお、厚みとして、対象となる構成の複数箇所における厚み測定結果の平均値が用いられてもよい。
第１電極２２の表面の濡れ性については、導体組成物インクをパターン状に塗布または印刷することにより、所望の導電性凸部を形成することができれば特に限定されない。第１電極２２の表面の濡れ性としては、例えば、第１電極２２の表面と水との接触角が、１°以上９５°以下であることが好ましく、１°以上９０°以下であることがより好ましく、２０°以上９０°以下であることが特に好ましい。
上記接触角が大きすぎると、後から形成する導電性凸部３の撥液性と濡れ性差が形成できなくなるからである。また、上記接触角が小さすぎると導体組成物インクが濡れ広がりやすくなり、第１電極２２に隣接する他の電極などに導電性凸部３が形成されて導通不良が生じやすくなる可能性があるからである。
なお、「水との接触角」は、２５℃における水との接触角をいう。
本実施形態における上記接触角は、例えば、測定対象上に１マイクロリットルの液体を滴下し、滴下した液滴の形状を側面より観測し、液滴と測定対象とのなす角を計測することにより測定することができる。本実施形態における接触角は、例えば、井元製作所製接触角測定装置を用いて測定することができる。また、本発明における接触角は、例えば、協和界面科学製接触角計 ＤＭ−９０１を用いて測定することができる。
第１電極２２の形成方法としては、一般的な電極の形成方法と同様とすることができる。具体的には、基材２１上の全面に導電層を形成した後、フォトリソグラフィ法を用いて所定のパターンにエッチングする方法が挙げられる。また、基材２１上の全面に導電層を形成する方法としては、真空蒸着法、スパッタ法、イオンプレーティング法などのＰＶＤ法、ＣＶＤ法などが挙げられる。
また、第１電極２２の形成方法としては、導電性ペーストを用いた印刷方法により形成することができる。印刷法としては、例えば、インクジェット法、スクリーン印刷法、グラビアオフセット印刷法、反転オフセット印刷法などが挙げることができる。
本実施形態においては、第１電極２２の形成方法として、印刷法を用いた方法を採用することが好ましい。印刷法により形成された導電層は、蒸着法などにより形成された導電層に比べて導電層の表面の濡れ性を調整しやすく、導電性凸部３の形状を制御しやすいからである。
配線部材２は、上述した基材２１および第１電極２２を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。例えば、配線部材２は、基材２１上に形成された配線部材用電極（図示なし）および配線部材用電極（図示なし）を覆うように形成された配線部材用絶縁層（図示なし）を有していてもよい。この場合、第１電極２２は、配線部材用絶縁層上に形成される。また、第１電極２２と同一平面上に、第１電極２２以外の他の電極が形成されていてもよい。
配線部材用電極および第１電極２２以外の他の電極の平面視形状については、本実施形態により製造される積層配線部材１の種類などに応じて適宜選択することができる。また、配線部材用電極および第１電極２２以外の他の電極の材料、厚みおよび形成方法については、第１電極２２と同様であるため、ここでの説明は省略する。
配線部材用絶縁層の材料としては、絶縁性を有していれば特に限定されず、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂などの有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などの無機材料が挙げられる。配線部材用絶縁層の材料は、１種類であってもよく、２種類以上であってもよい。なお、配線部材用絶縁層の材料としては、後述する絶縁層形成工程で用いる樹脂組成物を用いることができる。
配線部材用絶縁層の厚みについては、本実施形態により製造される積層配線部材１の用途などに応じて適宜選択することができる。
配線部材用絶縁層の形成方法としては、後述する絶縁層４の形成方法を用いることができる。また、配線部材用絶縁層が無機材料である場合は、例えば、ＣＶＤ法などを採用することができる。
（導体組成物インク）
本工程に用いられる導体組成物インクは、導電性材料、撥液剤および溶媒を含むものである。
導電性材料は、導電性凸部３の導電性発現の起源となるものである。導電性材料としては、導電性凸部３に所望の導電性を付与することができるものであり、具体的には金属粒子である。
導電性材料は、金属粒子が溶媒中に分散したナノコロイドであってもよい。
金属粒子の金属種としては、銀、銅、水銀、スズ、インジウム、ニッケル、パラジウム、白金、および金などが挙げられる。なお、これらは１種を単独で用いてもよく、２種以上を併用してもよい。これらの中でも、上述の撥液剤との親和性の観点から、銀が特に好ましい。
金属粒子は、平均粒子径が１０ｎｍ以上１０００ｎｍ以下であることが好ましい。また、直径５０ｎｍ以下の金属ナノワイヤーを含んでも良い。金属粒子の平均粒子径は、透過型電子顕微鏡（ＴＥＭ）観察により測定できる。具体的には、５０個程度の粒子を含む視野において、全ての粒子の投影面積円相当径を測定し、その平均を算出する方法が挙げられる。
導電性材料の含有量は、導体組成物インク全量に対して、１５質量％以上７５質量％以下であることが好ましく、２０質量％以上５０質量％以下であることがより好ましい。導電性材料の含有量が上記範囲内であれば、より効率よく導電性凸部が形成できる。
撥液剤は、導電性凸部３に撥液性を付与するものである。撥液剤としては、具体的には自己組織化単分子膜を形成するフッ素含有チオール化合物である。
自己組織化単分子膜を形成するフッ素含有チオール化合物は、導電性材料として金属粒子を用いた場合に、導電性を確保しつつ、金属粒子に撥液性をもたらすことができる。その結果、導体組成物インクで得られる導電性凸部は導電性と撥液性を両立できる。
なお、撥液剤は、フッ素含有チオール化合物に限定されるものではなく、フッ素を含む組成物（フッ素含有化合物）であればよい。このようなフッ素含有化合物としては、例えば、フッ素含有ジスルフィド化合物が挙げられる。
自己組織化単分子膜を形成するフッ素含有チオール化合物としては、芳香環を有するフッ素含有チオール化合物、フッ化部を持つアルカンチオールなどが挙げられる。これらの中でも、金属粒子の表面修飾性から、芳香環（好ましくは、ベンゼン環）を有する炭素数６〜２０の範囲内のフッ素含有チオールからなる群から選ばれる少なくとも１つの化合物が好ましい。
芳香環を有する炭素数６〜２０の範囲内のフッ素含有チオールとしては、具体的には、トリフルオロメチルベンゼンチオール（例えば、４−トリフルオロメチルベンゼンチオール、３−トリフルオロメチルベンゼンチオール）、ペンタフルオロベンゼンチオール、２，３，５，６−テトラフルオロベンゼンチオール、２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオール、２，３，５，６−テトラフルオロ−４−メルカプト安息香酸メチルエステル、３，５−ビストリフルオロメチルベンゼンチオール、4−フルオロベンゼンチオールおよび１１−（２，３，４，５，６−ペンタフルオロベン
ジルオキシ）−１−ウンデカンチオールなどが挙げられる。これらの中でも、撥液性の観点からトリフルオロメチルベンゼンチオール、２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオールが特に好ましい。
フッ素含有ジスルフィド化合物としては、芳香環を有するフッ素含有ジスルフィド化合物、フッ化部を持つ炭素鎖を有するジスルフィド化合物などが挙げられる。芳香環を有するフッ素含有ジスルフィド化合物としては、具体的には、上述のフッ素含有チオール化合物が二量化した化合物が挙げられ、撥液性の観点から、トリフルオロメチルベンゼンチオールまたは２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオールが二量化した化合物が特に好ましい。
撥液剤の含有量は、導体組成物インク全量に対して、１０質量％以下であることが好ましく、５質量％以下であることがより好ましい。撥液剤の含有量が前記上限以下であれば、導体組成物インク中の導電性材料の分散性を阻害しない。また、撥液剤の含有量の下限は、導体組成物インクで得られる導電性凸部の撥液性の観点から、０．１質量％以上であることが好ましい。
溶媒は、導電性材料および撥液剤を分散または溶解させるものである。
溶媒としては、水、アルコール系溶媒（モノアルコール系溶媒、ジオール系溶媒、多価アルコール系溶媒など）、炭化水素系溶媒、ケトン系溶媒、エステル系溶媒、エーテル系溶媒、グライム系溶媒、ハロゲン系溶媒などが挙げられる。これらの溶媒は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。これらの中でも、印刷性の観点から、アルコール系溶媒が好ましい。アルコール系溶媒としては、イソプロピルアルコール、ヘキサノール、ヘプタノール、オクタノール、ノナノール、デカノール、ウンデカノール、ドデカノール、トリデカノール、テトラデカノール、ペンタデカノール、ヘキサデカノール、シクロヘキサノール、１−メトキシ−２−プロパノールなどが挙げられる。また、ケトン系溶媒としては、シクロヘキサノン、メチルイソブチルケトンなどが挙げられる。
また、溶媒の表面張力は、２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下であることが好ましい。溶媒の表面張力が上記範囲内であれば、導体組成物インクを下地に十分に付着させることができる。なお、表面張力は、ペンダントドロップ法により測定できる。
表面張力が２５℃において４０ｍＮ／ｍ以上６５ｍＮ／ｍ以下のアルコール系溶媒としては、エチレングリコール、グリセリン、１，３−プロパンジオールなどが挙げられる。これらの中でも、１，３−プロパンジオールが特に好ましい。
溶媒の含有量は、導体組成物インク全量に対して、２５質量％以上８５質量％以下であることが好ましく、５０質量％以上８０質量％以下であることがより好ましい。溶媒の含有量が上記範囲内であれば、導体組成物インクを適正に塗布できる。
本実施形態における導体組成物インクは、上述した各成分の他に、任意の成分を含んでいてもよい。
各種任意成分としては、分散剤などが挙げられる。
これらの任意成分は、導体組成物インク全量に対して、１０質量％以下であることが好ましい。
本実施形態における導体組成物インクにおいては、この導体組成物インクをガラス基板上にスピンコートにより成膜し、１８０℃で３０分間焼成した固化膜の表面エネルギーが、３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下であることが必要である。
なお、表面エネルギーは、各溶媒にて測定した接触角の値から、北崎、畑の拡張Ｆｏｗｋｅｓ式に基づく幾何学平均法による解析（北崎寧昭、畑敏雄ら、日本接着協会誌、第８巻（３）１３１−１４１頁（１９７２年））で求めた値を言う。
導体組成物インクをスピンコートし焼成した固化膜の表面エネルギーを調整する手段としては、撥液剤の種類や配合量を調整することなどが挙げられる。
固化膜の表面エネルギーが前記下限値よりも小さくなると、撥液剤の量が多くなり、導体組成物インク中の導電性材料が凝集し、インク状態を保持できなくなる。また、固化膜の表面エネルギーが前記上限値よりも大きくなると、撥液性が低下し、絶縁層を開孔することができなくなる。また、同様の観点から、固化膜の表面エネルギーは、３２ｍＮ／ｍ以上７０ｍＮ／ｍ以下であることが好ましく、３５ｍＮ／ｍ以上６０ｍＮ／ｍ以下であることがより好ましく、４０ｍＮ／ｍ以上５０ｍＮ／ｍ以下であることが特に好ましい。
（導体組成物インクの塗布方法および焼成方法）
本工程においては、上述した導体組成物インクは第１電極２２上にパターン状に塗布される。
ここで、「導体組成物インクをパターン状に塗布する」とは、第１電極２２上に所定の平面視形状を有するように導体組成物インクを塗布することをいい、第１電極２２が形成された配線部材２上の全面に導体組成物インクを塗布する場合を含まないことをいう。
本工程においては、導体組成物インクを第１電極２２上に塗布することができればよく、図２（Ａ）に示すように、第１電極２２上にのみ導体組成物インクを塗布し、付着物３Ａを形成してもよく、図２（Ｂ）に示すように第１電極２２上およびその近傍に導体組成物インクを塗布し、付着物３Ａを形成してもよい。この場合、導体組成物インクは、通常、第１電極２２上に塗布され、かつ上記第１電極２２に隣接する他の電極２２ａと導通しないように塗布される。本実施形態においては導体組成物インクを第１電極２２上にのみ塗布することがより好ましい。第１電極２２の表面の濡れ性および導体組成物インクの物性を調整して導電性凸部３の形状を調整しやすくなるからである。
なお、図２は、導体組成物インクの塗布位置について説明する説明図である。
導体組成物インクの塗布方法としては、第１電極２２上に所定のパターン状に導体組成物インクを塗布することができる方法であれば特に限定されず、例えば、インクジェット法、ディスペンサ法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法、反転オフセット印刷法、凸版印刷法などが挙げられる。本実施形態においては、なかでもインクジェット法を用いることが好ましい。導体組成物インクを第１電極２２上に塗布することが容易であるためである。
第１電極２２上に塗布された導体組成物インクの焼成方法としては、導体組成物インクに含まれる溶媒を除去し、導体組成物インクを固化することができれば特に限定されず、一般的な焼成方法を用いることができる。具体的には、ホットプレートなどを用いて焼成することができる。
本工程においては、焼成前または焼成中に超音波などを照射して撥液剤の移行を促進させる処理を行なってもよい。
また、本工程における焼成温度および焼成時間については、導体組成物インクに含まれる溶媒、撥液剤などの種類に応じて適宜調整される。
本工程における焼成温度としては、導体組成物インクに含まれる溶媒を除去することが可能な温度であれば特に限定されないが、１００℃以上２２０℃以下であることが好ましく、１２０℃以上２００℃以下であることがより好ましい。焼成温度が高すぎる場合は、導電性材料が劣化して所望の導電性を示すことが困難となる可能性があるからである。また、焼成温度が低すぎる場合は導電性凸部に溶媒が残存することにより、後述する絶縁層形成工程において絶縁層に不純物が混入する可能性があるからである。
また、本工程における焼成時間としては、導体組成物インクに含まれる溶媒を除去することが可能な時間であれば特に限定されないが、１０分間以上６０分間以下であることが好ましく、１５分間以上６０分間以下であることがより好ましく、３０分間以上６０分間以下であることが特に好ましい。焼成時間が短すぎる場合は、導体組成物インクの撥液剤が十分に移行することが困難であるため、導電性凸部３の撥液性を良好なものとすることが困難となる可能性があるからである。また、焼成時間が長すぎる場合は、導電性材料などが劣化して所望の導電性を示すことが困難となる可能性があるからである。また、生産性が低下する可能性があるからである。
（導電性凸部）
本工程により形成される導電性凸部３は、第１電極２２上に形成されるものである。導電性凸部３は、複数形成されていてもよい。また、導電性凸部３は、撥液性を有し、かつヴィアポストとして機能する。この導電性凸部３は、前記導電性材料および前記撥液剤を含み、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である導電体であることが必要である。また、この導電体においては、表面エネルギーおよび導電性の観点から、表面に前記導電性材料および前記撥液剤が露出していることが好ましい。
ここで、「導電性凸部が撥液性を有する」とは、導電性凸部３の表面と水との接触角が、第１電極２２の表面と水との接触角および基材２１の表面と水との接触角よりも大きいことをいう。
具体的には、導電性凸部３の表面と水との接触角と、第１電極２２の表面と水との接触角との差が、５°以上であることをいい、好ましくは２０°以上であることをいう。両者の接触角の差が小さいと、導電性凸部３が形成された配線部材２上に樹脂組成物を塗布した場合に濡れ性の差を利用して、樹脂組成物を弾くことが困難となる可能性があるからである。
また、上記接触角の差の上限値としては、導電性凸部３の材料、第１電極２２の材料などに応じて適宜決定され、特に限定されないが、例えば、１００°程度である。
また、導電性凸部３の表面と水との接触角と、基材２１の表面と水との接触角との差が、５°以上であることをいい、好ましくは２０°以上であることをいう。両者の接触角の差が小さいと、導電性凸部３が形成された配線部材２上に樹脂組成物を塗布した場合に濡れ性の差を利用して、樹脂組成物を弾くことが困難となる可能性があるからである。
また、上記接触角の差の上限値としては、導電性凸部３の材料、基材２１の材料などに応じて適宜決定され、特に限定されないが、例えば、１００°程度である。
導電性凸部３の形成位置については、通常は、上述した導体組成物インクの塗布位置と同様である。
また、導電性凸部３の撥液性としては、後述する絶縁層形成工程において用いられる樹脂組成物を弾くことにより、導電性凸部３がヴィアポストとして機能することができれば特に限定されない。導電性凸部３の表面と水との接触角としては、９０°以上であることが好ましく、１００°以上１２０°以下であることがより好ましい。上記接触角が小さすぎると、導電性凸部３上に塗布された樹脂組成物を弾くことが困難となり、ヴィアポストを形成することが困難となる可能性があるからである。
導電性凸部３の平面視形状としては、ヴィアポストを形成することができれば特に限定されず、例えば、円形状、楕円形状、四角形状、多角形状などが挙げられる。なかでも、導電性凸部３の平面視形状が、円形状、楕円形状であることが好ましい。
導電性凸部３の縦断面形状としては、図３（Ａ）に示すような半円形状、図３（Ｂ）に示すような半楕円形状、図示はしないが台形状、四角形状などが挙げられる。また、これらの形状は中央に平坦部または窪みを有していてもよい。なお、図３（Ｃ）においては、半楕円形状の中央に平坦部を有する形状を示している。
なお、図３は、本実施形態における導電性凸部３の縦断面形状について説明する説明図である。導電性凸部３の縦断面形状とは、基材２１に対して垂直方向の導電性凸部３の断面形状をいう。
導電性凸部３の大きさとしては、導電性凸部３を介して第１電極２２および後述する第２電極６を導通させることが可能なヴィアポストを形成することができれば特に限定されないが、例えば、１μｍ以上５０００μｍ以下であることが好ましく、５μｍ以上１０００μｍ以下であることがより好ましく、１０μｍ以上１００μｍ以下であることが特に好ましい。導電性凸部３が大きすぎる場合は、本実施形態により製造される積層配線部材１の高精細化、高集積化が困難となる可能性があるからである。また、導電性凸部３が小さすぎる場合は、導電性凸部３と後述する第２電極６とを良好に導通させることが困難となる可能性があるからである。
なお、「導電性凸部３の大きさ」とは、導電性凸部３の平面視形状の大きさをいい、例えば、平面視形状が円形状の場合は直径をいい、平面視形状が四角形状の場合は、一辺の幅をいう。また、平面視形状が長方形、楕円形などの短辺および長辺を有する形状の場合は短辺の幅をいう。また、平面視形状が多角形状の場合は、内接円の直径をいう。
具体的に導電性凸部３の大きさとは、図４においてｕで示される距離をいう。
導電性凸部３の高さとしては、後述する第２電極６と導通させることができれば特に限定されないが、１０ｎｍ以上１００００ｎｍ以下であることが好ましく、１００ｎｍ以上８０００ｎｍ以下であることがより好ましい。導電性凸部３の高さが高すぎる場合は、本実施形態により製造される積層配線部材１の第２電極６側表面の平坦性を良好なものとすることが困難となる可能性があるからであり、導電性凸部３の高さが低すぎる場合は、導電性凸部３が所望の導電性を示すことが困難となる可能性があるからである。
なお、「導電性凸部３の高さ」とは、導電性凸部３の縦断面形状において基材と垂直方向の距離が最大となる部分の値をいい、後述する図５においてｘで示される距離をいう。
導電性凸部３のアスペクト比（高さ／大きさ）としては、ヴィアポストを形成することができれば、特に限定されないが、０．００１以上１以下であることが好ましく、０．０１以上０．８以下であることがより好ましく、０．０１以上０．５以下であることが特に好ましい。導電性凸部３のアスペクト比が大きすぎる場合は、導電性凸部３自体を形成することが困難となる可能性や、導電性凸部３に破損などを生じやすくなる可能性があるからである。また、導電性凸部３のアスペクト比が小さすぎる場合は、導電性凸部３が十分な導電性、撥液性を示すことが困難となる可能性があるからである。
［第２工程：絶縁層形成工程］
絶縁層形成工程においては、図１（Ｃ）に示すように、導電性凸部３が形成された配線部材２上に樹脂組成物の塗膜４Ａを形成して、硬化させることにより、ヴィアポストとして機能する導電性凸部３を有する絶縁層４を形成する（図１（Ｄ）参照）。
（樹脂組成物）
本工程に用いられる樹脂組成物は、少なくとも樹脂を含有し、必要に応じて重合開始剤等その他の成分を含有する。ここで、樹脂とは、モノマーやオリゴマーの他、ポリマーを含む概念である。
樹脂としては、例えば、アクリレート系、エポキシ系、ポリエステル系などの電離放射線硬化性樹脂、アクリレート系、ウレタン系、エポキシ系、ポリシロキサン系などの熱硬化性樹脂が挙げられる。なお、電離放射線とは、分子を重合させて硬化させ得るエネルギーを有する電磁波または荷電粒子を意味し、例えば、すべての紫外線（ＵＶ−Ａ、ＵＶ−Ｂ、ＵＶ−Ｃ）、可視光線、ガンマー線、Ｘ線、電子線などが挙げられる。
このような樹脂としては、なかでも、熱硬化性樹脂であることが好ましい。熱硬化性樹脂を用いることにより、絶縁層４の絶縁性をより良好なものとすることができるからである。
また、本工程に用いられる樹脂組成物として、フッ素系樹脂組成物を用いても良い。フッ素系樹脂組成物とは、少なくともフッ素系樹脂を含有し、必要に応じて重合開始剤などのその他の成分を含有する。
フッ素系樹脂組成物を構成する樹脂としては、フッ素が添加されたポリイミド、フッ素が添加されたポリパラキシレン、ポリスチレン、サイトップ（登録商標）、テフロン（登録商標）、テフロン（登録商標）ＡＦ、フルオロポリアリールエーテルなどが挙げられる。また、代表的な例としては、サイトップ（旭硝子社製）が挙げられるが、これに限定されるものではない。
このような樹脂としては、なかでも、熱硬化性樹脂であることが好ましい。熱硬化性樹脂を用いることにより、絶縁層４の絶縁性をより良好なものとすることができるからである。
樹脂組成物は、通常、溶媒を含有するものである。樹脂組成物に含有される溶媒としては、導電性凸部３の撥液性、絶縁層４が形成される下地の濡れ性、粘度などに応じて適宜選択することができ、一般的な樹脂組成物に用いられるものと同様とすることができる。
また、樹脂組成物がフッ素系樹脂組成物である場合には、通常、フッ素系溶媒を含有するものである。ただし、フッ素系樹脂組成物をパッシベーション層として用いる場合には、下地の半導体層などの、溶剤への耐性が低い下地層に対して、ダメージを与えないフッ素系溶媒を選択する必要がある。
樹脂組成物は、さらに必要に応じて、重合開始剤、光増感剤、酸化防止剤、重合禁止剤、架橋剤、赤外線吸収剤、帯電防止剤、粘度調整剤、密着性向上剤などを含有することもできる。
樹脂組成物の粘度としては、所定の塗布性を有し、導電性凸部３の撥液性により弾くことが可能な程度であれば特に限定されない。具体的な樹脂組成物の粘度としては、２５℃において、１．０ｍＰａ・ｓ以上１００００ｍＰａ・ｓ以下であることが好ましく、５ｍＰａ・ｓ以上１０００ｍＰａ・ｓ以下であることがより好ましく、２０ｍＰａ・ｓ以上５００ｍＰａ・ｓ以下であることが特に好ましい。樹脂組成物の粘度が低すぎる場合は、樹脂組成物の塗膜４Ａを形成することが困難となり、樹脂組成物の粘度が高すぎる場合は表面の濡れ性の差の効果を得ることが困難になる可能性があるからである。
なお、粘度の測定方法については、粘度を精度良く測定できる方法であれば特に限定されるものではないが、例えば、レオメーター、Ｂ型粘度計、キャピラリー式粘度計などの粘度測定装置を用いる方法が挙げられる。また、粘度の測定方法としては、デジタル粘度計（東機産業株式会社 ＴＶ−３５）を用いることができる。
樹脂組成物の表面張力としては、所定の塗布性を有し、導電性凸部３の撥液性によって弾くことが可能な程度であれば特に限定されない。具体的な樹脂組成物の表面張力としては、２５℃において、５ｍＮ／ｍ以上７０ｍＮ／ｍ以下であることが好ましく、１０ｍＮ／ｍ以上５０ｍＮ／ｍ以下であることがより好ましい。樹脂組成物の表面張力が低すぎる場合、導電性凸部３上の樹脂組成物を弾きにくくなる傾向にあり、樹脂組成物の表面張力が高すぎる場合は、絶縁層４を形成することが困難となる可能性があるからである。
なお、表面張力の測定方法については、表面張力を精度良く測定できる方法であれば特に限定されるものではないが、例えば、Ｗｉｌｈｅｌｍｙ法（プレート法）、懸滴法（ペンダント・ドロップ法）、Ｙｏｕｎｇ−Ｌａｐｌａｃｅ法、ｄｕ Ｎｏｕｙ法などが挙げられる。また、表面張力の測定方法としては、高精度表面張力計（協和界面科学社 ＤＹ−７００）を用いることができる。
（絶縁層の形成方法）
本工程においては、絶縁層４は、上述した樹脂組成物を導電性凸部３が形成された配線部材２上に塗布することにより形成される。
塗布方法としては、所望の厚みを有する絶縁層４を形成することができれば特に限定されず、一般的な塗布法を用いることができる。具体的には、スリットコート法、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法などが挙げられる。本実施形態においては、なかでも、スピンコート法、およびスリットコート法を用いることが好ましい。絶縁層４の平坦性を良好なものとすることができるからである。
また、樹脂組成物の塗膜４Ａの厚みについては、ヴィアポストとして機能する導電性凸部３を有する絶縁層４を形成することができれば特に限定されず、導電性凸部３の高さよりも樹脂組成物の塗膜４Ａの厚みが大きくてもよく、同等であってもよく、小さくてもよい。
また、導電性凸部３の高さよりも樹脂組成物の塗膜４Ａの厚みが厚い場合、塗膜４Ａは導電性凸部３を覆うように形成されていてもよい。樹脂組成物の粘度および表面張力などを調整することにより、導電性凸部３上に塗布された樹脂組成物を時間経過とともに弾くようにすることができる。
樹脂組成物の塗膜４Ａの硬化方法としては、樹脂組成物の種類に応じて適宜選択される。また、一般的な硬化方法を用いることができるため、ここでの説明は省略する。
（絶縁層）
絶縁層４は、第１電極２２と後述する第２電極６とを絶縁するために形成されるものである。また、絶縁層４は、ヴィアポストとして機能する導電性凸部３を有する。
絶縁層４の厚みは、第１電極２２および後述する第２電極６を絶縁することができれば特に限定されない。なお、図５に示すように、導電性凸部３の高さをｘとし、第１電極２２上における絶縁層４の厚みをｙとした場合に、導電性凸部３の高さｘが、第１電極２２上における絶縁層４の厚みｙよりも大きいことが必要である。本実施形態においては、図５（Ａ）および図５（Ｂ）に示すように、導電性凸部３の高さｘが、第１電極２２上における絶縁層４の厚みｙよりも大きい。ヴィアポストとして機能する導電性凸部３上に後述する第２電極６をより確実に形成することができるため、第１電極２２および後述する第２電極６を良好に導通させることができるからである。
また、本実施形態により製造される積層配線部材１の第２電極６が形成された面をより平坦なものとすることができるため、積層配線部材１を他の構成と良好に積層させて配置させることができるからである。
「第１電極２２上における絶縁層４の厚み」とは、第１電極２２の表面からの絶縁層の厚さ方向の距離をいい、図５においてｙで示される距離をいう。
なお、図５は、本実施形態における絶縁層４について説明する説明図である。
導電性凸部３の高さｘは、第１電極２２上における絶縁層４の厚みｙに対して１倍を超え１０倍以下であることが好ましい。ｘおよびｙの比率を上記範囲内とすることにより、導電性凸部３および後述する第２電極６をより導通させやすくすることができるからである。
第１電極２２上における絶縁層４の厚みｙとしては、半導体層などの下地層を保護する役割を有していれば、特に限定されず、本実施形態により製造される積層配線部材１の用途に応じて適宜選択することができるが、０．１μｍ以上１０μｍ以下であることが好ましく、０．５μｍ以上５μｍ以下であることがより好ましい。絶縁層４の厚みが厚すぎると導電性凸部３をヴィアポストとして機能させることが困難となる可能性があるからである。また、絶縁層４の厚みが薄すぎると十分な保護性を示すことが困難となる可能性があるからである。
本工程により形成される絶縁層４は、ヴィアポストとして機能する導電性凸部３を有するものである。また、このような絶縁層４においては、導電性凸部３の一部が、絶縁層４から突出している。
また、本工程においては、少なくとも１層の絶縁層４を形成することができればよく、複数の絶縁層を形成してもよい。
［第３工程：第２電極形成工程］
第２電極形成工程においては、図１（Ｅ）に示すように、ヴィアポストとして機能する導電性凸部３と導通するように、絶縁層４上に第２電極６を形成する。この場合、絶縁層４から突出した導電性凸部３の少なくとも一部と、第２電極６とが接触し、導通する。
第２電極６に用いられる材料としては、所望の導電性を有していれば特に限定されず、上述した第１電極２２に用いられる材料から適宜選択することができる。
第２電極６は、通常、絶縁層４上にパターン状に形成される。第２電極６の平面視形状としては、本実施形態の製造方法により製造される積層配線部材１の種類に応じて適宜選択することができる。
第２電極６の形成方法については、上述した第１電極２２の形成方法と同様とすることができるため、ここでの説明は省略する。第２電極６の厚みについては、導電性凸部３および第１電極２２との間での導通を得ることができれば特に限定されない。絶縁層４の厚みと導電性凸部３の高さの差以下であると導通を得るのが困難となる場合があるからである。具体的には、３０ｎｍ以上５０００ｎｍ以下であることが好ましく、５０ｎｍ以上４０００ｎｍ以下であることがより好ましく、２００ｎｍ以上２０００ｎｍ以下であることが特に好ましい。
また、本工程においては、第２電極６の形成前に導電性凸部３に親水化処理を行なってもよい。親水化処理としては、導電性凸部３の導電性の低下を抑制することができ、導電性凸部３の表面と水との接触角を小さくすることができれば特に限定されない。例えば、水素プラズマを用いた親水化処理などが挙げられる。
［その他の工程］
本実施形態の積層配線部材の製造方法は、上述した各工程を有していれば特に限定されず、必要な構成を適宜選択して追加することができる。例えば、上述した配線部材２を形成する工程などが挙げられる。
［用途］
本実施形態の積層配線部材の製造方法は、ヴィアポストを介して２つの電極が導通する積層構造を有するデバイスの製造方法に適用できる。具体的には、例えば、半導体素子、タッチパネルセンサ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、有機エレクトロルミネッセンス素子、フレキシブルプリント基板（ＦＰＣ）などの製造方法に適用できる。
＜積層配線部材＞
本実施形態の積層配線部材１は、例えば、上述の積層配線部材の製造方法により製造できるものである。そして、本実施形態の積層配線部材１は、基材２１および基材２１上に形成された第１電極２２を有する配線部材２と、導電性材料および撥液剤を含み、第１電極２２上にパターン状に形成され、第１電極２２と導通し、ヴィアポストとして機能する導電性凸部３と、樹脂組成物からなり、導電性凸部３を有する絶縁層４と、導電性凸部３と導通し、絶縁層４上に形成された第２電極６と、を備えるものである。
本実施形態の積層配線部材１は、液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタなどの電子機器に使用できる。
＜半導体素子の製造方法＞
次に、本実施形態の半導体素子の製造方法を図面に基づいて説明する。
なお、本実施形態の半導体素子の製造方法における工程の一部は、上述した本実施形態の積層配線部材の製造方法と同様であるから、その詳細な説明の一部は省略または簡略化する。
また、以下の説明において、「半導体トランジスタ」とは、ソース電極、ドレイン電極、半導体層、およびゲート電極を有する構成を指す。
本実施形態の積層配線部材の製造方法は、以下説明する第１工程（導電性凸部形成工程）と、第２工程（絶縁層形成工程）と、第３工程（電極形成工程）と、を備える方法である。
図６は、本実施形態の半導体素子の製造方法を示す工程図である。
図６（Ａ）〜図６（Ｄ）においては、ボトムゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。本実施形態の半導体素子の製造方法においては、まず図６（Ａ）に示すように、基材３１、基材３１上に形成されたゲート電極３２、ゲート電極３２を覆うように形成されたゲート絶縁層３３、ゲート絶縁層３３上に形成されたソース電極３４およびドレイン電極３５、並びにソース電極３４およびドレイン電極３５の間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクをドレイン電極３５上にパターン状に塗布して焼成することにより、図６（Ｂ）に示すように、ドレイン電極３５と導通し撥液性を有する導電性凸部３を形成する（導電性凸部形成工程）。次に、図示はしないが、ソース電極３４、ドレイン電極３５および半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図６（Ｃ）に示すように、ヴィアポストとして機能する導電性凸部３を有する絶縁層４としてパッシベーション層３７を形成する（絶縁層形成工程）。次に、図６（Ｄ）に示すように、ヴィアポストとして機能する導電性凸部３と導通するように、パッシベーション層３７上に外部入出力電極３８を形成する（電極形成工程）。以上の工程により、半導体素子３０を製造することができる。
また、図７は、本実施形態の半導体素子の製造方法の他の例を示す工程図である。また、図７（Ａ）〜図７（Ｃ）においては、ボトムゲートトップコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。この実施形態における第２工程（絶縁層形成工程）においては、２層以上の絶縁層を形成してもよく、例えば絶縁層として、図７（Ａ）に示すように、ソース電極３４、ドレイン電極３５および半導体層３６を覆うように樹脂組成物を塗布してパッシベーション層３７を形成した後、図７（Ｂ）に示すように、パッシベーション層３７上に遮光性樹脂組成物の塗膜を形成して硬化させることにより遮光層３９を形成してもよい。また、この場合、樹脂組成物および遮光性樹脂組成物の物性を調整することにより、ドレイン電極３５上に形成された導電性凸部３を用いて、パッシベーション層３７および遮光層３９を貫通するヴィアポストとして機能する導電性凸部３を形成することができる。
なお、図７（Ｃ）については、遮光層３９上に外部入出力電極３８を形成する工程を示している。
図７（Ａ）〜図７（Ｃ）において説明していない符号については、図６（Ａ）〜図６（Ｄ）において説明した内容と同様とすることができるため、ここでの説明は省略する。
図８は、本実施形態の半導体素子の製造方法の他の例を示す工程図である。また、図８（Ａ）〜図８（Ｅ）においては、トップゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する例について説明する。この実施形態の半導体素子の製造方法においては、まず図８（Ａ）に示すように、基材３１、基材３１上に形成されたソース電極３４およびドレイン電極３５ａ、並びにソース電極３４およびドレイン電極３５ａの間のチャネル領域に形成された半導体層３６を有する配線部材２を準備する。次に、導電性材料、撥液剤および溶媒を含む導体組成物インクをドレイン電極３５ａ上にパターン状に塗布して焼成することにより、図８（Ｂ）に示すように、ドレイン電極３５ａと導通し撥液性を有する導電性凸部３ａを形成する（導電性凸部形成工程）。次に図示はしないが、ソース電極３４、ドレイン電極３５ａおよび半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、図８（Ｃ）に示すように、ヴィアポストとして機能する導電性凸部３ａを有する絶縁層としてゲート絶縁層３３を形成する（絶縁層形成工程）。次に、図８（Ｄ）に示すように、ゲート絶縁層３３上にゲート電極３２を形成する。また、このときゲート電極３２と同時にヴィアポストとして機能する導電性凸部３ａと導通するように、ゲート絶縁層３３上に中間電極３５ｂを形成する（電極形成工程）。また、この実施形態においては、必要に応じて、中間電極３５ｂの形成後に再度、導体組成物インクを中間電極３５ｂ上にパターン状に塗布して焼成することにより、図８（Ｅ）に示すように、中間電極３５ｂと導通し撥液性を有する導電性凸部３ｂを形成する（導電性凸部形成工程）。その後、ゲート電極３２および中間電極３５ｂを覆うように樹脂組成物を塗布して硬化させることにより、ヴィアポストとして機能する導電性凸部３ｂを有するパッシベーション層３７を形成する（絶縁層形成工程）。次に、ヴィアポストとして機能する導電性凸部３ｂと導通するように、パッシベーション層３７上に外部入出力電極３８を形成する（電極形成工程）。以上の工程により、半導体素子３０を製造することができる。
本実施形態において図９に示すように、トップゲート型の半導体トランジスタを有する半導体素子３０を製造する場合は、絶縁層としてゲート絶縁層３３およびパッシベーション層３７を積層して形成してもよい。なお、絶縁層形成工程を含む複数の絶縁層を形成する工程については、上述した図７において説明した内容と同様とすることができるため、ここでの説明は省略する。
なお、図９は、本実施形態により製造される半導体素子の一例を示す概略断面図であり、トップゲートトップコンタクト型の半導体トランジスタを有する半導体素子の例を示している。
本実施形態によれば、撥液性を有する導電性凸部３を形成する導電性凸部形成工程および絶縁層４を形成する絶縁層形成工程を備えることにより、ヴィアポストを有する絶縁層を簡単な方法で形成することができる。
［第１工程：導電性凸部形成工程］
導電性凸部形成工程においては、基材３１、基材３１上（または基材３１上に形成されたゲート絶縁層３３上）に形成されたソース電極３４およびドレイン電極３５、並びにソース電極３４およびドレイン電極３５の間のチャネル領域に形成された半導体層３６を有する配線部材２を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクをドレイン電極３５上にパターン状に塗布して焼成することにより、ドレイン電極３５と導通し、撥液性を有し、かつヴィアポストとして機能する導電性凸部３を形成する。
（配線部材）
配線部材２は、半導体トランジスタの構造によっても異なるが、例えば図６（Ａ）に示すようにボトムゲートボトムコンタクト型の半導体トランジスタを有する半導体素子を製造する場合、基材３１と、ゲート電極３２と、ゲート絶縁層３３と、ソース電極３４およびドレイン電極３５と、半導体層３６とを有するものである。以下、各構成について説明する。なお、基材３１については、上述した積層配線部材の製造方法で用いるものと同様とすることができるため、ここでの説明は省略する。
ソース電極３４およびドレイン電極３５は、ソース電極３４およびドレイン電極３５の間に所望のチャネル領域を有するように形成されるものである。
ソース電極３４およびドレイン電極３５は、基材３１上に直接形成されてもよく、後述するようにゲート絶縁層３３上に形成されてもよい。
ソース電極３４およびドレイン電極３５の間のチャネル領域の大きさは、半導体素子の用途などに応じて適宜選択されるものであり、特に限定されるものではない。
チャネル長さとしては、チャネル領域内に半導体層を形成可能な程度であれば特に限定されないが、１μｍ以上１００μｍ以下であることが好ましく、３μｍ以上５０μｍ以下であることがより好ましく、５μｍ以上１０μｍ以下であることが特に好ましい。チャネル長さとは、ソース電極３４およびドレイン電極３５の間の距離をいう。
ソース電極３４およびドレイン電極３５の材料としては、上述した積層配線部材の製造方法における第１電極の材料から適宜選択して用いることができる。また、ソース電極３４およびドレイン電極３５の厚みおよび形成方法については、上述した積層配線部材の製造方法における第１電極と同様とすることができるため、ここでの説明は省略する。
半導体層３６は、ソース電極３４およびドレイン電極３５の間のチャネル領域を含む領域に形成されるものである。また、半導体層３６は、半導体トランジスタに半導体特性を付与するものである。
半導体層３６の形成位置は、半導体トランジスタの構造に応じて適宜選択され、通常、図８（Ａ）および図９に示すように基材３１上、または、図６（Ａ）および図７（Ａ）に示すようにゲート絶縁層３３上に形成される。また、図６（Ａ）および図８（Ａ）に示すように、ソース電極３４およびドレイン電極３５，３５ａ上に半導体層３６が形成されてもよく、図７（Ａ）および図９に示すように、半導体層３６上にソース電極３４およびドレイン電極３５が形成されてもよい。
半導体層３６は、ソース電極３４およびドレイン電極３５の間のチャネル領域に形成されていれば特に限定されず、具体的なパターン形状などについては、公知の半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
半導体層３６としては、有機半導体層であってもよく、無機半導体層であってもよい。
有機半導体層の材料、厚みおよび形成方法については、一般的な有機半導体層に用いられるものと同様とすることができる。また、無機半導体層の材料、厚み、形成方法については、一般的な無機半導体層に用いられるものと同様とすることができる。
本実施形態により製造される半導体素子３０が、ボトムゲート型の半導体トランジスタを有する場合、配線部材２の基材３１とソース電極３４およびドレイン電極３５の間には、通常、ゲート電極３２およびゲート絶縁層３３が形成される。
ゲート電極３２は、通常、図６（Ａ）および図７（Ａ）に示すように、基材３１上に形成されるものである。
ゲート電極３２の材料としては、上述した積層配線部材の製造方法における第１電極の材料から適宜選択して用いることができる。また、ゲート電極３２の厚みおよび形成方法については、上述した積層配線部材の製造方法における第１電極の厚みおよび形成方法と同様とすることができるため、ここでの説明は省略する。
ゲート絶縁層３３は、ゲート電極とソース電極およびドレイン電極とを絶縁するように形成されるものであり、通常、図６（Ａ）および図７（Ａ）に示すようにゲート電極３２上に形成される。
ゲート絶縁層３３を構成する材料、厚みおよび形成方法については、上述した積層配線部材の製造方法における配線部材用絶縁層と同様とすることができるため、ここでの説明は省略する。
（導体組成物インク）
導体組成物インク、その塗布方法および焼成方法、並びに導電性凸部については、上述した積層配線部材の製造方法におけるものと同様とすることができるため、ここでの説明は省略する。
［第２工程：絶縁層形成工程］
絶縁層形成工程においては、ソース電極３４、ドレイン電極３５および半導体層３６を覆うように樹脂組成物の塗膜を形成して硬化させることにより、ヴィアポストとして機能する導電性凸部３を有する絶縁層（パッシベーション層３７など）を形成する。
絶縁層形成工程については、上述した積層配線部材の製造方法における絶縁層形成工程と同様とすることができるため、ここでの説明は省略する。
本工程により形成される絶縁層としては、半導体トランジスタの構造に応じて適宜選択される。例えば、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有する場合は、絶縁層としては、少なくともゲート絶縁層３３が形成される。
一方、本実施形態により製造される半導体素子３０がボトムゲート型の半導体トランジスタを有する場合は、絶縁層としては、パッシベーション層３７および遮光層３９の少なくともいずれかが形成される。
パッシベーション層３７は、空気中に存在する水分や酸素の作用により半導体層が劣化するのを防止するために設けられるものである。また、低分子有機半導体を用いた場合には特に溶剤への耐性の低さが問題となるが、パッシベーション層３７により上部層形成時の溶剤から保護する役割も担っている。
遮光層３９は、上述した半導体層３６が有機半導体材料を含む場合、有機半導体層への光照射を防ぐために設けられるものである。遮光層３９が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
絶縁層として遮光層３９を形成する場合、樹脂組成物には遮光性材料が含有される。遮光性材料については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
本工程においては、ゲート絶縁層３３、パッシベーション層３７および遮光層３９の少なくとも１層を形成することができればよく、２層以上を積層して形成してもよい。また、ゲート絶縁層３３、パッシベーション層３７および遮光層３９のそれぞれを、複数の層からなるように形成してもよい。
なお、各層の厚みと導電性凸部の高さとの関係などについては、上述した積層配線部材の製造方法における絶縁層の厚みと導電性凸部の高さとの関係などと同様とすることができるため、ここでの説明は省略する。
［第３工程：電極形成工程］
電極形成工程においては、ヴィアポストとして機能する導電性凸部３と導通するように、絶縁層（パッシベーション層３７、ゲート絶縁層３３など）上に中間電極３５ｂまたは外部入出力電極３８を形成する。
本工程により形成される電極については、半導体トランジスタの構造に応じて適宜選択される。例えば、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有する場合は、図８（Ｄ）に示すように、ゲート電極３２とともに中間電極３５ｂを形成する場合がある。中間電極３５ｂは、ドレイン電極３５ａと外部入出力電極３８とを接続するために用いられるものである。また、パッシベーション層３７上に外部入出力電極３８を形成してもよい。
一方、本実施形態により製造される半導体素子３０がボトムゲート型の半導体トランジスタを有する場合は、パッシベーション層３７上に外部入出力電極３８を形成する。
電極形成工程については、上述した積層配線部材の製造方法における第２電極形成工程と同様とすることができるため、ここでの説明は省略する。
本工程により形成される外部入出力電極３８としては、一般的な半導体素子に用いられるものと同様とすることができる。例えば、本実施形態の半導体素子３０を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、本実施形態の半導体素子３０を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
外部入出力電極３８および中間電極３５ｂの平面視形状については、本実施形態により製造される半導体素子３０の用途に応じて適宜選択することができる。
［その他の工程］
本実施形態の半導体素子の製造方法は、上述した各工程を有していれば特に限定されず、必要な工程を適宜選択して追加することができる。
また、本実施形態により製造される半導体素子３０がトップゲート型の半導体トランジスタを有し、かつ中間電極３５ｂを有する場合は、通常、中間電極３５ｂ上にパッシベーション層３７を形成する工程、およびパッシベーション層３７上に外部入出力電極３８を形成する工程が行われる。この際、図８に示すように、ヴィアポストとして機能する導電性凸部３ｂを有するパッシベーション層３７を形成してもよい。
［半導体素子の構造］
本実施形態により製造される半導体素子３０が有する半導体トランジスタとしては、ボトムゲートトップコンタクト型、ボトムゲートボトムゲート型、トップゲートトップコンタクト型、またはトップゲートボトムコンタクト型のいずれの形態であってもよい。
［用途］
本実施形態により製造される半導体素子３０は、例えば、ＴＦＴ方式を用いる表示装置のＴＦＴアレイ基材として用いることができる。このような表示装置としては、例えば、液晶表示装置、電気泳動表示装置、有機ＥＬ表示装置などが挙げられる。また、半導体素子は、温度センサーや圧力センサーなどに用いることもできる。
＜半導体素子＞
本実施形態の半導体素子３０は、例えば、上述の半導体素子の製造方法により製造できるものである。そして、本実施形態の半導体素子３０は、基材３１、基材３１に形成されたソース電極３４およびドレイン電極３５，３５ａ、並びにソース電極３４およびドレイン電極３５，３５ａの間のチャネル領域に形成された半導体層３６を有する配線部材２と、導電性材料および撥液剤を含み、ドレイン電極３５，３５ａ上にパターン状に形成され、ドレイン電極３５，３５ａと導通し、ヴィアポストとして機能する導電性凸部３，３ａと、樹脂組成物からなり、導電性凸部３，３ａを有する絶縁層（パッシベーション層３７など）と、導電性凸部３，３ａと導通し、絶縁層（パッシベーション層３７など）上に形成された中間電極３５ｂまたは外部入出力電極３８と、を備えるものである。
本実施形態の半導体素子３０は、液晶ディスプレイ、テレビ、カーナビゲーション、携帯電話、ゲーム機、デジタルカメラ、パーソナルコンピュータ、プリンタなどの電子機器に使用できる。
＜実施形態の変形＞
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれるものである。
例えば、前記実施形態の積層配線部材の製造方法では、第１電極と第２電極との導通を図り、２層の配線電極を有する積層配線部材を製造したが、これに限定されない。３層以上の配線電極であっても、前記実施形態の積層配線部材の製造方法を適用できる。
次に、本発明を実施例および比較例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
［実施例１］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面にスピンコート法により、導体組成物インク（銀ナノコロイド（平均粒子径：４０ｎｍ）と２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオールと溶媒（水とエチレングリコールと1,3-プロパンジオールとグリセリンの混合溶媒）を、質量比３９．７：０．８：５９．５の割合で混ぜたもの）を成膜し、１８０℃３０分間焼成し固化膜を形成した。その固化膜の表面エネルギーを測定したところ、４８．３ｍＮ／ｍとなった。
［実施例２］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面に真空蒸着法で金の薄膜を成膜した。金の薄膜の厚みを段差計（ＫＬＡ−Ｔｅｎｃｏｒ Ｐ−１５）で測定した結果５０ｎｍであった。
上述の金電極上に、実施例１で用いた導体組成物インクを、インクジェット印刷法により同位置に繰り返し吐出し、１８０℃で３０分間焼成することにより、撥液性を有する導電性凸部を形成した。この導電性凸部は、直径３０μｍの径で、高さ５．５μｍであった。
樹脂組成物の調製のために、Ｐｏｌｙ（ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）（ＰＭＭＡ、シグマアルドリッチ４４５７４６）を、１−Ｍｅｔｈｏｘｙ−２−ｐｒｏｐｙｌ ａｃｅｔａｔｅ（関東化学）に５質量％で溶解させた。この樹脂組成物の表面張力を高精度表面張力計（協和界面科学社 ＤＹ−７００）で測定すると２５℃において２９．４ｍＮ／ｍであった。また、上記樹脂組成物の粘度をデジタル粘度計（英弘精機株式会社
ＤＶ−Ｅ）で測定した結果、２５℃において１１３ｍＰａ・ｓであった。
導電性凸部を形成した上記基材の表面に上述の樹脂組成物をアプリケーター（ＰＩ−１２１０自動塗工装置）を用いて塗布した後、１３０℃のホットプレート（アズワン ＥＣ−１２００ＮＰ）上で５分乾燥させ、ＰＭＭＡによる絶縁層を形成した。絶縁層表面を顕微鏡（オリンパス社 ＭＸ６１）で観察すると、上述の導電性凸部上の絶縁層は開孔を示していた。
また、上述した金電極と直交するように、真空蒸着法で金の薄膜を５０ｎｍの厚さで成膜した。そして、下部の金電極と、上部の金電極の電気的接続を確認したところ、導通を確認できた。
以上より、導電性凸部により絶縁層が貫かれ、開孔しており、導電性凸部がヴィアポストとして機能することが確認された。
［実施例３］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面にスピンコート法により、導体組成物インク（銀ナノコロイド（平均粒子径：４０ｎｍ）と２，３，５，６−テトラフルオロ−４−（トリフルオロメチル）ベンゼンチオールと溶媒（水とエチレングリコールと1,3-プロパンジオールとグリセリンの混合溶媒）を、質量比３９．４：１．５：５９．１の割合で混ぜたもの）を成膜し、１８０℃３０分間焼成し固化膜を形成した。その固化膜の表面エネルギーを測定したところ、４３．８ｍＮ／ｍとなった。
［実施例４］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面に真空蒸着法で５０ｎｍの金の薄膜を成膜した。上述の金電極上に、実施例３で用いた導体組成物インクを、インクジェット印刷法により繰り返し吐出し、１８０℃で３０分間焼成することにより、撥液性を有する導電性凸部を形成した。この導電性凸部は、直径２６μｍの径で、高さ５μｍであった。
フッ素系樹脂組成物として、サイトップ（ＣＴＬ−８０９Ｍ、旭硝子社製）を用いた。サイトップの表面張力を高精度表面張力計で測定すると２５℃において１９ｍＮ／ｍであった。また、上記フッ素系樹脂組成物の粘度をデジタル粘度計（東機産業株式会社 ＴＶ−３５）で測定した結果、２５℃において３１１ｍＰａ・ｓであった。なお、サイトップは、フッ素系溶媒にて適宜希釈を行ってもよい。
導電性凸部を形成した上記基材の表面に上述のフッ素系樹脂組成物をスピンコーター（ＭＳ−Ａ１５ ミカサ株式会社）を用いて５００ｒｐｍで５秒回転させ、続けて４０００ｒｐｍで３０秒回転させ塗布した後、１８０℃のホットプレート上で３０分乾燥させ、サイトップによるフッ素系絶縁層を形成した。フッ素系絶縁層表面を顕微鏡で観察すると、上述の導電性凸部を中心にフッ素系絶縁層は直径１２．５μｍの開孔を示しており、導電性凸部の表面は露出していた。フッ素系絶縁層の膜厚を段差計で測定した結果４００ｎｍであった。また導電性凸部を含む領域を同じく段差計で測定すると、導電性凸部の表面はフッ素系絶縁層の表面から４．６μｍ上方に位置しており、双方の高さに応じた段差が形成されていた。
また、上述した金電極と直交するように、真空蒸着法で金の薄膜を５０ｎｍの厚さで成膜した。そして、下部の金電極と、上部の金電極の電気的接続を確認したところ、導通を確認できた。
以上より、導電性凸部によりフッ素系絶縁層が貫かれ、開孔しており、導電性凸部がヴィアポストとして機能することが確認された。
［比較例１］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面にスピンコート法により、市販の銀ナノインク（シグマアルドリッチ７３６４６５−１００Ｇ）を成膜し、１８０℃３０分間焼成し固化膜を形成した。その固化膜の表面エネルギーを測定したところ、９０．９ｍＮ／ｍとなった。
［比較例２］
基材として、ガラス（Ｃｏｒｎｉｎｇ社製のＥａｇｌｅ ＸＧ、大きさ：４０ｍｍ×４０ｍｍ、厚み：０．７ｍｍ）を準備した。上記基材の表面に真空蒸着法で金の薄膜を成膜した。金の薄膜の厚みを段差計で測定した結果５０ｎｍであった。上述の金電極上に、インクジェット印刷法により、市販の銀ナノインク（シグマアルドリッチ７３６４６５−１００Ｇ）を印刷し、１８０℃で３０分間焼成することにより、導電性凸部を形成した。この導電性凸部は、直径５０μｍの径で、高さ５２０ｎｍであった。
上記基材の表面に実施例１と同様にしてサイトップによるフッ素系絶縁層を形成した。顕微鏡観察と段差測定による評価を行ったが導電性凸部の表面はフッ素系絶縁層で被覆されており開孔は確認されなかった。
［実施例５］
以下の手順でトップゲートボトムコンタクト型の有機薄膜トランジスタを作製した。
基材として、実施例１のガラスを準備した。上記基材の表面にソース電極およびドレイン電極のパターンで開孔を持つメタルマスクを固定し、真空蒸着法で金の薄膜を成膜した。金の薄膜の厚みを実施例１と同じく測定すると１００ｎｍであった。このソース電極およびドレイン電極上にインクジェット印刷法によりＲｅｇｉｏｒｅｇｕｌａｒ ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ−２，５−ｄｉｙｌ）（Ｐ３ＨＴ、シグマアルドリッチ６９８９８９）をＤｅｃａｈｙｄｒｏｎａｐｈｔｈａｌｅｎｅ（和光純薬工業）に１ｗｔ％で溶解させた有機半導体インクを塗布し、１５０℃のホットプレート上で１０分間乾燥させた。
上述のソース電極およびドレイン電極においてトランジスタの動作には関わらない箇所に実施例４と同様にして撥液性を有する導電性凸部を形成した。次いで実施例４と同様にしてサイトップを塗布、乾燥することで厚み０．４μｍのゲート絶縁層を形成した。ゲート絶縁層の表面には撥液性を有する導電性凸部の効果によってヴィアポストが形成されていることを顕微鏡観察から確認した。ソース電極およびドレイン電極それぞれに形成されたヴィアポストに重なる引き出し線のパターンの開孔を持つメタルマスクを基材に固定し、真空蒸着法で金を１００ｎｍ蒸着し、ゲート絶縁層の下方にあるソース電極およびドレイン電極からの引き出し線を基材上に形成した。
上述の基材の表面にゲート電極パターンの開孔を持つメタルマスクを固定し、真空蒸着法でアルミニウムを２００ｎｍ蒸着し、トップゲートボトムコンタクト型の有機薄膜トランジスタを作製した。
ヴィアポストを経由してソース電極およびドレイン電極に接続させた引き出し線に、それぞれ測定用のプローブを接触させ、半導体パラメーターアナライザー（アジレント社Ｂ１５００Ａ）を用いてトランジスタ特性を測定した。作製したトランジスタはソース電極およびドレイン電極間の電位差に応じて電流値が増大し、ゲート電圧がそれを制御可能な正常の動作を示した。
以上より、導電性凸部によりフッ素系絶縁層が貫かれ、開孔しており、層間導通が図れることが確認された。つまり、フッ素系絶縁層のヴィアポストを簡単な方法で形成することが可能であることが確認された。
１…積層配線部材
２…配線部材
２１…基材
２２…第１電極
３，３ａ，３ｂ…導電性凸部
４…絶縁層
４Ａ…樹脂組成物の塗膜
６…第２電極
３０…半導体素子
３１…基材
３２…ゲート電極
３３…ゲート絶縁層
３４…ソース電極
３５，３５ａ…ドレイン電極
３５ｂ…中間電極
３６…半導体層
３７…パッシベーション層
３８…外部入出力電極

Claims (21)

  1. 基材および前記基材上に形成された第１電極を有する配線部材と、
    導電性材料および撥液剤を含み、前記第１電極上に形成され、前記第１電極と導通し、ヴィアポストとして機能する、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有化合物であり、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である導電体からなる導電性凸部と、
    樹脂組成物からなり、前記導電性凸部を有する絶縁層と、
    前記導電性凸部と導通し、前記絶縁層上に形成された第２電極と、を備え、
    前記導電性凸部の高さが前記絶縁層の厚みよりも大きく、前記絶縁層から突出した前記導電性凸部の少なくとも一部が前記第２電極と導通している
    ことを特徴とする積層配線部材。
  2. 請求項１に記載の積層配線部材において、
    前記フッ素含有化合物が、フッ素含有チオール化合物である
    ことを特徴とする積層配線部材。
  3. 請求項１または請求項２に記載の積層配線部材において、
    前記導電体の表面に導電性材料および撥液剤が露出した
    ことを特徴とする積層配線部材。
  4. 請求項１から請求項３までのいずれか１項に記載の積層配線部材において、
    前記導電性凸部が、複数形成されている
    ことを特徴とする積層配線部材。
  5. 請求項１から請求項４までのいずれか１項に記載の積層配線部材において、
    前記導電性凸部の縦断面形状が、半円形状、半楕円形状、四角形状、中央に平坦部もしくは窪みを有している半円形状、中央に平坦部もしくは窪みを有している半楕円形状、および、中央に平坦部もしくは窪みを有している四角形状からなる群から選択される少なくとも１種である
    ことを特徴とする積層配線部材。
  6. 請求項１から請求項５までのいずれか１項に記載の積層配線部材において、
    前記樹脂組成物がフッ素系樹脂組成物である
    ことを特徴とする積層配線部材。
  7. 請求項１から請求項６までのいずれか１項に記載の積層配線部材において、
    前記導電性凸部の高さが、前記第１電極上における前記絶縁層の厚みに対して１倍を超え１０倍以下である
    ことを特徴とする積層配線部材。
  8. 請求項１から請求項７までのいずれか１項に記載の積層配線部材において、
    前記導電性凸部の大きさが、１０μｍ以上１００μｍ以下である
    ことを特徴とする積層配線部材。
  9. 請求項１から請求項８までのいずれか１項に記載の積層配線部材において、
    前記導電性凸部のアスペクト比（高さ／大きさ）が、０．０１以上０．５以下である
    ことを特徴とする積層配線部材。
  10. 基材および前記基材上に形成された第１電極を有する配線部材を準備し、導電性材料、撥液剤および溶媒を含む導体組成物インクを前記第１電極上に塗布して焼成することにより、前記第１電極と導通し、撥液性を有し、かつヴィアポストとして機能する、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有化合物であり、表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である導電体からなる導電性凸部を形成する第１工程と、
    前記導電性凸部が形成された前記配線部材上に樹脂組成物の塗膜を形成して硬化させることにより、前記導電性凸部を有する絶縁層を、前記導電性凸部の高さが前記絶縁層の厚みよりも大きくなるように、形成する第２工程と、
    前記絶縁層から突出した前記導電性凸部の少なくとも一部と導通するように、前記絶縁層上に第２電極を形成する第３工程と、を備える
    ことを特徴とする積層配線部材の製造方法。
  11. 請求項１０に記載の積層配線部材の製造方法において、
    前記フッ素含有化合物が、フッ素含有チオール化合物である
    ことを特徴とする積層配線部材の製造方法。
  12. 請求項１０または請求項１１に記載の積層配線部材の製造方法において、
    前記第１工程における前記導体組成物インクの焼成温度は、１２０℃以上２００℃以下である
    ことを特徴とする積層配線部材の製造方法。
  13. 請求項１０から請求項１２までのいずれか１項に記載の積層配線部材の製造方法において、
    前記樹脂組成物がフッ素系樹脂組成物である
    ことを特徴とする積層配線部材の製造方法。
  14. 請求項１０から請求項１３までのいずれか１項に記載の積層配線部材の製造方法において、
    前記第２工程では、前記導電性凸部の高さが、前記第１電極上における前記絶縁層の厚みに対して１倍を超え１０倍以下となるように、前記絶縁層を形成する
    ことを特徴とする積層配線部材の製造方法。
  15. 請求項１０から請求項１４までのいずれか１項に記載の積層配線部材の製造方法において、
    前記第１工程では、前記導電性凸部の大きさが、１０μｍ以上１００μｍ以下となるように、前記導電性凸部を形成する
    ことを特徴とする積層配線部材の製造方法。
  16. 請求項１０から請求項１５までのいずれか１項に記載の積層配線部材の製造方法において、
    前記第１工程では、前記導電性凸部のアスペクト比（高さ／大きさ）が、０．０１以上０．５以下となるように、前記導電性凸部を形成する
    ことを特徴とする積層配線部材の製造方法。
  17. 請求項１０から請求項１６までのいずれか１項に記載の積層配線部材の製造方法において、前記樹脂組成物の粘度が、２５℃において、２０ｍＰａ・ｓ以上５００ｍＰａ・ｓ以下であることを特徴とする積層配線部材の製造方法。
  18. 請求項１０から請求項１７までのいずれか１項に記載の積層配線部材の製造方法において、前記樹脂組成物の表面張力が、２０ｍＮ／ｍ以上５０ｍＮ／ｍ以下である
    ことを特徴とする積層配線部材の製造方法。
  19. 請求項１０から請求項１８までのいずれか１項に記載の積層配線部材の製造方法に用いる導体組成物インクであって、
    導電性材料、撥液剤および溶媒を含み、前記導電性材料が金属粒子であり、前記撥液剤が自己組織化単分子膜を形成するフッ素含有チオール化合物であり、１８０℃で３０分間加熱して得られる固化膜の表面エネルギーが３０ｍＮ／ｍより大きく８０ｍＮ／ｍ以下である
    ことを特徴とする導体組成物インク。
  20. 請求項１から請求項９までのいずれか１項に記載の積層配線部材を備える半導体素子であって、
    前記第１電極がソース電極、ドレイン電極または中間電極であり、前記第２電極がゲート電極、中間電極または外部入出力電極であることを特徴とする半導体素子。
  21. 請求項１から請求項９までのいずれか１項に記載の積層配線部材を備えることを特徴とする電子機器。
JP2015247807A 2014-12-19 2015-12-18 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 Active JP6491086B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014257542 2014-12-19
JP2014257542 2014-12-19

Publications (2)

Publication Number Publication Date
JP2016119474A true JP2016119474A (ja) 2016-06-30
JP6491086B2 JP6491086B2 (ja) 2019-03-27

Family

ID=56126743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247807A Active JP6491086B2 (ja) 2014-12-19 2015-12-18 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法

Country Status (6)

Country Link
US (1) US10026624B2 (ja)
JP (1) JP6491086B2 (ja)
KR (1) KR20170097026A (ja)
CN (1) CN107004637B (ja)
TW (1) TWI658536B (ja)
WO (1) WO2016098860A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140115A1 (ja) * 2022-01-24 2023-07-27 東京応化工業株式会社 導電体表面用撥水剤、導電体表面の撥水化方法、導電体表面を有する領域を選択的に撥水化する方法、表面処理方法、及び基板表面の領域選択的製膜方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10717889B2 (en) * 2014-06-24 2020-07-21 Idemitsu Kosan Co., Ltd. Conductor composition ink, conductor, laminate, laminated wiring board and electronic equipment
CN106708319B (zh) * 2016-12-23 2019-12-20 上海天马微电子有限公司 一种触摸传感器及其制作方法、触摸显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP2006245238A (ja) 2005-03-02 2006-09-14 Canon Inc スルーホールの形成方法および電子回路の製造方法
JP5073194B2 (ja) 2005-03-14 2012-11-14 株式会社リコー フラットパネルディスプレイおよびその作製方法
JP5145687B2 (ja) 2006-10-25 2013-02-20 ソニー株式会社 デバイスの製造方法
JP2009010276A (ja) 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
KR100887391B1 (ko) 2007-08-31 2009-03-06 삼성전기주식회사 인쇄회로기판의 제조방법
GB0810039D0 (en) * 2008-06-03 2008-07-09 Univ Belfast Shape-formed product with tailored wettability
JP5330814B2 (ja) * 2008-11-26 2013-10-30 花王株式会社 インクジェット記録用水系インク
JP2011134879A (ja) 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
KR20110098476A (ko) 2010-02-26 2011-09-01 삼성에스디아이 주식회사 소액체성막 형성제, 소액체성막 형성방법, 이를 이용한 미세배선 형성방법 및 이를 포함하는 인쇄회로기판
KR20110111174A (ko) * 2010-04-02 2011-10-10 주식회사 오이티 콜로이드 입자층의 전사 방법
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP2013120624A (ja) 2011-12-06 2013-06-17 Ricoh Co Ltd 導電性ペーストおよび導電性薄膜
JP2014106368A (ja) * 2012-11-27 2014-06-09 Fujifilm Corp エレクトロウェッティング表示用染料組成物及びエレクトロウェッティング表示装置
US10717889B2 (en) * 2014-06-24 2020-07-21 Idemitsu Kosan Co., Ltd. Conductor composition ink, conductor, laminate, laminated wiring board and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
WO2010010609A1 (ja) * 2008-07-22 2010-01-28 パイオニア株式会社 コンタクトホールの形成方法、及び回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140115A1 (ja) * 2022-01-24 2023-07-27 東京応化工業株式会社 導電体表面用撥水剤、導電体表面の撥水化方法、導電体表面を有する領域を選択的に撥水化する方法、表面処理方法、及び基板表面の領域選択的製膜方法

Also Published As

Publication number Publication date
US10026624B2 (en) 2018-07-17
US20170358461A1 (en) 2017-12-14
TWI658536B (zh) 2019-05-01
WO2016098860A1 (ja) 2016-06-23
JP6491086B2 (ja) 2019-03-27
TW201633458A (zh) 2016-09-16
KR20170097026A (ko) 2017-08-25
CN107004637B (zh) 2018-12-25
CN107004637A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
KR101282534B1 (ko) 적층 구조체, 전자 소자, 및 표시 장치
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
JP5256676B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2006352083A (ja) 有機薄膜トランジスタ及びアクティブマトリックス表示装置
JP5168845B2 (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP2010212587A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置
KR20100038215A (ko) 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치
CN106459640B (zh) 导体组合物油墨、导体、层叠体、层叠布线基板及电子设备
JP2009087996A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP6002817B2 (ja) 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2017157835A (ja) 積層配線部材、積層配線部材の製造方法、半導体素子及び電子機器
JP2017163085A (ja) 接合体の製造方法
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5103982B2 (ja) 有機半導体素子の製造方法
JP2016103620A (ja) 積層配線部材、半導体素子およびこれらの製造方法、並びに電子機器
JP6612690B2 (ja) 積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器
JP5205894B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2008109116A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
TW201539488A (zh) 功能性元件之製造方法及功能性元件
JP2017199724A (ja) 積層体の製造方法
JP2016018854A (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190228

R150 Certificate of patent or registration of utility model

Ref document number: 6491086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150