JP2006245238A - スルーホールの形成方法および電子回路の製造方法 - Google Patents
スルーホールの形成方法および電子回路の製造方法 Download PDFInfo
- Publication number
- JP2006245238A JP2006245238A JP2005057995A JP2005057995A JP2006245238A JP 2006245238 A JP2006245238 A JP 2006245238A JP 2005057995 A JP2005057995 A JP 2005057995A JP 2005057995 A JP2005057995 A JP 2005057995A JP 2006245238 A JP2006245238 A JP 2006245238A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- manufacturing
- conductive
- insulating film
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000002245 particle Substances 0.000 claims abstract description 33
- 239000007788 liquid Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000126 substance Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 11
- 239000005871 repellent Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000008151 electrolyte solution Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 239000003960 organic solvent Substances 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 11
- 238000005187 foaming Methods 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 52
- 239000011162 core material Substances 0.000 description 20
- 238000007747 plating Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 239000004952 Polyamide Substances 0.000 description 6
- 229920002647 polyamide Polymers 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000012188 paraffin wax Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 露光、現像、エッチングなどフォトリソグラフィーの工程を経ることなく、容易に電気回路にスルーホールを形成する方法を提供する。
【解決手段】 絶縁性の基板１０１上に設けられた導電層１０２上に、加熱発泡性の粒子を含む液体からなる核１０３を形成する工程、該核を形成した導電層の上に絶縁層１０４を形成する工程、基板を加熱して前記発泡性粒子１０５を膨張させ絶縁膜を開裂して開口部１０６を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層１０７を形成し、開口部１０６に充填された導電性物質で絶縁膜１０４を介して上下の導電層１０２、１０７の電気的導通を取る工程を有する電子回路の製造方法。
【選択図】 図１
【解決手段】 絶縁性の基板１０１上に設けられた導電層１０２上に、加熱発泡性の粒子を含む液体からなる核１０３を形成する工程、該核を形成した導電層の上に絶縁層１０４を形成する工程、基板を加熱して前記発泡性粒子１０５を膨張させ絶縁膜を開裂して開口部１０６を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層１０７を形成し、開口部１０６に充填された導電性物質で絶縁膜１０４を介して上下の導電層１０２、１０７の電気的導通を取る工程を有する電子回路の製造方法。
【選択図】 図１
Description
本発明は、スルーホールの形成方法および電子回路の製造方法に関し、特に配線基板の絶縁膜のスルーホールの製造方法、およびナノペーストインクを用いた電子回路の製造方法に関わるものである。
プリント配線板やＴＦＴに代表される電子回路は、絶縁性基板上に導電性材料で配線が形成されている。このような電子回路の製造方法は、予め絶縁性基板上に導電層が堆積された積層板の導電層上に、耐食性のエッチングレジスト層を設け、導電層をエッチング除去するサブトラクティプ法か、絶縁性基板上にめっきレジスト層を設け、露出している基板上に金属めっき等で導電層を形成するアディティブ法の二つがある。現在、エッチングレジスト層またはめっきレジスト層を形成する方法としては、フォトポリマーを用いた方法が一般的である。
フォトポリマーによってエッチングレジスト層またはめっきレジスト層（以降画像層という）を形成する方法は、まず金属板、紙、積層板、絶縁性基板等の基材上にフォトポリマー等の感光材料を塗布し、光を照射して感光材料の現像液に対する溶解性を変化させる。感光材料には、光が照射された部分が重合・硬化して、現像液に対して不溶性になるネガ型と、逆に光が照射された部分の官能基が変化して、現像液に対する溶解性を有するようになるポジ型とがある。何れの場合にも、現像液処理後に基板上に残こる、現像液に不溶の感光材料が画像層となる。
ところで、電子回路では、配線の高密度化に対応するために、多層回路が主流になっている。多層回路では、層間の回路はスルーホールやバイアホールと呼ばれる導通孔で接続されている。
サブトラクティブ法による電子回路の製造方法では、スルーホールやバイアホールを有する絶縁性基板の孔内を含む表面に導電層を形成してなる積層板の、回路部に相当する導電層部分をエッチングレジスト層で保護し、不要部分の導電層をエッチング除去する。この際、孔内の導電層上にエッチングレジスト層が確実に設けられていなければならない。この手法では画像形成に精密な露光現像制御が必要で、後で除去する高価なレジストを大量に使用する。
露光処理を必要としない絶縁膜のパターニング技術として、可溶性の液をインクジェットで吹き付けて、絶縁膜にコンタクトホールを形成する手法が、特許文献１に開示されている。
また、凹状に掘り込まれた形状の中の液体を、液を発泡させることによって除去する手法が特許文献２に開示されている。
特開平１０−２１５０５１号公報
特開平８−１１７７０５号公報
しかしながら、前記した従来技術の方法は、工程が複雑であったり、廃棄物が大量に出たり、画像パターンに高度な位置制御を行うことができなかった。
本発明は、この様な背景技術に鑑みてなされたものであり、露光、現像、エッチングなどフォトリソグラフィーの工程を経ることなく、容易に電気回路にスルーホールを形成することができる方法および電子回路の製造方法を提供することを目的とする。
本発明は、この様な背景技術に鑑みてなされたものであり、露光、現像、エッチングなどフォトリソグラフィーの工程を経ることなく、容易に電気回路にスルーホールを形成することができる方法および電子回路の製造方法を提供することを目的とする。
すなわち、本発明の第一の発明は、導電層上に核となる材料を配置し、その上に膜を積層した後、前記膜の核または核の近傍部分を除去して孔を形成することを特徴とするスルーホールの形成方法である。
前記膜が絶縁膜であることが好ましい。
本発明の第二の発明は、絶縁性の基板上に設けられた導電層上に、加熱発泡性の粒子を含む液体からなる核を形成する工程、該核を形成した導電層の上に絶縁層を形成する工程、基板を加熱して前記発泡性粒子を膨張させ絶縁膜を開裂して開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法である。
本発明の第二の発明は、絶縁性の基板上に設けられた導電層上に、加熱発泡性の粒子を含む液体からなる核を形成する工程、該核を形成した導電層の上に絶縁層を形成する工程、基板を加熱して前記発泡性粒子を膨張させ絶縁膜を開裂して開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法である。
前記発泡性粒子を膨張させる工程の後に、発泡性粒子を収縮させる工程を有することが好ましい。
前記発泡性粒子を膨張させ絶縁膜を開裂させる工程の後に、有機溶剤によって発泡性粒子の残渣を除去する工程を有することが好ましい。
前記発泡性粒子を膨張させ絶縁膜を開裂させる工程の後に、有機溶剤によって発泡性粒子の残渣を除去する工程を有することが好ましい。
本発明の第三の発明は、絶縁性の基板上に設けられた導電層上に、撥油性の液体を配置し乾燥させて核を形成する工程、該導電層の上に油性の絶縁膜を形成し、前記撥油性の核を露出する工程、前記撥油性の核を除去して絶縁膜に開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法である。
本発明の第四の発明は、絶縁性の基板上に設けられた導電層上に、導電性フレークを含む液体を配置し乾燥させて核を形成する工程、該導電層の上に油性の絶縁膜を形成する工程、電解液に浸漬して前記導電層と電解液の間に電界を印加して導電性フレークの核から放電を起こさせ絶縁膜に開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法である。
前記核および導電性フレークを含む液体を配置する工程は、インクジェット方法によって行うことが好ましい。
前記核および導電性フレークを含む液体を配置する工程は、ディスペンサー方法によって行うことが好ましい。
前記核および導電性フレークを含む液体を配置する工程は、ディスペンサー方法によって行うことが好ましい。
前記核および導電性フレークを含む液体を配置する工程は、マニュピュレーター方法によって行うことが好ましい。
前記絶縁層が、有機物であることが好ましい。
前記絶縁層が、有機物であることが好ましい。
前記絶縁層が、塗布により形成され、焼成後に無機物に変化する物質からなることが好ましい。
本発明は、露光、現像、エッチングなどフォトリソグラフィーの工程を経ることなく、容易に電気回路にスルーホールを形成することができる方法および電子回路の製造方法を提供することができる。
また、現像液やエッチング液などを用いないので、金属の腐食などを考慮せずに配線材料を選択することが可能になる。
以下、本発明を詳細に説明する。
本発明は、導電層の任意の部分に核となる材料を配置し、その上に積層された膜を、核を膨張収縮させる、核を除去する、核から放電させるなどの方法により、核上の膜を除去することによって画像パターンを形成することを特徴とする。
本発明は、導電層の任意の部分に核となる材料を配置し、その上に積層された膜を、核を膨張収縮させる、核を除去する、核から放電させるなどの方法により、核上の膜を除去することによって画像パターンを形成することを特徴とする。
図１は、本発明のスルーホールの形成方法および電子回路の製造方法の実施態様の一例を示す工程図である。絶縁性の基板１０１上に導電層１０２を堆積し、所望の位置に発泡性粒子を含む液体を滴下して乾燥させ核１０３を形成する（図１（ａ）、（ｂ）参照）。この時、滴下の方法としては、インクジェット、ディスペンサー、マニュピュレーターなどが適用できる。
次に核を覆うように絶縁膜１０４を積層する（図１（ｃ）参照）。積層の方法は、スパッターや蒸着などの真空を利用したものでも良いし、ポリアミド、ポリイミド、ポリオレフィン、ＳｉＯ2 系被膜形成用塗布液、シリコーン樹脂などの液体を塗布して成膜する方法でもよい。
さらに、この基板を加熱し、粒子を発泡させ絶縁膜に開裂を形成する（図１（ｄ）、（ｅ）参照）。１０５は加熱により発泡した発泡粒子を示す。次いで、基板を冷却し、粒子を収縮させ絶縁膜中に導電膜が露出する開口部１０６を形成する。この工程では、発泡して絶縁膜を開裂させた核材料をそのまま溶媒で除去しても良い。
この開口部に、上部の導電層１０７を接触するように積層させ、下部の導電層（電極）１０２と導通を取る（図１（ｆ）参照）。すなわち、開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る。積層方法は、塗布法、インクジェット、ディスペンサー、メッキなどが適用できる。
図２は、本発明のスルーホールの形成方法および電子回路の製造方法の実施態様の他の例を示す工程図である。基板上に設けた導電層２０２の所望の位置に、乾燥後に撥油性を示す液体を滴下して乾燥させ核２０３を形成する（図２（ａ）、（ｂ）参照）。この時、滴下の方法としては、インクジェット、ディスペンサー、マニュピュレーターなどが適用できる。
次に核２０３を覆うように絶縁膜２０４を積層する（図２（ｃ）参照）。積層の方法は、ポリアミド、ポリイミド、ポリオレフィン、ＳｉＯ2 系被膜形成用塗布液、シリコーン樹脂などの液体で塗布して焼成するものを用いる。
さらに、溶解性溶媒に浸漬し核を除去し、導電膜２０２が露出する開口部２０５を形成する（図１（ｄ）参照）。この開口部２０５に、上部の導電層２０６を接触するように積層させ、下部の導電層（電極）２０６と導通を取る（図１（ｅ）参照）。すなわち、開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る。積層方法は、塗布法、インクジェット、ディスペンサー、メッキなどが適用できる。
図３は、本発明のスルーホールの形成方法および電子回路の製造方法の実施態様の他の例を示す工程図である。基板上に設けた導電層３０２の所望の位置に、導電性フレークを含み、乾燥後に導電性を示す液体を滴下して乾燥させ核３０３を形成する（図３（ａ）、（ｂ）参照）。この時、滴下の方法としては、インクジェット、ディスペンサー、マニュピュレーターなどが適用できる。
次に核３０３を覆うように絶縁膜３０４を積層する（図３（ｃ）参照）。この時下部の導電層３０２は一部マスキングしておき電極を取り出せるようにした。絶縁膜の積層の方法は、スパッターや蒸着などの真空を利用したものでも良いし、ポリアミド、ポリイミド、ポリオレフィン、ＳｉＯ2 系被膜形成用塗布液、シリコーン樹脂などの液体を塗布して焼成するタイプでも良い。
さらに、電解液３０５に浸漬し導電膜３０２と電解液３０５の間に電位を印加し、絶縁破壊によって絶縁膜３０４を開裂して開口部３０６を形成する（図３（ｄ）参照）。この開口部３０６に、上部の導電層３０７を接触するように積層させ、下部電極３０２と導通を取る（図３（ｅ）参照）。すなわち、開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る。積層方法は、塗布法、インクジェット、ディスペンサー、メッキなどが適用できる。電解液は、ＮａＣｌやＮａ2 ＳＯ4 などの一般的な塩が溶解したものを用いる。電圧は２００〜８００Ｖが適応できる。
なお、本発明において、核とは凸部を示し、例えば加熱発泡性の粒子を含む液体からなる凸部、加熱発泡性の粒子を含む液体からなる凸部、撥油性の液体を配置し乾燥させて形成される凸部、導電性フレークを含む液体を配置し乾燥させて形成される凸部等が挙げられる。核の直径は０．５〜１２０μｍの範囲が好ましい。
以下、実施例を示し本発明をさらに具体的に説明する。
実施例１
図１を用いて、本発明による実施例を説明する。
実施例１
図１を用いて、本発明による実施例を説明する。
ガラス基板１０１上にアルミ薄膜１０２を真空蒸着で３０００Å積層し、所望の位置に発泡性樹脂粒子（松本油脂製薬：Ｆ−３０ＶＳＤ）を含むＰＶＡ（ポリビニルアルコールと）３％水溶液をインクジェットで印字し乾燥させ、直径約３０μｍの核１０３を形成した。発泡性粒子の粒子径は３〜７μｍであった。
次に核を覆うようにポリアミック酸（日産化学：ＳＥ８１２）１０４を塗布し徐々に加熱し、２５０℃で１時間焼成しポリアミド膜にした。加熱の過程で１２０℃の時、発泡性樹脂は最大直径の発泡粒子１０５になり、ポリアミド膜に開裂が発生した。この時の発泡粒子１０５の最大粒径は１０〜２０μｍであった。この後、温度を下げて冷却すると、粒子は収縮して下部導電層が露出し開口部１０６が形成された。
この開口部にディスペンサーで、銀ペースト（藤倉化成：ドータイトＸＡ９０６９）を滴下して１５０℃で１時間焼成して上面の導電層（電極）１０７を形成した。テスターで測定したところ上下電極間の導通を確認した。
これを図４（ａ）のように、アルミ膜を幅２００μｍのストライプ状パターニングして、コンタクトホール間を銀ペースト配線１０８でつなぎ、直列に１００個配置して導電性を測ったところ、断線は見られなかった。図４（ｂ）は、模式平面図であり、絶縁膜を透過してアルミ配線１０２が見えるように描いてある。
実施例２
図２を用いて、本発明による実施例を説明する。
ガラスエポキシ板に銅メッキを１０μｍ厚で付けた基板の所望の位置に、パラフィン（サンノプコ：１０９７−ＡＨ）を加熱してガラスキャピラリーを装着したマニュピュレーターで滴下して直径約２０μｍの核２０３を形成する。塗布型絶縁膜（触媒化成：セラメート）溶液２０４をスピンナーで塗布すると、パラフィン核２０３の位置には膜が形成されずにパラフィンの核が露出した。１００℃でプリベークした後、アセトンでパラフィンを除去して開口部（コンタクトホール）２０５を形成した。ここにインクジェットで、金ナノペースト（日本ペイント：Ｗ１０１−２０）を吐出して３００℃で１時間焼成して上面の導電層（電極）２０６を形成した。テスターで測定したところ上下電極間の導通を確認した。
図２を用いて、本発明による実施例を説明する。
ガラスエポキシ板に銅メッキを１０μｍ厚で付けた基板の所望の位置に、パラフィン（サンノプコ：１０９７−ＡＨ）を加熱してガラスキャピラリーを装着したマニュピュレーターで滴下して直径約２０μｍの核２０３を形成する。塗布型絶縁膜（触媒化成：セラメート）溶液２０４をスピンナーで塗布すると、パラフィン核２０３の位置には膜が形成されずにパラフィンの核が露出した。１００℃でプリベークした後、アセトンでパラフィンを除去して開口部（コンタクトホール）２０５を形成した。ここにインクジェットで、金ナノペースト（日本ペイント：Ｗ１０１−２０）を吐出して３００℃で１時間焼成して上面の導電層（電極）２０６を形成した。テスターで測定したところ上下電極間の導通を確認した。
実施例３
図３を用いて、本発明による実施例を説明する。
表面を研磨したアルミナ板にインクジェットで金ナノペースト（日本ペイント：Ｗ１０１−２０）を吐出して、３００℃で１時間焼成し、厚さ４０００Åの導電層３０２を形成した。この導電層の所望の位置に、粘度１００００ｃｐの銀ペースト（藤倉化成：ドータイトＸＡ９０６９）をディスペンサーで滴下し、１５０℃で３０分焼成し直径約５０μｍの核３０３を形成する。次に核を覆うようにポリアミック酸（日産化学：ＳＥ８１２）３０４を塗布し、徐々に加熱し２５０℃で１時間焼成しポリアミド膜にした。この時、下部の導電層は一部マスキングして電極を取り出せるようにした。
図３を用いて、本発明による実施例を説明する。
表面を研磨したアルミナ板にインクジェットで金ナノペースト（日本ペイント：Ｗ１０１−２０）を吐出して、３００℃で１時間焼成し、厚さ４０００Åの導電層３０２を形成した。この導電層の所望の位置に、粘度１００００ｃｐの銀ペースト（藤倉化成：ドータイトＸＡ９０６９）をディスペンサーで滴下し、１５０℃で３０分焼成し直径約５０μｍの核３０３を形成する。次に核を覆うようにポリアミック酸（日産化学：ＳＥ８１２）３０４を塗布し、徐々に加熱し２５０℃で１時間焼成しポリアミド膜にした。この時、下部の導電層は一部マスキングして電極を取り出せるようにした。
さらに、電解液としてＮａ2 ＳＯ4 の０．１ｍｏｌ／リットル水溶液を調整し、この電解液に浸漬し、下部電極（導電層）３０２と電解液の間に８００Ｖの電圧を０．５秒印加した。この結果、絶縁破壊によって絶縁膜に開口部３０６が形成された。この開口部にインクジェットで、銀ナノペースト（日本ペイント：Ｗ−１０２）を吐出して２００℃で３０時間焼成して上面の導電層（電極）３０７を形成した。テスターで測定したところ上下電極間の導通を確認した。
本発明は、露光、現像、エッチングなどフォトリソグラフィーの工程を経ることなく、容易に電気回路にコンタクトホールを形成することができるので、プリント配線基板、薄膜電子回路に利用することができる。
１０１ 基板
１０２ 導電層（下部電極）
１０３ 発泡性粒子入り核
１０４ 絶縁層
１０５ 発泡して最大化した発泡粒子
１０６ 開口部
１０７ 導電層（上部電極）
１０８ 銀ペースト配線
２０１ 基板
２０２ 導電層（下部電極）
２０３ 撥油性の核
２０４ 絶縁膜
２０５ 開口部
２０６ 導電層（上部電極）
３０１ 基板
３０２ 導電層（下部電極）
３０３ 導電性の核
３０４ 絶縁膜
３０５ 電解液
３０６ 開口部
３０７ 導電層（上部電極）
１０２ 導電層（下部電極）
１０３ 発泡性粒子入り核
１０４ 絶縁層
１０５ 発泡して最大化した発泡粒子
１０６ 開口部
１０７ 導電層（上部電極）
１０８ 銀ペースト配線
２０１ 基板
２０２ 導電層（下部電極）
２０３ 撥油性の核
２０４ 絶縁膜
２０５ 開口部
２０６ 導電層（上部電極）
３０１ 基板
３０２ 導電層（下部電極）
３０３ 導電性の核
３０４ 絶縁膜
３０５ 電解液
３０６ 開口部
３０７ 導電層（上部電極）
Claims (22)
- 導電層上に核となる材料を配置し、その上に膜を積層した後、前記膜の核または核の近傍部分を除去して孔を形成することを特徴とするスルーホールの形成方法。
- 前記膜が絶縁膜であることを特徴とする請求項１に記載のスルーホールの形成方法。
- 絶縁性の基板上に設けられた導電層上に、加熱発泡性の粒子を含む液体からなる核を形成する工程、該核を形成した導電層の上に絶縁層を形成する工程、基板を加熱して前記発泡性粒子を膨張させ絶縁膜を開裂して開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法。
- 前記発泡性粒子を膨張させる工程の後に、発泡性粒子を収縮させる工程を有することを特徴とする請求項第３項記載の電子回路の製造方法。
- 前記発泡性粒子を膨張させ絶縁膜を開裂させる工程の後に、有機溶剤によって発泡性粒子の残渣を除去する工程を有することを特徴とする請求項３または４記載の電子回路の製造方法。
- 前記加熱発泡性の粒子を含む液体からなる核を形成する工程は、インクジェット方法によって行うことを特徴とする請求項３乃至５のいずれかの項に記載の電子回路の製造方法。
- 前記加熱発泡性の粒子を含む液体からなる核を形成する工程は、ディスペンサー方法によって行うことを特徴とする請求項３乃至５のいずれかの項に記載の電子回路の製造方法。
- 前記加熱発泡性の粒子を含む液体からなる核を形成する工程は、マニュピュレーター方法によって行うことを特徴とする請求項３乃至５のいずれかの項に記載の電子回路の製造方法。
- 前記絶縁層が有機物からなることを特徴とする請求項３乃至８のいずれかの項に記載の電子回路の製造方法。
- 前記絶縁層が、塗布により形成され、焼成後に無機物に変化する物質からなることを特徴とする請求項３乃至８のいずれかの項に記載の電子回路の製造方法。
- 絶縁性の基板上に設けられた導電層上に、撥油性の液体を配置し乾燥させて核を形成する工程、該導電層の上に油性の絶縁膜を形成し、前記撥油性の核を露出する工程、前記撥油性の核を除去して絶縁膜に開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法。
- 前記撥油性の液体を配置する工程は、インクジェット方法によって行うことを特徴とする請求項１１に記載の電子回路の製造方法。
- 前記撥油性の液体を配置する工程は、ディスペンサー方法によって行うことを特徴とする請求項１１に記載の電子回路の製造方法。
- 前記撥油性の液体を配置する工程は、マニュピュレーター方法によって行うことを特徴とする請求項１１に記載の電子回路の製造方法。
- 前記絶縁層が有機物であることを特徴とする請求項１１乃至１４のいずれかの項に記載の電子回路の製造方法。
- 前記絶縁層が、塗布により形成され、焼成後に無機物に変化する物質からなることを特徴とする請求項１１乃至１５のいずれかの項に記載の電子回路の製造方法。
- 絶縁性の基板上に設けられた導電層上に、導電性フレークを含む液体を配置し乾燥させて核を形成する工程、該導電層の上に油性の絶縁膜を形成する工程、電解液に浸漬して前記導電層と電解液の間に電界を印加して導電性フレークの核から放電を起こさせ絶縁膜に開口部を形成する工程、前記開口部および絶縁膜上に導電性物質からなる導電層を形成し、開口部に充填された導電性物質で絶縁膜を介して上下の導電層の電気的導通を取る工程を有することを特徴とする電子回路の製造方法。
- 前記導電性フレークを含む液体を配置する工程は、インクジェット方法によって行うことを特徴とする請求項１７に記載の電子回路の製造方法。
- 前記導電性フレークを含む液体を配置する工程は、ディスペンサー方法によって行うことを特徴とする請求項第１７項記載の電子回路の製造方法。
- 前記導電性フレークを含む液体を配置する工程は、マニュピュレーター方法によって行うことを特徴とする請求項第１７項記載の電子回路の製造方法。
- 前記絶縁層が、有機物であることを特徴とする請求項１７乃至２０のいずれかの項に記載の電子回路の製造方法。
- 前記絶縁層が、塗布により形成され、焼成後に無機物に変化する物質からなることを特徴とする請求項１７乃至２０のいずれかの項に記載の電子回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005057995A JP2006245238A (ja) | 2005-03-02 | 2005-03-02 | スルーホールの形成方法および電子回路の製造方法 |
| US11/362,826 US7799370B2 (en) | 2005-03-02 | 2006-02-28 | Method of forming through hole and method of manufacturing electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005057995A JP2006245238A (ja) | 2005-03-02 | 2005-03-02 | スルーホールの形成方法および電子回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006245238A true JP2006245238A (ja) | 2006-09-14 |
Family
ID=36942991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005057995A Pending JP2006245238A (ja) | 2005-03-02 | 2005-03-02 | スルーホールの形成方法および電子回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7799370B2 (ja) |
| JP (1) | JP2006245238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10026624B2 (en) | 2014-12-19 | 2018-07-17 | Idemitsu Kosan Co., Ltd. | Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member |
| CN110785008A (zh) * | 2018-07-25 | 2020-02-11 | 卡西欧计算机株式会社 | 热膨胀性材料、片材、电路基板及其制造方法、存储介质、电子设备及发热位置解析结构 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502382B2 (ja) * | 2004-11-02 | 2010-07-14 | キヤノン株式会社 | 有機トランジスタ |
| EP3317753B1 (en) * | 2015-06-30 | 2022-11-02 | 3M Innovative Properties Company | Patterned overcoat layer |
| DE102021134575A1 (de) * | 2021-12-23 | 2023-06-29 | Embedded Expert Designers UG (haftungsbeschränkt) | Verfahren sowie Vorrichtung zum Herstellen einer mehrlagigen Leiterplatte (PCB) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484922B1 (en) * | 1990-11-07 | 1997-10-15 | Canon Kabushiki Kaisha | III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device |
| JPH08117705A (ja) | 1994-10-21 | 1996-05-14 | Mitsubishi Gas Chem Co Inc | 凹状構造空間から液体を除去する方法 |
| JPH0952443A (ja) * | 1995-08-11 | 1997-02-25 | Brother Ind Ltd | 立体画像形成用シート |
| JPH10215051A (ja) | 1997-01-31 | 1998-08-11 | Mitsubishi Paper Mills Ltd | 画像形成方法、電子回路の製造方法、および該製造方法で製造された電子回路 |
| JP4502382B2 (ja) * | 2004-11-02 | 2010-07-14 | キヤノン株式会社 | 有機トランジスタ |
-
2005
- 2005-03-02 JP JP2005057995A patent/JP2006245238A/ja active Pending
-
2006
- 2006-02-28 US US11/362,826 patent/US7799370B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10026624B2 (en) | 2014-12-19 | 2018-07-17 | Idemitsu Kosan Co., Ltd. | Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member |
| CN110785008A (zh) * | 2018-07-25 | 2020-02-11 | 卡西欧计算机株式会社 | 热膨胀性材料、片材、电路基板及其制造方法、存储介质、电子设备及发热位置解析结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060196598A1 (en) | 2006-09-07 |
| US7799370B2 (en) | 2010-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834515B1 (ko) | 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법 | |
| TWI569699B (zh) | 印刷電路板及其製造方法 | |
| JP2001210956A (ja) | 多層ラミネート | |
| US7799370B2 (en) | Method of forming through hole and method of manufacturing electronic circuit | |
| KR100777994B1 (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| TWI331490B (en) | Via hole having fine hole land and method for forming the same | |
| JP2008085083A (ja) | キャパシタの製造方法 | |
| US20040245210A1 (en) | Method for the manufacture of printed circuit boards with embedded resistors | |
| KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
| US20010012692A1 (en) | Thick-film etch-back process for use in manufacturing fine-line hybrid circuits | |
| WO2006008736A1 (en) | Fabrication of electrical components and circuits by selective electrophoretic deposition (s-epd) and transfer | |
| JP4925881B2 (ja) | スルーホールフィリング方法 | |
| RU2310566C2 (ru) | Способ изготовления компонента устройства осаждения капель (варианты) | |
| JP3663987B2 (ja) | プリント配線板の製造方法 | |
| JP2008034856A (ja) | 微細ビアホールの形成方法及びこのビアホールの形成方法を用いた多層印刷回路基板 | |
| KR100643933B1 (ko) | 배선기판 및 배선기판 제조방법 | |
| JPH10246736A (ja) | 検査電極を有する配線回路基板及びその形成方法 | |
| JP2005340437A (ja) | 多層配線基板の製造方法、電子デバイス及び電子機器 | |
| JP4757484B2 (ja) | 回路基板の製造方法 | |
| KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
| JP4757483B2 (ja) | 回路基板の製造方法 |