JP4757484B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4757484B2
JP4757484B2 JP2004362998A JP2004362998A JP4757484B2 JP 4757484 B2 JP4757484 B2 JP 4757484B2 JP 2004362998 A JP2004362998 A JP 2004362998A JP 2004362998 A JP2004362998 A JP 2004362998A JP 4757484 B2 JP4757484 B2 JP 4757484B2
Authority
JP
Japan
Prior art keywords
resin layer
hole
resin
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004362998A
Other languages
English (en)
Other versions
JP2005286301A (ja
Inventor
宗利 入沢
正範 名塚
安生 金田
豊一 小室
和佳奈 相澤
克哉 深瀬
豊明 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Mitsubishi Paper Mills Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Mitsubishi Paper Mills Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004362998A priority Critical patent/JP4757484B2/ja
Priority to DE112005000522T priority patent/DE112005000522T5/de
Priority to PCT/JP2005/003490 priority patent/WO2005086552A1/ja
Priority to CN2005800066135A priority patent/CN1926930B/zh
Priority to US10/598,524 priority patent/US7679004B2/en
Publication of JP2005286301A publication Critical patent/JP2005286301A/ja
Application granted granted Critical
Publication of JP4757484B2 publication Critical patent/JP4757484B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板の製造方法に関し、スルーホールまたはバイアホールと呼ばれる孔を有する回路基板の製造方法に関する。
近年の電子機器の小型、多機能化に伴い、回路基板も高密度化や配線パターンの微細化が進められており、そのような条件を達成する手段としては、回路基板の多層化が挙げられる。図10で示したように、複数の配線層を積層して形成した回路基板は、一般にスルーホール31、バイアホール32、インタースティシャルバイアホール33と呼ばれる、内壁を導電層で被覆したあるいは充填した貫通孔、非貫通孔(以下、孔)といった細孔を通じて各層間の導通が行われている。
図11は、孔を上部から見た概略図である。孔17の周囲にランド18と呼ばれる導電層が形成されている。ランドは角形、円形、楕円形、異形等、種々の種類があるが、占有面積あるいは設計面の使いやすさから、円形を用いることが多い。また、高密度化に対応するためには、ランドレスもしくは狭小ランド幅の孔が必要とされている。
回路基板を製造する方法は、サブトラクティブ法、アディティブ法、セミアディティブ法等がある。サブトラクティブ法は、表面に導電層を設けた絶縁性基板の回路部にエッチングレジスト層を設け、露出している非回路部の導電層をエッチング除去して回路を形成する方法である。アディティブ法は、絶縁性基板の表面の非回路部にめっきレジスト層を設け、回路部に相当する部分に無電解めっき処理等で導電層を形成する方法である。セミアディティブ法は、薄い導電層を表面に有する絶縁性基板の非回路部にめっきレジスト層を設け、回路部に相当する部分に電解めっき処理で導電層を形成し、非回路部のめっきレジスト層を除去した後、フラッシュエッチング処理によって、非回路部の薄い導電層を除去して回路を形成する方法である。
エッチングレジスト層およびめっきレジスト層は、スクリーン印刷法、感光性材料を用いた露光現像工程を有するフォトファブリケーション法、インクジェット法等によって形成される。ランドレスや狭小ランド幅の孔を製造しようとする場合、孔の穴開け加工やスクリーン印刷法、露光工程、インクジェット法等の工程における位置合わせが重要であり、特に、高密度回路基板で要求されるランドレスおよび狭小ランド幅の孔では、非常に高い位置合わせ精度が必要となる。ランドは、図11のように、孔の全方向に均一な幅を有する形、つまり孔とランドが同心円である場合が最も望ましいが、位置合わせが不正確であると、図12のように、孔とランドは同心円とならなくなるという問題があった。
図12は(a)狭小ランド幅、(b)広大ランド幅の孔において、距離Xの位置ずれが発生した場合の孔とランドの位置ずれを表した平面概略図である。図12(b)広大ランド幅の孔では、孔の周囲にランドが形成された状態となるが、図12(a)狭小ランド幅の孔では、ランドが孔部分から切れてしまい、全ての外周に渡って狭小ランドが存在する孔を形成することができないという問題が発生している。穴開け加工の精度、基板の伸縮、露光用フォトマスクの寸法変化等が原因となって、位置合わせ精度には限界があるのが実情である。また、高密度回路基板上に形成される孔の径は多種類で、孔数も極めて多いため、全ての孔に対して精確に位置合わせを行うことは非常に困難である。したがって、高密度回路基板ではランドレスや狭小ランド幅の孔が求められているにもかかわらず、ランド幅を大きく設計しなくてはならないという問題が発生している(例えば、特許文献1)。
特開平7−7265号公報
本発明の課題は、サブトラクティブ法、アディティブ法、セミアディティブ法等のいずれの回路基板の製造方法において、エッチングレジスト層およびめっきレジスト層を形成する際の位置合わせが原因となり発生していたランドと孔の位置ずれの問題を解決し、回路基板の高密度化のために要求されているランドレスや狭小ランド幅の孔に対応した回路基板の製造方法を提供することである。
本発明者らは、この課題を解決するため研究を行った結果、
(1)貫通孔または/および非貫通孔を有し、かつ孔内壁を除く表面に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を露光工程を行わずに電着法のみで形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法、
(2)貫通孔または/および非貫通孔を有し、かつ孔内壁を除く表面に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、第一樹脂層表面を一様に帯電させて、孔上の第一樹脂層と表面導電層上の第一樹脂層とに電位差を誘起させる工程、次に、該電位差を利用して表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を露光工程を行わずに電着法のみで形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法、
を見出した。
本発明の回路基板の製造方法においては、まず、貫通孔または/および非貫通孔を有し、かつ孔内壁を除く表面に導電層を有する絶縁性基板の表面に、孔を塞ぐように第一樹脂層を設ける。次に、第一樹脂層上に第二樹脂層を電着法によって形成する。
本発明の回路基板の製造方法(1)において、第二樹脂層を形成するには、第二樹脂層に用いられる樹脂を粒子状態で、液体に分散させた液を使用する。樹脂粒子は、正または負に帯電している。図13に示したように、表面に導電層2を有し、第一樹脂層5を貼り付けた回路形成用基板4に対向するように現像電極19を設置し、回路形成用基板4の導電層2を接地して、適正なバイアス電圧を印加すると、電界Eに従って、帯電した樹脂粒子20は絶縁性基板方向に電気泳動する。図13では、樹脂粒子20が正に帯電し、かつ正のバイアス電圧をかけた場合を示しているが、樹脂粒子を負に帯電させ、かつ負のバイアス電圧をかけた場合でも、同様に樹脂粒子20は回路形成用基板4方向に電気泳動する。
電気泳動によって回路形成用基板方向に近づいてきた帯電した樹脂粒子の第一樹脂層への付着量は、第一樹脂層の静電容量によって決まる。図14のように、スルーホール(貫通孔)31または/およびバイアホール(非貫通孔)32を有し、かつ孔内壁を除く表面に導電層2を有し、第一樹脂層5を貼り付けた絶縁性基板1において、第一樹脂層5の静電容量は、その下の形状に影響を受ける。すなわち、導電層2上の第一樹脂層5と、スルーホール(貫通孔)31または/およびバイアホール(非貫通孔)32上の第一樹脂層5とでは、静電容量に差が生じる。
以下、第一樹脂層の静電容量の差と、それに基づく第二樹脂層付着量の差について説明する。導電層表面と第一樹脂層表面を電極としたコンデンサーと見立てた場合、次式(1)が成立する。
Q=CV (1)
[但し、Q;第一樹脂層上の電荷、C;静電容量、V;導電層表面を基準とした第一樹脂層表面の電位]
静電容量Cは、次式(2)で表される。
C=εS/d (2)
[但し、ε;誘電率、d;第一樹脂層表面と導電層表面との距離、S;面積]
ここで、孔上の第一樹脂層の静電容量をC、表面導電層上の第一樹脂層の静電容量をC、孔上の第一樹脂層上の電荷をQ、表面導電層上の第一樹脂層上の電荷をQ、孔上の第一樹脂層表面の電位をV,表面導電層上の第一樹脂層上の電位をVS、孔上の第一樹脂層に付着した第二樹脂層を形成する樹脂粒子数をN、表面導電層上の第一樹脂層に付着した第二樹脂層を形成する樹脂粒子数をN、孔上の第一樹脂層表面と導電層表面との距離d、表面導電層上の第一樹脂層表面と導電層表面との距離dとする。
すなわち、図15に示したように、孔上と表面導電層上において、一定面積(Sが一定)における静電容量Cを比較した場合、孔上の第一樹脂層表面と導電層表面との距離d21が、表面導電層上の第一樹脂層表面と導電層表面との距離d22より大きいので、孔上の静電容量Cが表面導電層上の静電容量Cよりも小さくなる。樹脂粒子は、第一樹脂層全面が等電位(つまり、V=V)となるように、第一樹脂層上に付着する。したがって、孔上の電荷Qは表面導電層上の電荷Qに比べて小さくなる。次式(3)のように、電荷Qの大きさは、第二樹脂層を形成する樹脂粒子数Nに比例する。
Q=Nq (3)
[但し、N;第二樹脂層を形成する樹脂粒子数、q;第二樹脂層を形成する粒子1個の電荷]
したがって、孔上の第一樹脂層に付着した第二樹脂層を形成する樹脂粒子数Nは、非常に少なくなり、表面導電層上の第一樹脂層に付着した第二樹脂層を形成する樹脂粒子数Nよりも小さくなる。
以上のように、静電容量Cの違いにより、孔上の第一樹脂層上への第二樹脂層の付着量と、表面導電層上の第一樹脂層上への第二樹脂の付着量とに違いが生じる。表面導電層上の第一樹脂層上には第一樹脂層用現像液に対するレジスト性が生ずる厚みまで第二樹脂層を設け、孔上の第一樹脂層上には第一樹脂層用現像液に浸食される量の第二樹脂層を設ける。第二樹脂層をレジストとして孔上の第一樹脂層を除去することで、精確かつ選択的に孔内壁および孔周囲の導電層を露出させることができる。
本発明の回路基板の製造方法(2)において、第二樹脂層を形成するには、まず、第一樹脂層表面を帯電させる。表面導電層上に設けられた第一樹脂層と、空気や絶縁性基板等の絶縁層上に設けられた第一樹脂層とに対し、同一条件の下で帯電処理を施した場合、絶縁層上に設けられた第一樹脂層における帯電位の絶対値が、表面導電層上に設けられた第一樹脂層上の値よりも大きくなる。この帯電位差を静電潜像と見なし、電着法等の手段で第一樹脂層上に第二樹脂層を形成すると、孔上の第一樹脂層上への第二樹脂層の付着量と、表面導電層上の第一樹脂層上への第二樹脂の付着量とに違いが生じる。表面導電層上の第一樹脂層上には第一樹脂層用現像液に対するレジスト性が生ずる厚みまで第二樹脂層を設け、孔上の第一樹脂層上には第一樹脂層用現像液に浸食される量の第二樹脂層を設ける。第二樹脂層をレジストとして孔上の第一樹脂層を除去することで、精確かつ選択的に孔内壁および孔周囲の導電層を露出させることができる。
本発明の回路基板の製造方法に含まれる一連の工程は、位置合わせを必要としない。したがって、回路基板に存在する孔の大きさ、形状、数、位置がどのような場合であっても、精確かつ選択的に孔部分にのみ樹脂層が存在しない樹脂付開口基板を容易に製造することができる。
また、図6は、本発明の回路基板の製造方法に含まれる一連の工程によって製造された樹脂付開口基板の一例を示した断面概略図である。表面に導電層2を有する絶縁性基板1の孔3部分を除いた表面に、第一樹脂層5および第二樹脂6が設けられた樹脂付開口基板となっている。本発明の回路基板の製造方法において、第二樹脂層形成条件および孔上の第一樹脂層除去条件を調節することで、図7のように、孔の内壁から距離Lに相当する部分の第一樹脂層を除去することができる。また、図11のごとく、均一なランド幅を形成することが可能である。さらに、図8のように、第一樹脂層および第二樹脂層が孔内部に突出した樹脂付開口基板を形成することも可能である。
本発明の回路基板の製造方法において得られた樹脂付開口基板に対して、穴埋めインク工程、導電性インク充填工程、電着工程、金属めっき工程、レジスト形成工程、エッチング工程を、適宜組み合わせた一連の工程を行うことで、サブトラクティブ法、アディティブ法、セミアディティブ法等によって、回路基板を製造することができる。
以下、本発明の回路基板の製造方法について詳細に説明する。
まず、本発明の回路基板の製造方法における実施形態を、図1〜6を用いて説明する。貫通孔を例にとって説明するが、非貫通孔でも以下に説明するのと同様の方法で、回路基板を製造することができる。また、スルーホールとバイアホールが共存しているようなビルドアップ基板であっても同様な方法で製造することができる。
本発明の回路基板の製造方法(1)では、図1に示した孔3を有し、かつ表面に導電層2を有する絶縁性基板1からなる回路形成用基板4に、孔3を塞いで、テンティングとなるように、第一樹脂層5を貼り付ける(図2)。次に、電着法等の手段によって表面導電層上の第一樹脂層5上に、第二樹脂層6を形成する(図4)。さらに、第一樹脂層用現像液によって、第二樹脂層が形成されていない孔3上の第一樹脂層5を除去して、樹脂付開口基板11を製造する(図5)。
本発明の回路基板の製造方法(2)では、図1に示した孔3を有し、かつ表面に導電層2を有する絶縁性基板1からなる回路形成用基板4に、孔3を塞いで、テンティングとなるように、第一樹脂層5を貼り付ける(図2)。次に、コロナ帯電処理等の手段により、第一樹脂層5表面に帯電処理を行い、正または負に帯電させる。このとき、孔3上の第一樹脂層5と導電層2上の第一樹脂層5では、電位差が発生する(図3)。図3においては、正帯電の場合を表し、電位の値の大小を文字の大きさで表した。印加条件を一定にした場合、導電層2上の第一樹脂層5よりも、孔3上、つまり空気上の第一樹脂層5の方が、表面電位の絶対値が大きくなるという現象が発生する。続いて、その電位差を利用して、電着法等の手段によって表面導電層上の第一樹脂層5上に、第二樹脂層6を形成する(図4)。さらに、第一樹脂層用現像液によって、第二樹脂層が形成されていない孔3上の第一樹脂層層5を除去して、樹脂付開口基板を製造する(図5)。
本発明の回路基板製造方法に係わる貫通孔または/および非貫通孔を有し、かつ孔内壁以外に導電層を有する絶縁性基板としては、絶縁性基板に導電層を張り合わせた積層板に孔を設けた形態を使用することができる。絶縁性基板としては、紙基材フェノール樹脂やガラス基材エポキシ樹脂の基板、ポリエステルフィルム、ポリイミドフィルム、液晶高分子フィルム等を使用することができる。導電層としては、銅、銀、金、アルミニウム、ステンレス、42アロイ、ニクロム、タングステン、ITO、導電性高分子、各種金属錯体等を使用することができる。これらの例は「プリント回路技術便覧」(社団法人日本プリント回路工業会編、1987刊行、日刊工業新聞社刊)に記載されている。
本発明に係わる第一樹脂層としては、回路形成用基板へ熱圧着し、孔部に対してテンティングするようにラミネート可能で、かつ第一樹脂層用現像液に対して溶解性を有し、さらに、本発明の回路基板の製造方法に含まれる一連の工程の後工程で必要とされる特性を有しているものであれば、特に限定されるものではない。具体的に例を挙げれば、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、ノボラック樹脂、スチレンとマレイン酸エステル共重合体、酢酸ビニル樹脂、安息香酸ビニル樹脂等からなるフィルムやそれら樹脂に酸性基を導入したアルカリ水溶液に溶解するフィルム、ポリエチレングリコールやポリビニルアルコール等の水溶性フィルム等の非感光性フィルムが挙げられる。また、回路基板製造用のネガ型ドライフィルムフォトレジスト等があげられ、具体的には、例えばデュポンMRCドライフィルム株式会社のリストン、日立化成工業株式会社のフォテック、旭化成株式会社のサンフォート等を使用することができる。本発明に係わる第一樹脂層は、キャリアーフィルム(ポリエチレンテレフタレート等)と保護フィルム(ポリエチレン等)の間にはさまれている3層の構成であれば、保存や貼り付けの際に好適である。ブロッキングが問題にならなければ保護フィルムを使用しない2層構造のものでもよい。また、特許3281476号公報、同3281486号公報、特開2002−158422号公報、特開2002−23470号公報等記載の光導電層を利用した有機光半導体レジストを使用することもできる。
第一樹脂層を表面導電層に貼り付ける方法は、第一樹脂層にむらや波打ちを生じさせることなく、貼り付け面に空気やゴミを混入することなく、第一樹脂層を設けることができれば、何れの方法であっても良い。例えば、プリント基板用の熱ゴムロールを圧力で押し当ててラミネートする装置を用いる。
第一樹脂層を貼り付けた後、キャリアーフィルムを剥離する。この際、剥離帯電が生じ、第一樹脂層表面が不均一に帯電する。この帯電むらが発生すると、第二樹脂が帯電むらに沿って電着塗布されるため、帯電の除去もしくは均一にする必要がある。例えば、イオンブロアーを吹き付ける方法、50℃以上で加熱処理(アニーリング)する方法、水蒸気または水を拭きつける方法等が挙げられる。
第一樹脂層表面を帯電させる方法は、従来からコロトロン方式及びスコロトロン方式等の非接触帯電方法、また導電ロール帯電等の接触帯電方法が知られており何れの方式を採用しても良い。
本発明に係わる第一樹脂層用現像液とは、第一樹脂層を溶解する溶液であり、使用する第一樹脂層の組成に見合った現像液を用いる。現像液によって、孔上の第一樹脂層を除去し、孔上のみを開口する。第一樹脂層用現像液は、第二樹脂層が不溶性であるか、または、多少第二樹脂層を溶解する条件であっても、第一樹脂層を膜厚分だけ溶解する条件(つまり、開口部を形成する工程において、第二樹脂層が膨潤および形状の変化が発生しない条件)のある液であればいずれであってもよい。第一樹脂層にアルカリ可溶性の樹脂を用いた場合には、アルカリ水溶液が有用に使用され、例えば、ケイ酸アルカリ金属塩、アルカリ金属水酸化物、リン酸および炭酸アルカリ金属塩、リン酸および炭酸アンモニウム塩等の無機塩基性化合物の水溶液、エタノールアミン類、エチレンジアミン、プロパンジアミン類、トリエチレンテトラミン、モルホリン等の有機塩基性化合物等を用いることができる。これら水溶液は、第二樹脂層の溶解性を制御するため、濃度、温度、スプレー圧等を調整する必要がある。現像液によって開口した後には、水洗や酸処理によって現像の進行を停止する。
本発明に係わる第二樹脂層は、第一樹脂層用現像液に対して不溶性または難溶性であり、電着法に使用可能な樹脂であればいずれであってもよい。第二樹脂層は、第二樹脂層に用いられる樹脂を粒子状態で、液体に分散させた液を使用する。粒子は、正または負に帯電している。液体としては、水や電気絶縁性液体を使用することができる。水を使用した場合、第二樹脂層は、適当な酸価を有する高分子を主成分とし、有機アミン等で中和されて、水中において帯電したコロイド粒子を形成する。電気絶縁性液体を使用した場合、アクリル樹脂、酢酸ビニル樹脂、塩化ビニル樹脂、塩化ビニリデン樹脂、ポリビニルブチラールの様なビニルアセタール樹脂、ポリスチレン、ポリエチレン、ポリプロピレンおよびその塩化物、ポリエチレンテレフタレートやポリエチレンイソフタレート等のポリエステル樹脂、ポリアミド樹脂、ビニル変性アルキッド樹脂、ゼラチン、カルボキシメチルセルロース等のセルロースエステル誘導体等の樹脂が粒子状態で、電気絶縁性液体中に分散されている。粒子には電荷制御剤を含有させることができ、その荷電は、第二樹脂層形成時のバイアス電圧の正負に応じて正、負を使い分ける必要がある。このような電気絶縁性液体中に第二樹脂層形成用樹脂を分散させた液としては、電子写真用湿式トナーを好適に用いることができる。
第二樹脂層は、第一樹脂層を貼り付けた回路形成用基板に対向するように現像電極を設置し、該回路形成用基板と現像電極との間に、液体中に帯電粒子を分散させた液を充填し、回路形成用基板の導電層を接地して、適正なバイアス電圧を印加することで形成することができる。例えば、特開2004−163605号公報、特開2002−132049号公報等に記載の現像装置を用いることができる。第二樹脂層の膜厚は、粒子の電荷および印加電圧、搬送速度、帯電粒子含有塗液供給量を制御することで決定することができる。電着法によって付着した帯電粒子は、加熱、圧力、光、溶剤等によって、第一樹脂層上に定着されて、第二樹脂層となる。この第二樹脂層をレジスト層として、第一樹脂層用現像液で、孔上の第一樹脂層を除去する。
以下実施例によって本発明を更に詳しく説明するが、本発明はこの実施例に限定されるものではない。
第一樹脂層形成
表1の組成からなる塗布液を用い、厚さ25μmのポリエチレンテレフタレートフィルム(三菱化学ポリエステルフィルム製)上に、カーテンコート法を用いて、アルカリ可溶性樹脂からなる第一樹脂層用樹脂フィルム(乾燥後のフィルム厚さ 15μm)を製造した。
Figure 0004757484
回路形成用基板として、200×200×0.4mmの銅箔12μm厚の銅張積層板を用い、ドリルで0.15mmの径の貫通孔を複数形成した。次に、ドライフィルム用ラミネーターを用いて120℃予熱条件で、上記第一樹脂層をラミネートした。その後、常温下でポリエチレンテレフタレートフィルムを剥離した。その後、常温下でポリエチレンテレフタレートフィルムを剥離し、80℃1分間加熱し、ポリエチレンテレフタレートフィルムを剥離することで発生した第一樹脂層上の剥離帯電のムラを消失させた。
第二樹脂層形成
三菱OPCプリンティングシステム用正電荷トナー(三菱製紙(株)製、「ODP−TW」)を用いて、バイアス電圧+200Vを印加して電着塗布を行い、トナーを孔部以外全面に電着させた。続いて70℃で2分間加熱してトナーを定着させ、良好な第二樹脂層を得た。
樹脂付開口基板の製造
第二樹脂層が設けられていない孔上の第一樹脂層のみを、アルカリ水溶液を用いて、溶出除去することにより、樹脂付開口基板を形成した。該樹脂付開口基板を顕微鏡で、孔周囲において第一樹脂層および第二樹脂層が存在しない部分を観察した。図9に示したように、穴開け加工の切り口を基点として、第一樹脂層の溶出距離lを測定したところ、表2に示した結果となり、溶出条件を調整することで、所望の溶出距離が得られることを確認した。
Figure 0004757484
第一樹脂層形成
表1の組成からなる塗布液を用い、厚さ25μmのポリエチレンテレフタレートフィルム(三菱化学ポリエステルフィルム製)上に、カーテンコート法を用いて、アルカリ可溶性樹脂からなる第一樹脂層用樹脂フィルム(乾燥後のフィルム厚さ 15μm)を製造した。
回路形成用基板として、200×200×0.4mmの銅箔12μm厚の銅張積層板を用い、ドリルで0.15mmの径の貫通孔を複数形成した。次に、ドライフィルム用ラミネーターを用いて120℃予熱条件で、上記樹脂フィルムをラミネートした。その後、常温下でポリエチレンテレフタレートフィルムを剥離した。
第二樹脂層形成
第一樹脂層表面にコロナ帯電機(帯電トランス出力;+5.0kV)を用いて両面に電荷を与えた。表面電位を測定したところ、表面導電層上の第一樹脂層部は+100V、孔上の第一樹脂層部は+300Vであり、表面導電層上と孔上で電位差が生じていることが確認された。次に、三菱OPCプリンティングシステム用正電荷トナー(三菱製紙(株)製、「ODP−TW」)を用いて、バイアス電圧+200Vを印加して反転現像を行い、トナーを孔部以外全面に電着させた。続いて70℃で2分間加熱してトナーを定着させ、良好な第二樹脂層を得た。
樹脂付開口基板の製造
第二樹脂層が設けられていない孔上の第一樹脂層のみを、アルカリ水溶液を用いて、溶出除去することにより、樹脂付開口基板を形成した。該樹脂付開口基板を顕微鏡で、孔周囲において第一樹脂層および第二樹脂層が存在しない部分を観察した。図9に示したように、穴開け加工の切り口を基点として、第一樹脂層の溶出距離lを測定したところ、表3に示した結果となり、溶出条件を調整することで、所望の溶出距離が得られることを確認した。
Figure 0004757484
本発明は、プリント配線板、半導体装置等の回路基板の製造方法に利用することができる。本発明の回路基板の製造方法に含まれる一連の工程で得られた樹脂付開口基板に対して、穴埋めインク工程、導電性インク充填工程、電着工程、金属めっき工程、レジスト形成工程、エッチング工程を、適宜組み合わせた一連の工程を行うことで、均一で任意の幅のランドを有する孔を持った回路基板を製造することができる。
本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法で得られた樹脂付開口基板の一例を表す断面図。 本発明の回路基板の製造方法で得られた樹脂付開口基板の一例を表す断面図。 本発明の回路基板の製造方法で得られた樹脂付開口基板の一例を表す断面図。 本発明の回路基板の製造方法で得られた樹脂付開口基板の一例を表す断面図。 貫通孔または/および非貫通孔を有する回路基板の一例を表す断面図。 孔とランドを表した概略図。 孔とランドの位置ずれを表した概略図。 本発明の回路基板の製造方法において、第二樹脂層形成工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。 本発明の回路基板の製造方法の一工程を表す断面図。
符号の説明
1 絶縁性基板
2 導電層
3 孔
4 回路形成用基板
5 第一樹脂層
6 第二樹脂層
11 樹脂付開口基板
17 孔
18 ランド
19 現像電極
20 樹脂粒子
21 表面導電層上の第一樹脂層表面と導電層表面との距離
22 孔上の第一樹脂層表面と導電層表面との距離
31 スルーホール
32 バイアホール
33 インタースティシャルバイアホール

Claims (2)

  1. 貫通孔または/および非貫通孔を有し、かつ孔内壁を除く表面に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を露光工程を行わずに電着法のみで形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法。
  2. 貫通孔または/および非貫通孔を有し、かつ孔内壁を除く表面に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、第一樹脂層表面を一様に帯電させて、孔上の第一樹脂層と表面導電層上の第一樹脂層とに電位差を誘起させる工程、次に、該電位差を利用して表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を露光工程を行わずに電着法のみで形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法。
JP2004362998A 2004-03-03 2004-12-15 回路基板の製造方法 Expired - Fee Related JP4757484B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004362998A JP4757484B2 (ja) 2004-03-03 2004-12-15 回路基板の製造方法
DE112005000522T DE112005000522T5 (de) 2004-03-03 2005-03-02 Platinen-Herstellungsverfahren und Platine
PCT/JP2005/003490 WO2005086552A1 (ja) 2004-03-03 2005-03-02 回路基板の製造方法および回路基板
CN2005800066135A CN1926930B (zh) 2004-03-03 2005-03-02 电路板制造方法与电路板
US10/598,524 US7679004B2 (en) 2004-03-03 2005-03-02 Circuit board manufacturing method and circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004059632 2004-03-03
JP2004059632 2004-03-03
JP2004362998A JP4757484B2 (ja) 2004-03-03 2004-12-15 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005286301A JP2005286301A (ja) 2005-10-13
JP4757484B2 true JP4757484B2 (ja) 2011-08-24

Family

ID=35184291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362998A Expired - Fee Related JP4757484B2 (ja) 2004-03-03 2004-12-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4757484B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286385A (ja) * 2006-04-18 2007-11-01 Mitsubishi Paper Mills Ltd アルカリ可溶性樹脂層処理液、アルカリ可溶性樹脂層除去方法、レジストパターンの形成方法及び回路基板の製造方法
JP4920777B2 (ja) * 2010-08-09 2012-04-18 三菱製紙株式会社 レジストパターンの形成方法及び回路基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267895A (ja) * 1985-09-20 1987-03-27 日本ペイント株式会社 回路板の製造方法
JPS63129689A (ja) * 1986-11-20 1988-06-02 大日本インキ化学工業株式会社 プリント配線板の作製法
JPH0462893A (ja) * 1990-06-25 1992-02-27 Hitachi Chem Co Ltd 配線板の製造方法
JPH07142841A (ja) * 1993-11-19 1995-06-02 Nippon Avionics Co Ltd プリント配線板の製造方法
JPH08213735A (ja) * 1995-02-06 1996-08-20 Mitsubishi Paper Mills Ltd 電子回路の製造方法
JPH08340168A (ja) * 1995-06-13 1996-12-24 Mitsubishi Paper Mills Ltd プリント配線板の製造方法
JP3586803B2 (ja) * 1996-08-06 2004-11-10 三菱製紙株式会社 プリント配線板の製造方法
JPH10268582A (ja) * 1997-03-28 1998-10-09 Mitsubishi Paper Mills Ltd 画像形成方法

Also Published As

Publication number Publication date
JP2005286301A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US7679004B2 (en) Circuit board manufacturing method and circuit board
CN1926930B (zh) 电路板制造方法与电路板
JP4757484B2 (ja) 回路基板の製造方法
JP4757483B2 (ja) 回路基板の製造方法
JP4976766B2 (ja) 回路基板の製造方法
JP2005286299A (ja) 回路基板の製造方法
JP2005286294A (ja) 回路基板の製造方法
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JP2005286296A (ja) 回路基板の製造方法
JP2008016710A (ja) 回路基板の製造方法
JP2007109919A (ja) 樹脂フィルム
JP2010530646A (ja) プリント回路および多層プリント回路を作る自動化ダイレクト乳剤プロセス
JPH08186373A (ja) プリント配線板の製造方法
JPH06177516A (ja) プリント配線板の製造方法
JP2005286297A (ja) 回路基板の製造方法
JP2005286298A (ja) 回路基板の製造方法
JPH036880A (ja) ブリント配線板及びその製造方法
KR100733248B1 (ko) 인쇄회로기판의 패턴 형성 장치 및 인쇄회로기판 제조방법
JP4238023B2 (ja) 電子写真方式によるプリント配線板の作製方法
KR102180530B1 (ko) 인쇄회로기판 설계 및 제조 방법
JP4676376B2 (ja) 回路基板の製造方法
JP2005286300A (ja) 回路基板
JP2005251946A (ja) 回路基板の製造方法
JP2006257207A (ja) アルカリ可溶性樹脂組成物
JP3071725B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees