JP2005286300A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2005286300A
JP2005286300A JP2004362997A JP2004362997A JP2005286300A JP 2005286300 A JP2005286300 A JP 2005286300A JP 2004362997 A JP2004362997 A JP 2004362997A JP 2004362997 A JP2004362997 A JP 2004362997A JP 2005286300 A JP2005286300 A JP 2005286300A
Authority
JP
Japan
Prior art keywords
hole
conductive layer
circuit board
land
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004362997A
Other languages
English (en)
Inventor
Munetoshi Irisawa
宗利 入沢
Wakana Aizawa
和佳奈 相澤
Toyoichi Komuro
豊一 小室
Katsuya Fukase
克哉 深瀬
Toyoaki Sakai
豊明 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Mitsubishi Paper Mills Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Mitsubishi Paper Mills Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Mitsubishi Paper Mills Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004362997A priority Critical patent/JP2005286300A/ja
Priority to PCT/JP2005/003490 priority patent/WO2005086552A1/ja
Priority to US10/598,524 priority patent/US7679004B2/en
Priority to DE112005000522T priority patent/DE112005000522T5/de
Publication of JP2005286300A publication Critical patent/JP2005286300A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】高密度化に対応したランド形状の孔を有する回路基板を提供することを課題とする。
【解決手段】絶縁性基板上に導電層による回路部が形成され、かつ内壁を導電層で被覆または充填された貫通孔および/または非貫通孔を有する回路基板において、貫通孔および/または非貫通孔のランドが該孔に対して同心円状に連続して形成されており、絶縁性基板の角部を基準点として、ランドの非連結部における導電層の最大高さが−5μm以上、回路部の導電層の厚み以下であり、また該基準点からのランド幅が0〜40μmであることを特徴とする回路基板。
【選択図】 図2

Description

本発明は、回路基板の製造方法に関し、高密度化に対応した貫通孔および/または非貫通孔を有する回路基板に関する。
近年の電子機器の小型、多機能化に伴い、回路基板も高密度化や配線パターンの微細化が進められており、そのような条件を達成する手段としては、回路基板の多層化が挙げられる。図22で示したように、複数の配線層を積層して形成した回路基板は、一般にスルーホール31、バイアホール32、インタースティシャルバイアホール33と呼ばれる、内壁を導電層で被覆したあるいは充填した貫通孔、非貫通孔(以下、孔)といった細孔を通じて各層間の導通が行われている。
図23は、孔を上部から見た概略図である。孔17の周囲にランド18と呼ばれる導電層が形成されている。ランドは角形、円形、楕円形、異形等、種々の種類があるが、占有面積あるいは設計面の使いやすさから、円形を用いることが多い。
回路基板の高密度化を達成するために、孔形状には次のような要件が必要とされている。第一の要件は、ランド幅を狭くすることである。図25は、孔径、孔間距離、回路部の導電層幅が同じ回路基板において、(a)狭小ランド幅の孔と(b)広大ランド幅の孔とを比較した概略平面図である。(b)広大ランド幅よりも(a)狭小ランド幅の方が、孔間の配線数を多くすることが可能となるので、狭小ランド幅もしくはランドレスの孔が求められている。
孔形状に必要とされる第二の要件は、ランド幅の均一化である。図23に示したように、全方向に均一なランド幅を有する孔、つまり孔とランドが同心円である状態が最も望ましい。均一ランド幅の孔では、回路基板の設計精度が上がる上に、回路基板の信頼性も向上する。
孔形状に必要とされる第三の要件は、絶縁性基板の角部または/およびその近傍における導電層の断面形状に関するものである。絶縁性基板と導電層とでは、熱膨張率、電気特性等の物理的性質が異なるために、実使用に際して、温度、湿度、電気等による負荷が回路基板にかかる。図26(a)は孔ランド部を示す概略平面図であり、図26(b)は、図26(a)の線Aにおける概略断面図である。絶縁性基板の角部である基準点Gにおいて、回路基板に対する負荷が最も大きくなる。ゆえに、回路基板の信頼性を向上させるためには、該基準点Gにおける負荷がかかりにくい構造を有する孔形状が必要である。
以上のように、高密度化回路基板の孔形状には、ランド幅の狭小化、ランド幅の均一化、信頼性の高い断面形状の3要件が必要とされている。
現在、回路基板を製造する方法としては、サブトラクティブ法、アディティブ法、セミアディティブ法等がある。サブトラクティブ法は、表面に導電層を設けた絶縁性基板の回路部にエッチングレジスト層を設け、露出している非回路部の導電層をエッチング除去して回路を形成する方法である。アディティブ法は、絶縁性基板の表面の非回路部にめっきレジスト層を設け、回路部に相当する部分に無電解めっき処理等で導電層を形成する方法である。セミアディティブ法は、薄い導電層を表面に有する絶縁性基板の非回路部にめっきレジスト層を設け、回路部に相当する部分に電解めっき処理で導電層を形成し、非回路部のめっきレジスト層を除去した後、フラッシュエッチング処理によって、非回路部の薄い導電層を除去して回路を形成する方法である。最も一般的な回路基板の製造方法はサブトラクティブ法であり、高密度に対応した回路基板の製造方法はセミアディティブ法である。
エッチングレジスト層およびめっきレジスト層は、スクリーン印刷法、感光性材料を用いた露光現像工程を有するフォトファブリケーション法、インクジェット法等によって形成される。孔の穴開け加工やスクリーン印刷法、露光工程、インクジェット法等の工程では、位置合わせが必要である。位置合わせが不十分であると、高密度回路基板で要求される上記孔形状の要件を満たすことが不可能である。しかし、現在実施されている回路基板の製造方法においては、穴開け加工の精度、基板の伸縮、露光用フォトマスクの寸法変化、露光用フォトマスクと基板との位置合わせ精度等が原因となって、位置ずれが発生している。
位置合わせが不正確であると、ランド幅の狭小化及びランド幅の均一化が困難となる。
図25は、孔径、孔間距離、回路部の導電層幅が同じ回路基板において、(a)狭小ランド幅の孔と(b)広大ランド幅の孔とを比較した概略平面図であるが、該回路基板において距離Xの位置ずれが発生した場合を示したのが、図27である。図27(a)狭小ランド幅の孔、図27(b)広大ランド幅の孔のどちらにおいても、均一なランド幅を形成することができていない。図27(b)広大ランド幅の孔では、孔の周囲全体にランドが形成された状態となっているが、図27(a)狭小ランド幅の孔では、ランドが孔の周囲部分から切れてしまうという問題が発生する。また、配線密度が高いために、孔部分で短絡が発生している。このように、ランド幅の狭小化及びランド幅の均一化が求められているにもかかわらず、位置合わせ精度が十分でないために、ランド幅を大きく設計せざるを得ないというのが実情である(例えば、特許文献1)。
このように、ランド幅の狭小化及びランド幅の均一化は難しいが、ランド幅がゼロであるランドレスの孔については、例えば、電着フォトレジストを使用して製造することが可能である。これは、露光工程において、円柱形状である孔では孔内壁には光が当たらないことを利用した方法である。したがって、テーパー形状を有する孔には、不適当な方法である。
以下、円柱形状の孔のみを有する回路基板について、ランドレスの孔を製造する例について述べる。サブトラクティブ法では、まず、表面および貫通孔または/および非貫通孔の内壁に導電層を有する絶縁性基板の表面にポジ型電着フォトレジストを電着した後、全面露光および露光部のポジ型電着フォトレジストを除去する工程を経ると、貫通孔または/および非貫通孔の導電層内壁にポジ型電着フォトレジスト34が残存し(図28)、孔内壁の導電層用のエッチングレジスト層となる。孔上部には光が入るので、ポジ型電着フォトレジストは、孔開口部周辺には存在しない。次いで、ネガ型ドライフィルムフォトレジスト、ネガ型液状フォトレジスト、ネガ型電着フォトレジストから選ばれるフォトレジストを使用して、表面回路部のエッチングレジスト層を形成する。続いて、エッチング工程、エッチングレジスト除去工程を行うと、ランドレス孔を有する回路基板を製造することができる。
このサブトラクティブ法によって得られた回路基板における孔の概略平面図および、該概略平面図の線Aにおける概略断面図を図30に示す。図30(a)は、ランドレス孔を上方から見た概略平面図である。図30(b)は、表面回路部のエッチングレジスト層形成にネガ型ドライフィルムフォトレジストを使用した場合の概略断面図であるが、孔開口部において、ポジ型電着フォトレジストとネガ型ドライフィルムフォトレジストとの重なりがうまくいかないことから、ランド部の導電層と回路部の導電層との間に凹部が発生してしまう場合がある。また、孔開口部周辺には導電層が存在しない。また、図30(c)は、ネガ型液状フォトレジストまたはネガ型電着フォトレジストを使用した場合の概略断面図であるが、孔開口部周辺には導電層が存在せず、かつ孔内壁導電層の上面が孔内壁に対して垂直となる。このような形状は温度、湿度の影響を受けやすく、回路基板の信頼性が低いものとなる。
次に、セミアディティブ法について説明する。まず、表面および貫通孔または/および非貫通孔の内壁に薄い導電層を有する絶縁性基板の表面にネガ型電着フォトレジストを電着した後、回路露光および未露光部のネガ型電着フォトレジストを除去する工程を経ると、表面導電層上の非回路部にのみ、ネガ型電着フォトレジスト34が残存し(図29)、めっきレジスト層となる。孔上部には光が入るので、ネガ型電着フォトレジストは、孔開口部周辺には存在しない。次いで、電解めっき処理を行って、孔内壁部および表面回路部に電解めっき層からなる導電層を形成し、ネガ型電着フォトレジストを除去した後、非回路部の薄い導電層をフラッシュエッチング処理して、ランドレス孔を有する回路基板を製造する。
このセミアディティブ法によって得られた回路基板における孔の概略断面図は、図30(c)と同様に、孔開口部周辺には導電層が存在せず、かつ孔内壁導電層の上面が孔内壁に対して垂直となる。このような形状は温度、湿度の影響を受けやすく、回路基板の信頼性が低いものとなる。
以上説明したように、ランド幅の狭小化、ランド幅の均一化、そして信頼性の高い断面形状といった、高密度化に必要な要件を全て兼ね備えている孔を有する回路基板は得られていない。
特開平7−7265号公報
本発明の課題は、ランド幅の狭小化、ランド幅の均一化、そして信頼性の高い断面形状といった高密度化に必要な要件を全て兼ね備えている孔を有する回路基板を提供することである。
本発明者らは、上記課題を解決するために鋭意検討した結果、絶縁性基板上に導電層による回路部が形成され、かつ内壁を導電層で被覆または充填された貫通孔および/または非貫通孔を有する回路基板において、貫通孔および/または非貫通孔のランドが該孔に対して同心円状に連続して形成されており、絶縁性基板の角部を基準点として、ランドの非連結部における導電層の最大高さが−5μm以上、回路部の導電層の厚み以下であり、また該基準点からのランド幅が0〜40μmであることを特徴とする回路基板を見出した。
本発明の回路基板について図を用いて説明する。図1は、本発明の回路基板の孔ランド部を示す平面概略図である。また、図2は、図1の線Aにおける回路基板の概略断面図である。本発明の回路基板は、孔17のランド18が同心円状に連続して形成されていて、絶縁性基板の角部を基準点Gとして、該基準点Gからのランド幅Lが0〜40μmである。つまり、ランド幅の狭小化という高密度化に必要な要件を満たしている。このような狭小ランド幅の孔では、図25(a)のように、高密度化が可能となる。ランド幅が40μmを超えると、広大ランド幅であり、例えば、図25(b)のように、低密度の回路基板となってしまう。
さらに、孔ランドの非連結部における導電層の最大高さが−5μm以上、回路部の導電層の厚み以下であるため、孔ランドの非連結部において、温度、湿度の影響を受けにくく、回路基板の信頼性が高いものとなる。これは、回路基板において最も負荷がかかると推定される絶縁性基板の角部を導電層で保護しているためである。孔ランドの非連結部における導電層の高さが−5μmより低くなると、絶縁性基板の露出面積が大きくなり、温度、湿度の影響を受けやすくなってしまう。また、回路部の導電層の厚みを超えると、孔部分が凸となり、機械的な衝撃に対する耐性が低くなったり、回路基板の実装工程で障害となったりする。
以下、本発明の回路基板について詳細に説明する。本発明の回路基板は、絶縁性基板上に導電層による回路部が形成され、かつ内壁を導電層で被覆されたあるいは充填された貫通孔および/または非貫通孔を有する回路基板である。図1は、本発明の回路基板の孔ランド部の概略平面図であり、孔17の周囲に導電層からなるランド18が形成され、ランドから配線28が連結している。本発明の回路基板は、ランド18が孔17に対して同心円状に形成されている。また、絶縁性基板の角部を基準点Gとして、ランドの非連結部における導電層18の最大高さT1が−5μm以上、回路部の導電層の厚みT2以下の範囲にある。また基準点Gからのランド幅Lが40μm以下である。図2(a)および図2(b)は、T1が回路部の導電層の厚みT2と同じで、ランド幅Lが0μmより大きく、40μm以下の場合を示している。
図4は、本発明の回路基板において、ランド幅Lが0μmのときの概略平面図を表している。ランドとは、孔の周囲にある導電層をいうが、本発明では、ランド幅Lが0μmの場合、上方部から孔を見たときに確認できる孔内導電層を、ランド幅Lが0μmにおけるランドとする。図4の線Aにおける回路基板の概略断面図が図5〜図9である。ランド幅Lは0μmであり、T1は−5μmから回路部の導電層の厚みT2以下の範囲にある。図5は、ランド部の導電層における上端面が孔内壁に対して垂直になっている。図5(a)はT1がT2と同じであり、図5(b)はT1が0μm、図5(c)はT1が−5μm以上0μm未満のときを表している。図6は、ランド部の導電層における上端面が扇状になっている。図6(a)はT1がT2と同じであり、図6(b)はT1が0μm、図6(c)はT1が−5μm以上0μm未満のときを表している。図7は、ランド部の導電層における上端面が凸状になっている。図7(a)はT1がT2と同じであり、図7(b)はT1が0μm、図7(c)はT1が−5μm以上0μm未満のときを表している。図8は、ランド部の導電層における上端面が孔内壁から孔中心部に向かって高くなっている。図8(a)はT1がT2と同じであり、図8(b)はT1が0μmより大きく、T2の厚み以下であり、図8(c)はT1が−5μm以上0μm未満のときを表している。図9は、ランド部の導電層における上端面が孔内壁から孔中心部に向かって低くなっている。図9(a)はT1がT2と同じであり、図9(b)はT1が0μm、図9(c)はT1が−5μm以上0μm未満のときを表している。本発明において、T1は−5μm以上T2以下の範囲であるが、孔開口部周辺つまり、基準点G周辺の露出が小さい方が、回路基板の信頼性を高めることから、0μm以上T2以下の範囲にあることがより好ましい。
図10は、孔内部が導電層で充填されている貫通孔の概略断面図である。図10(a)はランド幅が0μmより大きく、40μm以下の例である。図10(b)はランド幅が0μmである。本発明の回路基板では、ランドの非連結部における導電層の高さT1が−5以上、ランドの連結部における導電層の高さT2以下であり、ランド幅Lが40μm以下であれば、このように孔内部が導電層で充填されていても良い。
図11は、貫通孔の一方の開口部と他方の開口部で、ランド形状が異なる例を示した概略断面図である。一方の開口部では、ランドの非連結部における導電層の最大高さT1_aが0μm以上、ランドの連結部における導電層の高さT2_a以下であり、ランド幅L_aが40μm以下である。他方の開口部では、ランドの非連結部における導電層の最大高さT1_bが0μm、ランド幅L_bが0μmである。
図12は、バイアホールの概略断面図である。図12(a)は、バイアホールが導電層で充填されており、ランドの非連結部における導電層の高さT1が0μm以上、ランドの連結部における導電層の高さT2以下であり、ランド幅Lが40μm以下の例である。図12(b)は、バイアホールが導電層で充填されておらず、ランドの非連結部における導電層の高さT1が0μm以上、ランドの連結部における導電層の高さT2以下であり、ランド幅Lが40μm以下の例である。
図3は、本発明の回路基板の孔ランド部を示す平面概略図である。本発明の回路基板では、ランド幅の最大値と最小値との差が8μm以下、より好ましくは5μm以下であることが望ましく、この状態を孔とランドは同心円状に連続して形成されている状態とする。この最大値と最小値との差が8μm以下であることは、孔の中心とランドの中心がほとんどずれていない状態と言えるので、本発明の回路基板はランド幅の均一化という要件を満たしている。つまり、本発明の回路基板は、製造工程時の位置ずれ精度の影響を受けにくい回路基板である。該差が、8μmより大きくなると、図24(a)のように孔の周囲にランドが均一幅で形成されていないものとなり、信頼性の低い回路基板となる。
図13は、本発明の回路基板の孔ランド部を示す平面概略図である。図14は、図13の線Bにおける概略断面図であり、図15は、図13の線Cにおける概略断面図である。本発明の回路基板では、回路部の導電層の断面形状とランド部の導電層の断面形状が異なることが好ましい。このような場合、回路部の導電層とランド部の導電層との接続部における体積が大きくなるので、接続部での電気的信頼性が向上するという優位な効果をもたらす。回路部の導電層の断面形状とランド部の断面形状の組み合わせとしては、例えば、図14(a)−図15(b)、図14(a)−図15(c)、図14(b)−図15(a)、図14(b)−図15(c)、図14(c)−図15(a)、図14(c)−図15(b)を挙げることができる。
ランドの導電層において、最大高さを有する部位が孔内壁から孔内導電層厚みの範囲内に存在する本発明の回路基板(4)とは、ランドレス孔もしくは、図16に記載されているランド幅が極狭小である狭小ランド幅孔をいう。円柱状やテーパー状等、孔の穴開け形状に係わらず、このような孔を有する回路基板は高密度化に対応しており、本発明の回路基板の有効な実施形態となる。
以下実施例によって本発明を更に詳しく説明する。
サブトラクティブ法による回路基板の製造
樹脂フィルムラミネート
表1の組成からなる塗布液を用い、厚さ25μmのポリエチレンテレフタレートフィルム(三菱化学ポリエステルフィルム製)上に、カーテンコート法を用いて、アルカリ可溶性樹脂からなる第一樹脂層フィルム(第一樹脂層の厚さ20μm)を製造した。
Figure 2005286300
回路形成用基板として、510×340×0.4mmで、銅箔約12μm厚の銅張積層板A〜Dを用い、ドリルで0.15mmの径の貫通孔を複数形成し、無電解銅めっき−電解銅めっき処理(奥野製薬(株)、OPCプロセスM)を実施し、表面および貫通孔内壁に約12.5μm厚の銅めっき層を形成した。次に、ドライフィルム用ラミネーターを用いて120℃予熱条件で、上記第一樹脂層フィルムをラミネートし、第一樹脂層とした。その後、常温下でポリエチレンテレフタレートフィルムを剥離した。
第二樹脂層形成
樹脂フィルム層表面にコロナ帯電機(帯電トランス出力;+5.0kV)を用いて両面に電荷を与えた。表面電位を測定したところ、表面導電層上の第一樹脂層は+100V、孔上の樹脂フィルム部は+300Vであり、表面導電層上と孔上で電位差が生じていることが確認された。次に、三菱OPCプリンティングシステム用正電荷トナー(三菱製紙(株)製、「ODP−TW」)を用いて、バイアス電圧+200Vを印加して反転現像を行い、トナーを孔部以外全面に電着させた。続いて70℃で2分間加熱してトナーを定着させ、良好な第二樹脂層を得た。
樹脂付開口基板の製造
第二樹脂層が設けられていない孔上の第一樹脂層のみを、アルカリ水溶液を用いて、溶出除去することにより、図17に示したような樹脂付開口基板を形成した。該樹脂付開口基板を顕微鏡で観察したところ、孔部において第一樹脂層および第二樹脂層が存在しない部分を観察した。アルカリ溶出の条件を変えることで、図17で示した穴開け加工時のスルーホール径L1、銅めっき時のスルーホール径L2、第一樹脂層除去部の径L3は、表2に示した結果となった。
Figure 2005286300
第四樹脂層形成
第二樹脂層表面にコロナ帯電機(帯電トランス出力;+4.2kV)を用いて両面に電荷を与えた。表面電位を測定したところ、250Vであった。次に、アクリル樹脂性エマルジョン(特開2002−296847号公報の実施例1記載のトナー)を用いて、バイアス電圧+200Vを印加して反転現像を行い、孔内部の導電層上にトナーを付着させた。90度で2分間、トナーを熱定着し、第四樹脂層を得た。
第一樹脂層除去、第二樹脂層除去
第二樹脂層と第一樹脂層を、50℃の3%水酸化ナトリウム水溶液で一括除去し、水洗後90℃で20分間乾燥することにより、孔内部の導電層が第四樹脂層で被覆された基板を得た。スルーホール部を顕微鏡で観察したところ、第四樹脂層は、スルーホールに対して同心円状に形成されていた。図18で示した穴開け加工時のスルーホール径L4、銅めっき時のスルーホール径L5、第四樹脂層被覆部の径L6は、表3に示した結果となった。
Figure 2005286300
光架橋性樹脂層によるエッチングレジスト層形成
イエローセーフライト下で、ドライフィルムフォトレジスト用ラミネーターを用いて、10μm厚の市販ドライフィルムレジストを基板両面に熱圧着し、導電層上に光架橋性樹脂層を設けた。回路パターンを描画したフォトマスク(導体幅および間隙:50μm)を載せ、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。さらに、基板を反転して、逆面の光架橋性樹脂層に対しても同様に露光を行い、回路パターンの架橋部を形成した。キャリアーフィルムを剥離した後、未硬化の光架橋性樹脂層を、1質量%炭酸ナトリウム水溶液(30℃)を用いて溶出除去し、架橋部からなるエッチングレジスト層を形成した。
回路基板の製造
塩化第二鉄系のエッチング液(40℃、スプレー圧 3.0kg/cm)で処理し、露出している電解銅めっき層、無電解銅めっき層、銅張積層板の銅層を除去した。エッチングレジスト層として使用した光架橋性樹脂層の架橋部および第四樹脂層を3質量%水酸化ナトリウム水溶液(40℃)およびメチルエチルケトンで除去し、回路基板を得た。
回路基板の評価
(1)形状観察
得られた回路基板を顕微鏡観察したところ、スルーホール周囲部の導電層であるランドは、スルーホールと同心円状に形成されていた。図19で示した穴開け加工時のスルーホール径L7、銅めっき時のスルーホール径L8、ランド径L9、図2における非連結部における導電層の最大高さT1、回路部の導電層の厚みT2、ランド幅Lは、表4に示した結果となった。また、回路部およびスルーホール部に断線は確認されなかった。
Figure 2005286300
図3で示した孔のランド幅の最大値Lmaxと最小値Lminを100点測定し、その差の最大値を表5に示した。Lは平均ランド幅を示す。狭小ランド幅の回路基板C〜Dにおいて、該差は8μm以下であることを確認した。
Figure 2005286300
回路基板A〜Dにおいて、ランド部の導電層の断面形状と回路部の導電層の断面形状を観察したところ、表6のような結果となった。また、回路基板A〜Bでは、ランドの導電層において、最大高さを有する部位は孔内壁から孔内導電層厚みの範囲内に存在することを確認した。
Figure 2005286300
(2)信頼性試験
<熱衝撃試験>
回路基板から評価用基板(評価用ライン:24本)を20個切り出し、各々の製造後の導通抵抗を測定した。−65℃において5分間保持し、150℃において5分間保持するサイクルを1000回繰り返し、その後導通抵抗を測定した。導通抵抗が増大している評価用ライン数の割合を表7に示した。
<温度サイクル試験>
回路基板から評価用基板(評価用ライン:24本)を20個切り出し、各々の製造後の導通抵抗を測定した。−65℃において15分間保持し、150℃において15分間保持するサイクルを1000回繰り返し、その後導通抵抗を測定した。導通抵抗が増大している評価用ライン数の割合を表7に示した。
<飽和上記加圧試験>
回路基板を121℃、相対湿度100%、圧力 0.21MPaで保存し、168時間経過後にクラックが発生しているかを確認し、表7に結果を示した。
Figure 2005286300
本発明の回路基板A〜Dは非常に高い信頼性を有していることを確認した。
(比較例 1)
510×340×0.4mmの銅箔12μm厚の銅張り積層板を用い、ドリルで0.15mmの径の貫通孔を複数形成し、無電解銅めっき−電解銅めっき処理(奥野製薬(株)、OPCプロセスM)を実施し、表面および貫通孔内壁に約12.5μm厚の銅めっき層を形成した。イエローセーフライト下で、ドライフィルム用ラミネーターを用いて、10μm厚の市販ドライフィルムレジストを基板両面に熱圧着し、導電層上に光架橋性樹脂層を設けた。回路パターンを描画したフォトマスク(導体幅:50μm、導体間隙:50μm、ランド径:250μm)を載せ、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。さらに、基板を反転して、逆面の光架橋性樹脂層に対しても同様に露光を行い、回路パターンの架橋部を形成した。キャリアーフィルムを剥離した後、未硬化の光架橋性樹脂層を、1質量%炭酸ナトリウム水溶液(30℃)を用いて溶出除去し、架橋部からなるエッチングレジスト層を形成した。スルーホール部は架橋した光架橋性樹脂層でテンティングにより保護した。
塩化第二鉄系のエッチング液(40℃、スプレー圧 3.0kg/cm)で処理し、露出している電解銅めっき層、無電解銅めっき層、銅張積層板の銅層を除去した。エッチング処理終了後の光架橋性樹脂層を確認したところ、スルーホール部で剥がれているものがあった。エッチングレジスト層として使用した光架橋性樹脂層の架橋部を3質量%水酸化ナトリウム水溶液(40℃)で除去し、回路基板を得た。得られた回路基板を顕微鏡観察したところ、穴開け加工時のスルーホール径は150μm、銅めっき部のスルーホール径は125μmであった。ランド径は240μmであった。ランド幅の最大値と最小値の差を100点測定したところ、その最大値は17μmであり、ランドはスルーホールに対して同心円状に形成されておらず、ランド幅は不均一であった。また、光架橋性樹脂層が剥がれていた部分には段差が生じていた。
比較例1の回路基板の断面形状を観察したところ、回路部の導電層の形状は図15(c)のようであり、ランド部の導電層の形状は図14(c)のようになっており、同形状であることが確認された。
比較例1の回路基板において、実施例1記載の信頼性試験を行った結果を、表8に示した。比較例1の回路基板では、飽和蒸気加圧試験の結果は、実施例1で得られた回路基板と同様であったが、熱衝撃試験および温度サイクル試験の結果は低いものとなった。
Figure 2005286300
510×340×0.4mmの銅箔12μm厚の銅張り積層板を用い、ドリルで0.15mmの径の貫通孔を複数形成し、無電解銅めっき−電解銅めっき処理(奥野製薬(株)、OPCプロセスM)を実施し、表面および貫通孔内壁に約12.5μm厚の銅めっき層を形成した。イエローセーフライト下で、市販のポジ型(光分解型)電着フォトレジストを電着法により塗布し、貫通孔内壁を含む導電層上に光分解性樹脂層(厚み:8μm)を設けた。回路パターンのみを描画したフォトマスク(導体幅:50μm、導体間隙:50μm)を載せ、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。さらに、基板を反転して、逆面の光分解性樹脂層に対しても同様に露光を行い、非回路部の光分解性樹脂層を分解した。分解した光分解性樹脂層を、1質量%炭酸ナトリウム水溶液(30℃)を用いて溶出除去し、残存する光分解性樹脂層からなるエッチングレジスト層を形成した。塩化第二鉄系のエッチング液(40℃、スプレー圧 3.0kg/cm)で処理し、露出している電解銅めっき層、無電解銅めっき層、銅張積層板の銅層を除去した。エッチングレジスト層として使用した残存する光分解性樹脂層を3質量%水酸化ナトリウム水溶液(40℃)で除去し、回路基板を得た。得られた回路基板を顕微鏡観察したところ、穴開け加工時のスルーホール径は150μm、銅めっき部のスルーホール径は125μm、図5(c)における非連結部における導電層の最大高さT1=−5μm、回路部の導電層の厚みT2=24.5μm、ランド幅L=0μmであった。
実施例2で得られた回路基板に対して、実施例1記載の信頼性試験を行った結果を、表9に示した。実施例2の回路基板では、飽和蒸気加圧試験の結果は、実施例1で得られた回路基板と同様であったが、熱衝撃試験および温度サイクル試験の結果はわずかに低かった。
Figure 2005286300
セミアディティブ法による回路基板の製造
孔部の不要めっきレジスト層除去
ガラス基材エポキシ樹脂基板(340×510×0.1mm)F、H、およびIに、0.15mmφのスルーホールを開けた後、デスミア処理を施し、次いで無電解めっき処理を行い、スルーホール内部を含む表面に厚さ約0.5μmの無電解銅めっき層を第一導電層として設けた。イエローセーフライト下で、ドライフィルムフォトレジスト用ラミネーターを用いて、20μm厚の回路形成用ドライフィルムフォトレジストを基板両面に熱圧着し、導電層上に光架橋性樹脂層を設けた。
次いで、常温下でキャリアーフィルムを剥離した後、光架橋性樹脂層表面にコロナ帯電機(帯電トランス出力;+5.0kV)を用いて両面に電荷を与えた。続いて、三菱OPCプリンティングシステム用正電荷トナー(三菱製紙(株)製、「ODP−TW」)を用いて、バイアス電圧+200Vを印加して反転現像を行い、該トナーを孔部以外全面に電着させた。続いて70℃で2分間加熱してトナーを定着させ、良好な第二樹脂層を得た。
次に、孔上の光架橋性樹脂層のみを光架橋性樹脂層除去液を用いて溶解除去した。スルーホール部を顕微鏡で観察したところ、スルーホール周囲部の光架橋性樹脂層は、スルーホールと同心円状に除去されていた。図20で示した穴開け加工時のスルーホール径L10、めっき加工時のスルーホール径L11、光架橋性樹脂層除去部の径L12は、表10に示した結果となった。
Figure 2005286300
回路部の不要めっきレジスト層除去
イエローセーフライト下で、第四樹脂層上に回路パターンを描画したフォトマスク(導体幅および間隙:50μm)を載せ、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。さらに、基板を反転して、逆面に対しても同様に露光を行い、架橋部を形成した。次いで、露光処理が終了した基板に対し、キシレンおよび1質量%炭酸ナトリウム水溶液(30℃)を用いて、第二樹脂層および未硬化の光架橋性樹脂層を溶出除去し、回路部に相当する第一導電層を露出させた。
回路部の形成
次いで、電解銅めっきを行って、第一導電層上に厚さ約12μmの電解銅めっき層を、第二導電層として形成した。続いて、水酸化ナトリウム水溶液で処理し、レジスト層として使用した光架橋性樹脂の架橋部を剥離除去した。
さらに、硫酸−過酸化水素系のエッチング液(30℃、スプレー圧:2.0kg/cm)で処理し、露出している第一導電層を除去し、回路基板を得た。
回路基板の評価
(1)形状観察
得られた回路基板を顕微鏡で観察したところ、ランドはスルーホールと同心円状に除去されていた。図21で示した穴開け加工時のスルーホール径L13、めっき部のスルーホール径L14、ランド径L15、図2における非連結部における導電層の最大高さT1、回路部の導電層の厚みT2、ランド幅Lは、表11に示した結果となった。また、回路部およびスルーホール部に断線は確認されなかった。
Figure 2005286300
図3で示した孔のランド幅の最大値Lmaxと最小値Lminを100点測定し、その差の最大値を表12に示した。Lは平均ランド幅を示す。狭小ランド幅の回路基板H〜Iにおいて、該差はランド幅の25%以下であることを確認した。
Figure 2005286300
回路基板F、H〜Iにおいて、ランド部の導電層の断面形状と回路部の導電層の断面形状を観察したところ、表13のような結果となった。また、回路基板Fでは、ランドの導電層において、最大高さを有する部位は孔内壁から孔内導電層厚みの範囲内に存在することを確認した。
Figure 2005286300
(2)信頼性試験
実施例1に記載の方法で、回路基板F、H〜Iに対して、信頼性試験を行い、その結果を表14に示した。
Figure 2005286300
本発明の回路基板F、H〜Iは、非常に高い信頼性を有していることを確認した。
ガラス基材エポキシ樹脂基板(340×510×0.1mm)に、0.15mmφのスルーホールを開けた後、デスミア処理を施し、無電解めっき処理を行い、スルーホール内部を含む表面に厚さ約0.5μmの無電解銅めっき層を第一導電層として設けた。ドライフィルム用ラミネーターを用いて、イエローセーフライト下で、市販の光架橋性ドライフィルムフォトレジストを熱圧着したのち、フォトマスク(ランドレス用。導体幅および間隙:50μm)を介して、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。次いで、1質量%の炭酸ナトリウム水溶液(液温35℃)にてアルカリ溶出を行うことにより、非回路部にめっきレジスト層を形成した。
次いで、電解銅めっきを行って、第一導電層が露出した部分の表面に、厚さ約12μmの第二導電層を形成した。次いで、40℃の3質量%水酸化ナトリウム溶液で処理し、フォトレジスト層を除去した。続いて、硫酸−過酸化水素系のエッチング液(30℃、スプレー圧:2.0kg/cm)で処理し、第一導電層をエッチングし、回路基板を得た。得られた回路基板を顕微鏡で観察したところ、穴開け加工時のスルーホール径は150μm、銅めっき部のスルーホール径は126μmであった。図5(c)における非連結部における導電層の高さT1=−0.5μm、回路部の導電層の厚みT2=11.5μm、L=0μmであった。
実施例4で得られた回路基板に対して、実施例1記載の信頼性試験を行った結果を、表15に示した。実施例4の回路基板では、飽和蒸気加圧試験の結果は、実施例3で得られた回路基板と同様であったが、熱衝撃試験および温度サイクル試験の結果はわずかに低かった。
Figure 2005286300
(比較例2)
ガラス基材エポキシ樹脂基板(340×510×0.1mm)に、0.15mmφのスルーホールを開けた後、デスミア処理を施し、無電解めっき処理を行い、スルーホール内部を含む表面に厚さ約0.5μmの無電解銅めっき層を第一導電層として設けた。ドライフィルム用ラミネーターを用いて、イエローセーフライト下で、市販の光架橋性ドライフィルムフォトレジストを熱圧着したのち、フォトマスク(導体幅:50μm、導体間隙:50μm、ランド径:250μm)を介して、吸引密着機構を有する焼付用高圧水銀灯光源装置(ユニレックURM300、ウシオ電機製)を用い、30秒間紫外線露光を行った。次いで、1質量%の炭酸ナトリウム水溶液(液温35℃)にてアルカリ溶出を行うことにより、非回路部にめっきレジスト層を形成した。
次いで、電解銅めっきを行って、第一導電層が露出した部分の表面に、厚さ約12μmの第二導電層を形成した。次いで、40℃の3質量%水酸化ナトリウム溶液で処理し、フォトレジスト層を除去した。続いて、硫酸−過酸化水素系のエッチング液(30℃、スプレー圧:2.0kg/cm)で処理し、第一導電層をエッチングし、回路基板を得た。得られた回路基板を顕微鏡で観察したところ、穴開け加工時のスルーホール径は150μm、銅めっき部のスルーホール径は126μmであった。図2(a)における非連結部における導電層の高さT1=11.5μm、回路部の導電層の厚みT2=11.5μm、ランド径は260μmであった。孔のランド幅の最大値と最小値を100点測定したところ、その差の最大値は18μmであり、ランドはスルーホールに対して同心円状に形成されておらず、ランド幅は不均一であった。
比較例2の回路基板の断面形状を観察したところ、回路部の導電層の形状は図15(b)のようであり、ランド部の導電層の形状は図14(b)のようになっており、同形状であることが確認された。
比較例2の回路基板において、実施例1記載の信頼性試験を行った結果を、表16に示した。比較例2の回路基板では、飽和蒸気加圧試験の結果は、実施例3で得られた回路基板と同様であったが、熱衝撃試験および温度サイクル試験の結果は低いものとなった。
Figure 2005286300
本発明は、プリント配線板、半導体装置等に利用することができる。
本発明の回路基板の孔ランド部を表す概略平面図。 図1の線A部分における概略断面図。 本発明の回路基板の孔ランド部を表す概略平面図。 本発明の回路基板の孔ランド部を表す概略平面図。 図4の線A部分における概略断面図。 図4の線A部分における概略断面図。 図4の線A部分における概略断面図。 図4の線A部分における概略断面図。 図4の線A部分における概略断面図。 本発明の回路基板の一例を表す概略断面図。 本発明の回路基板の一例を表す概略断面図。 本発明の回路基板の一例を表す概略断面図。 本発明の回路基板の孔ランド部を表す概略平面図。 図13の線B部分における概略断面図。 図13の線C部分における概略断面図。 本発明の回路基板の一例を表す概略断面図。 本発明の実施例において、一工程を表す概略断面図。 本発明の実施例において、一工程を表す概略断面図。 本発明の実施例において、一工程を表す概略断面図。 本発明の実施例において、一工程を表す概略断面図。 本発明の実施例において、一工程を表す概略断面図。 多層回路基板の一例を表す概略断面図。 孔とランドを表す平面概略図。 孔とランドの位置ずれを表す平面概略図。 孔径、孔間距離、回路部の導電層幅が同じ場合における(a)狭小ランド幅の孔と(b)広大ランド幅の孔とを比較した概略平面図。 (a)孔ランド部を表す平面概略図と、(b)(a)の線A部分における概略断面図。 孔径、孔間距離、回路部の導電層幅が同じ場合における(a)狭小ランド幅の孔と(b)広大ランド幅の孔において、位置ずれを比較した概略平面図。 従来技術において、一工程を表す概略断面図。 従来技術において、一工程を表す概略断面図。 従来技術において得られる回路基板の孔とランドおける(a)概略平面図、(b)(a)の線A部分における概略断面図、(c)(a)の線A部分における概略断面図。
符号の説明
1 絶縁性基板
2 導電層
3 孔
5 第一樹脂層
6 第二樹脂層
10 第四樹脂層
12 第一導電層
13 第二導電層
16 孔内壁の導電層
17 孔
18 ランド
25 光架橋性樹脂層
28 回路部
31 スルーホール(貫通孔)
32 バイアホール(非貫通孔)
33 インタースティシャルバイアホール
34 電着フォトレジスト
38 ドライフィルムフォトレジスト
39 架橋部

Claims (4)

  1. 絶縁性基板上に導電層による回路部が形成され、かつ内壁を導電層で被覆または充填された貫通孔および/または非貫通孔を有する回路基板において、貫通孔および/または非貫通孔のランドが該孔に対して同心円状に連続して形成されており、絶縁性基板の角部を基準点として、ランドの非連結部における導電層の最大高さが−5μm以上、回路部の導電層の厚み以下であり、また該基準点からのランド幅が0〜40μmであることを特徴とする回路基板。
  2. ランド幅の最大値と最小値との差が8μm以下であることを特徴とする請求項1記載の回路基板。
  3. 回路部の導電層の断面形状とランド部の導電層の断面形状が異なることを特徴とする請求項1または2記載の回路基板。
  4. ランドの導電層において、最大高さを有する部位が孔内壁から孔内導電層厚みの範囲内に存在することを特徴とする請求項1〜3のいずれか記載の回路基板。
JP2004362997A 2004-03-03 2004-12-15 回路基板 Pending JP2005286300A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004362997A JP2005286300A (ja) 2004-03-03 2004-12-15 回路基板
PCT/JP2005/003490 WO2005086552A1 (ja) 2004-03-03 2005-03-02 回路基板の製造方法および回路基板
US10/598,524 US7679004B2 (en) 2004-03-03 2005-03-02 Circuit board manufacturing method and circuit board
DE112005000522T DE112005000522T5 (de) 2004-03-03 2005-03-02 Platinen-Herstellungsverfahren und Platine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004059635 2004-03-03
JP2004362997A JP2005286300A (ja) 2004-03-03 2004-12-15 回路基板

Publications (1)

Publication Number Publication Date
JP2005286300A true JP2005286300A (ja) 2005-10-13

Family

ID=35184290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362997A Pending JP2005286300A (ja) 2004-03-03 2004-12-15 回路基板

Country Status (1)

Country Link
JP (1) JP2005286300A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
KR20170097687A (ko) * 2014-12-16 2017-08-28 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131595A (ja) * 1986-11-20 1988-06-03 日本電気株式会社 印刷配線板の製造方法
JPH05145219A (ja) * 1991-11-22 1993-06-11 Meikoo:Kk ランドレスプリント配線板の製造方法
JPH08288644A (ja) * 1995-04-17 1996-11-01 Kokusai Electric Co Ltd プリント基板の製造方法
JPH1155069A (ja) * 1997-08-05 1999-02-26 Tdk Corp 樹脂封止表面実装型電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131595A (ja) * 1986-11-20 1988-06-03 日本電気株式会社 印刷配線板の製造方法
JPH05145219A (ja) * 1991-11-22 1993-06-11 Meikoo:Kk ランドレスプリント配線板の製造方法
JPH08288644A (ja) * 1995-04-17 1996-11-01 Kokusai Electric Co Ltd プリント基板の製造方法
JPH1155069A (ja) * 1997-08-05 1999-02-26 Tdk Corp 樹脂封止表面実装型電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
KR20170097687A (ko) * 2014-12-16 2017-08-28 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들
JP2018504776A (ja) * 2014-12-16 2018-02-15 アンフェノール コーポレイション プリント回路基板のための高速インターコネクト
US10993331B2 (en) 2014-12-16 2021-04-27 Amphenol Corporation High-speed interconnects for printed circuit boards
KR102617568B1 (ko) 2014-12-16 2023-12-27 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들

Similar Documents

Publication Publication Date Title
JP4520392B2 (ja) プリント基板の製造方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
JPH04309290A (ja) プリント配線板の製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
KR100969439B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JP2011071181A (ja) プリント配線板
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
JP4676317B2 (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
CN214381571U (zh) 具导通孔的电路板线路结构
CN112996259B (zh) 一种不同铜厚线路板的制作方法
JP2005286300A (ja) 回路基板
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TWI420992B (zh) 電路板製作方法
JP2007095910A (ja) 配線基板の製造方法
JP2004152935A (ja) 印刷配線板
JP2005108941A (ja) 多層配線板及びその製造方法
TWI419629B (zh) 電路板製作方法
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2002134909A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Effective date: 20100422

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100615

Free format text: JAPANESE INTERMEDIATE CODE: A02