JPH06216258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06216258A
JPH06216258A JP5021738A JP2173893A JPH06216258A JP H06216258 A JPH06216258 A JP H06216258A JP 5021738 A JP5021738 A JP 5021738A JP 2173893 A JP2173893 A JP 2173893A JP H06216258 A JPH06216258 A JP H06216258A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
metal
circuit board
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5021738A
Other languages
English (en)
Other versions
JP3457348B2 (ja
Inventor
Hirokazu Ezawa
弘和 江澤
Masahiro Miyata
雅弘 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02173893A priority Critical patent/JP3457348B2/ja
Priority to GB9326286A priority patent/GB2274353B/en
Priority to CN93121366A priority patent/CN1042777C/zh
Priority to US08/179,714 priority patent/US5480839A/en
Priority to KR1019940000528A priority patent/KR0127264B1/ko
Publication of JPH06216258A publication Critical patent/JPH06216258A/ja
Priority to US09/000,865 priority patent/USRE37882E1/en
Application granted granted Critical
Publication of JP3457348B2 publication Critical patent/JP3457348B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

(57)【要約】 【目的】 製造が容易であり、かつ、少ない工程で配線
間を接続するための金属柱を形成し、同時に絶縁膜の平
坦化を行うことが可能な半導体装置の製造方法を提供す
る。 【構成】 表面がシリコン熱酸化膜で絶縁されている半
導体基板１に所定のパターンを有する下層の配線２をス
パッタリングなどで形成する。この下層配線２上に接続
電極となる金属柱１１をスクリーン印刷により形成す
る。これを完全に埋めるようにポリイミド絶縁膜３を形
成してから、この絶縁膜をエッチバックして金属柱先端
を露出させる。その後この先端に接するように絶縁膜３
の上に配線４を施してこの両配線を電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、とくに複数の半導体チップを搭載する多層配線
基板の配線間を接続する方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高密度化、小形化を
図るために集積回路素子や個別半導体素子などが形成さ
れている半導体チップを複数個１つのパッケージに収め
るマルチチップパッケージが用いられるようになった。
特に、電子機器の機能の大規模化・高速化が求められる
につれて、例えば、論理ＬＳＩのゲート当たりの遅延時
間は数１００ｐｓと高速化している。これに対して、プ
リント配線基板に多数のＤＩＰ（dualinline package）
やプラグインパッケージを搭載する従来の実装形態では
高速化したＬＳＩの性能を十分発揮させることができな
い。つまり信号の伝搬時間に関してチップ間の配線が長
いのでこの遅延時間を短縮することができないのであ
る。そのために現在１枚のセラミック基板もしくはシリ
コンなどの半導体基板上に多くの半導体チップを搭載
し、半導体チップ間の配線長を非常に短くした高性能の
高密度実装のマルチチップモジュール（multichip modu
le:MCM）が開発されている。そして、回路基板や半導体
基板上の配線間を接続することはＩＣやＬＳＩなどの半
導体装置を形成する上で重要な製造工程の一つである。
特に、半導体装置の高集積化、小型化が進むに連れて回
路基板上に多層配線を形成し、その多層配線間を効率的
に接続することは高性能の半導体装置を形成するために
は必要不可欠である。
【０００３】図１０を参照して従来のＭＣＭの多層配線
基板の多層配線間の接続方法を説明する。例えば、表面
に厚さ１０００オングストロ−ムの熱酸化膜が形成され
たシリコン基板１の上に、所望のパタ−ンを有する第１
層配線２を形成する。この配線２は、各層の厚さが約６
００オングストロ−ムの２層のＴｉ層とこの２つのＴｉ
層に挟まれた厚さ約３μｍのＣｕ層からなるＴｉ／Ｃｕ
／Ｔｉの積層構造を有しており、その製造方法は、真空
蒸着法またはスパッタリング法などを利用している。続
いて、例えば、ポリイミドの溶液を半導体基板全面に塗
布し乾燥させてポリイミド絶縁膜３を形成する。そし
て、リソグラフィを用いて、ポリイミド膜３にコンタク
ト孔３１を形成した後に層間絶縁膜となるポリイミド膜
３を形成する。次いで、この上にＴｉ／Ｃｕ／ＴｉやＡ
ｌなどの第２層配線４を第１層配線と同様な工程で形成
する。この時、第２層配線４は前記コンタクト孔３１内
にも形成されるので、第１層及び第２層配線は互いに電
気的に接続される。この工程を繰り返してさらに多層の
配線が相互に接続される。
【０００４】
【発明が解決しようとする課題】コンタクト孔開孔の際
には、フォトリソグラフィ−技術、ＲＩＥなどのエッチ
ング技術、フォトレシスト剥離などの工程を必要とす
る。ポリイミドの場合は、コリン溶液によりウエットエ
ッチングが出来るが、有機絶縁膜の加工は、ウエットエ
ッチングが出来ず、ドライエッチングに頼るか、ウエッ
トエッチング溶液の使用に大幅な制限のある場合が多い
ため、膜の持つ特性と製造コストが両立出来ない。ま
た、層間絶縁膜の膜厚が約１０μｍであるため上層配線
の密度が高くなると、上層配線形成の際下層の平坦化が
必要とされる。本発明は、この様な事情により成された
もので、製造が容易であり、しかも少ない工程数で配線
間を接続するための金属柱を形成し、同時に絶縁膜の平
坦化も行うことが可能な半導体装置の製造方法を提供す
ることを目的にしている。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
を搭載するＭＣＭの多層配線基板などの回路基板や半導
体基板の配線上に金属柱をスクリーン印刷により形成
し、この上に絶縁膜を被覆し、この金属柱を絶縁膜から
露出させ、その上に上層の配線を形成してこれら配線間
を接続することを特徴としている。すなわち、本発明の
半導体装置の製造方法は、複数の半導体チップが搭載さ
れる半導体基板又は絶縁基板からなる回路基板に下層の
配線を形成する工程と、前記下層の配線の所望の位置に
対応した開口を有するスクリーン版を用いて金属ペース
トをスクリーン印刷し、印刷された金属ペーストを熱処
理による乾燥及び焼成を行って、前記回路基板上の前記
下層の配線を含む所定の領域に金属柱を形成する工程
と、前記金属柱の先端部が露出するように前記下層の配
線と前記金属柱とを被覆する絶縁膜を形成する工程と、
前記金属柱の露出した先端部に重なるように前記絶縁膜
の上に上層の配線を形成する工程とを備えていることを
特徴としている。
【０００６】前記金属柱の先端部が露出するように前記
下層の配線と前記金属柱とを被覆する絶縁膜を形成する
工程において、前記回路基板上に、前記下層の配線及び
前記金属柱を埋め込むように層間絶縁膜を形成し、その
後この絶縁膜表面を前記金属柱の先端部が露出するまで
エッチバックする前記回路基板に半導体基板を用いる場
合において、この半導体基板の表面を絶縁膜で被覆す
る。所望の配線パターンの開口を有するスクリーン版を
介して金属ペーストを前記回路基板の上にスクリーン印
刷し、印刷された金属ペーストを熱処理による乾燥及び
焼成によって前記回路基板上に前記下層の配線又は前記
上層の配線もしくは前記上層及び下層の配線の双方を形
成することができる。
【０００７】
【作用】スクリーン印刷を利用して配線間を接続する接
続電極などの導電膜を半導体基板や回路基板などに形成
するので、リソグラフィ工程やエッチング工程を用い、
かつ、エッチバックを行うと、層間絶縁膜の表面が平坦
化されるので、改めて平坦化工程を行うこと無く層間絶
縁膜に形成された開口を介して配線間接続を行う従来の
工程に比較して大幅な工程削減が可能になる。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１及至図４を参照して第１の実施例を説明す
る。図１は、この実施例に係る多層配線基板の断面図、
図２乃至図４は、その製造工程断面図である。回路基板
になる半導体基板１は、シリコン半導体基板からなり、
半導体基板主面上に厚さ約１０００オングストロ−ムの
シリコンの熱酸化膜（図示せず）が形成されていて、そ
の上に多層配線が形成される。この実施例ではシリコン
半導体基板を用いているが、この基板は、半導体チップ
などを搭載するＡｌＮなどからなる回路基板でも良い。
また、シリコン半導体基板を用いるにしても、その上に
ポリイミドなど層間絶縁膜を形成し、この上に前記多層
配線を形成することも可能である。この表面にシリコン
熱酸化膜が形成された半導体基板１上には所定のパタ−
ンを有する下層の第１の配線２を形成する。この第１の
配線２は、半導体基板１上の最初の配線層でも良く、ま
た、すでに何層か形成されていても良い。
【０００９】真空蒸着法やスパッタリング法によりＴｉ
又はＴｉを含むバリアメタルを約１０００オングストロ
−ム、Ｃｕを約３μｍ、Ｐｄを約１０００オングストロ
−ム連続して堆積した後にリソグラフィ工程を用いてパ
ターニングし、例えば、ＰｄはＨＣｌ、ＨＮＯ3 、ＣＨ
3 ＣＯＯＨの混液、Ｃｕ、ＴｉはＨ2 Ｏ2 とＣ6 Ｈ8Ｏ
7 の混液を用いてエッチングし、第１の配線である配線
幅２０〜３０μｍのＰｄ／Ｃｕ／Ｔｉ系金属配線パター
ンを形成する。基板上にフォトレジストを形成しこれを
エッチングして配線パターンを形成し、このフォトレジ
ストを介して基板上に配線用金属を蒸着法などで堆積
し、最終的にフォトレジストを除去して基板上に配線パ
ターンを形成することもできる。その後、金属配線パタ
ーン２上の３０〜５０μｍ2 程度のほぼ正方形のアラウ
ンド部に後述するスクリーン印刷法により配線間を接続
する接続電極である金属柱１１を形成する（図２）。印
刷用の金属ペーストは、例えば、粒径が約２０００オン
グストロ−ムのＡｕ粒子、ガラスフリット（ＰｂＯ）量
が１５ｗｔ％以下の材料を用いた。
【００１０】第１の配線２の上にＡｕペーストをスクリ
ーン印刷した後に、大気中で昇温速度２００℃／ｈｒ、
４５０℃で３０分保持し、焼成して前記Ａｕの金属柱１
１を形成する。Ａｕは第１の配線２表面のＰｄ層と良好
な密着性を有しており、接触抵抗が小さい。次いで、粘
度約２００００ｃｐのポリイミド溶液をこの半導体基板
１上に滴下し、５００ｒｐｍ／１０秒、１５００ｒｐｍ
／１５秒のスピン回転を順次行った後、窒素雰囲気中で
１５０℃／６０分の乾燥固化して約３０μｍ厚のポリイ
ミド膜の層間絶縁膜３を形成する（図３）。層間絶縁膜
はポリイミドに限らず、ＰＳＧやシリコン酸化膜などを
用いても良い。次で、この層間絶縁膜３の全面をコリン
溶液でエッチバックし、Ａｕ金属柱１１の先端を露出さ
せてから３２０℃／３０分の最終固化を行って層間絶縁
膜３を完全に形成する（図４）。次いで、前述と同じ方
法で、上層のＰｄ／Ｃｕ／Ｔｉからなる第２の配線４を
形成する。図示はしないが、この配線４上に次ぎの層間
絶縁膜を介して第３、第４或いはそれ以上の配線を形成
するか、すぐＢＰＳＧなどからなる保護絶縁膜５を形成
しても良い。
【００１１】この図に示すように第１及び第２の配線を
接続するには、接続電極であるＡｕ金属柱１１を用い
る。この接続電極１１は、層間絶縁膜３に埋め込まれて
上下にある２つの配線を電気的に接続している。ペース
ト焼成したＡｕはＰｂＯを含んでおり、結晶粒も小さ
く、比抵抗値は約５μΩｃｍとバルクに比較して高い値
を示すが、層間絶縁膜の耐熱限界が原因で多層配線形成
後の高温アニールにより再結晶・結晶粒粗大化が実施で
きなくても、金属柱を高さ約２０μｍ、直径約３０μｍ
で近似したときの抵抗値は１．４ｍΩであり、半導体装
置としての特性に支障を来さない。また、表面酸化が無
いので、Ａｕ金属柱と第２の配線との接触抵抗も小さく
なる。また、この実施例によれば、ポリイミドをエッチ
バックすることにより、金属柱の先端を露出させるとと
もに平坦化も行われる。したがって、その上の金属配線
形成にスクリーン印刷法を用いることも可能である。し
かし、金属ペーストの焼成温度の上限が層間絶縁膜の耐
熱温度以下に制限されるために使用できるペースト材料
は制約を受ける。
【００１２】本発明は、スクリーン印刷法を利用するこ
とに特徴がある。スクリーン印刷は版に張設されたスク
リーンに主として写真製版法により開口部と非開口部と
からなる図形パターンを形成してスクリーン印刷版を形
成し、このスクリーン印刷版の上に印刷用のインキを置
きスクリーン面にスキージを摺接させて前記開口部から
インキを押出すことによりスクリーンの下に配置された
被印刷面に図形パターンを転写する方式である。印刷方
法としては、図５による方法と図６による方法とがあ
る。図５は、スクリーン印刷機によるスクリーン印刷中
の模式断面図である。版１５は、木又は金属の矩形の枠
体１２にスクリーン１３をその四辺を引張って所定の張
力を持たせた状態で接着剤などを用いて取付けて構成さ
れている。そして、印刷を行うときは、印刷台１４上に
真空吸着などにより載置固定された半導体基板１とスク
リーン１３との間にギャップ（ｄ）をとり、枠体１２を
固定して版１５を印刷機本体にセットする。
【００１３】この時スクリーン１３は二点鎖線で示す様
に水平に張った状態にある。この状態でスクリーン上に
インキ１６を塗布する。次いで、スキージ１７をスクリ
ーン１３に圧接させてスクリーン１３を半導体基板１の
表面に押圧し接触させる。この時スクリーン１３は伸ば
されて実線で示した状態になっている。この状態でスキ
ージ１７を矢印の方向へ移動させ、スクリーン１３の開
口部を通してインキ１６を半導体基板１へ転写する。ス
キージ１７の移動に伴いスクリーン１３は、その張力に
より順次、いわゆる版離れしながら半導体基板１との接
触位置が移って印刷が行われる。本実施例では、図６の
印刷方法を用いた。図６は、スクリーン印刷機によるス
クリーン印刷中の模式断面図、図７はその平面図であ
る。この印刷機は、固定枠体１８と、可動枠体１９とを
備え、可動枠体１９は固定枠体１８を支点として移動す
る。半導体基板１のスクリーン印刷面と可動枠体１９と
のなす角度をθとすると、スキージ１７の移動に合わせ
て版１５の自由端の可動枠体１９を上方へ持ち上げて前
記角度θをθ1 、θ2 、θ3 と順に大きくすることによ
り、半導体基板１のスクリーン印刷面と版１５との間の
ギャップｄが印刷時に常にゼロである。スキージ押圧な
どによる版１５の変形が無いので印刷精度が向上する。
【００１４】前記実施例では、複数の集積回路素子や個
別半導体素子などからなる半導体チップが搭載される回
路基板として半導体基板を用いているが、これは、導電
性であるので、その表面は、シリコンなどの酸化膜やポ
リイミドなどの絶縁膜を形成する。そして、この上に半
導体チップを搭載する。この絶縁膜の一部は、例えばこ
の半導体装置の構成要素に含まれるキャパシタの誘電体
として用いることもできる。抵抗を形成する場合には、
絶縁膜の上に導電膜をスクリーン印刷などで適宜の領域
に形成する。
【００１５】つぎに、図８を参照して第２の実施例を説
明する。図は、この実施例により形成された半導体装置
の回路基板の断面図である。回路基板１には、ＡｌＮ基
板を利用し、その上に多層配線が形成される。この実施
例ではシリコン半導体基板を用いているが、この基板
は、半導体チップなどを搭載するＡｌＮなどからなる回
路基板でも良い。このＡｌＮ基板１上に所定のパタ−ン
を有する第１の配線２を形成する。この配線を形成する
には、まず、ガラスフリット（ＰｂＯ）を１５ｗｔ％以
下含むＡｇやＣｕなどの金属ペーストを、例えば、図６
に示す所定の配線パターンを有するスクリーンを介して
ＡｌＮ基板１上に塗布印刷し、これを焼成してこのＡｇ
などからなる配線幅２０〜３０μｍの第１の配線２を形
成する。次いで、第１の金属配線２上の３０〜５０μｍ
2 程度のほぼ正方形のアラウンド部にスクリーン印刷法
により配線間を接続する接続電極である金属柱１１を形
成する。印刷用の金属ペーストは、例えば、粒径が約２
０００オングストロ−ムのＡｕ粒子、ガラスフリット
（ＰｂＯ）量が１５ｗｔ％以下の材料を用いた。
【００１６】第１の配線２の上にＡｕペーストをスクリ
ーン印刷した後に、大気中で昇温速度２００℃／ｈｒ、
４５０℃で３０分保持し、焼成して前記Ａｕの金属柱１
１を形成する。次いで、粘度約２００００ｃｐのポリイ
ミド溶液をこの半導体基板１上に滴下し、５００ｒｐｍ
／１０秒、１５００ｒｐｍ／１５秒のスピン回転を順次
行った後、窒素雰囲気中で１５０℃／６０分の乾燥固化
して約３０μｍ厚のポリイミド膜の層間絶縁膜３を形成
する。次いで、この層間絶縁膜３の全面をコリン溶液で
エッチバックし、Ａｕ金属柱１１の先端を露出させてか
ら３２０℃／３０分の最終固化を行って層間絶縁膜３を
完全に形成する。次いで、前述と同じ様に図６に示すス
クリーンを用いて第２の配線４を形成する。その上にＰ
ＳＧなどからなる保護絶縁膜５を形成する。第２の配線
に用いる材料は、金属ペーストの焼成温度の上限が層間
絶縁膜の耐熱温度以下に制限されるために使用できる材
料は制約を受ける。この実施例は第１の配線、第２の配
線及び金属柱ともスクリーン印刷で形成しているので、
前述の実施例よりさらに工程が簡略化する。
【００１７】次ぎに、図９を参照して第３の実施例を説
明する。図は、この実施例により形成された半導体装置
の回路基板の断面図である。回路基板１には、ＡｌＮ基
板を用い、この表面には所定のパタ−ンを有する第１の
配線２を形成する。真空蒸着法やスパッタリング法によ
りＴｉ又はＴｉを含むバリアメタルを約１０００オング
ストロ−ム、Ｃｕを約３μｍ、Ｐｄを約１０００オング
ストロ−ム連続して堆積した後にリソグラフィ工程を用
いてパターニングし、例えば、ＰｄはＨＣｌ、ＨＮ
Ｏ3 、ＣＨ3 ＣＯＯＨの混液、Ｃｕ、ＴｉはＨ2 Ｏ2 と
Ｃ6 Ｈ8 Ｏ7 の混液を用いてエッチングし、第１の配線
である配線幅２０〜３０μｍのＰｄ／Ｃｕ／Ｔｉ系金属
配線パターン２を形成する。その後、金属配線パターン
２上の３０〜５０μｍ2 程度のほぼ正方形のアラウンド
部上にスクリーン印刷法により配線間を接続する金属柱
１１を形成する。印刷用の金属ペーストは、例えば、粒
径が約２０００オングストロ−ムのＡｕ粒子、ガラスフ
リット（ＰｂＯ）量が１５ｗｔ％以下の材料を用いた。
第１の配線２の上にＡｕペーストをスクリーン印刷した
後に、大気中で昇温速度２００℃／ｈｒ、４５０℃で３
０分保持し、焼成して前記Ａｕの金属柱１１を形成す
る。
【００１８】次いで、粘度約２００００ｃｐのポリイミ
ド溶液をこの半導体基板１上に滴下し、５００ｒｐｍ／
１０秒、１５００ｒｐｍ／１５秒のスピン回転を順次行
った後、窒素雰囲気中で１５０℃／６０分の乾燥固化し
て約３０μｍ厚のポリイミド膜の層間絶縁膜３を形成す
る。次いで、この層間絶縁膜３の全面をコリン溶液でエ
ッチバックし、Ａｕ金属柱１１の先端を露出させてから
３２０℃／３０分の最終固化を行って層間絶縁膜３を完
全に固化する。次いで、スクリーン印刷法で第２の配線
４を形成する。この配線を形成するには、まず、ガラス
フリット（ＰｂＯ）を１５ｗｔ％以下含むＡｇやＣｕ、
Ａｌなどの金属ペーストを、例えば、図６に示す所定の
配線パターンを有するスクリーンを介してＡｌＮ基板１
上に塗布印刷する。そして、これを焼成してＡｇなどか
らなる配線幅２０〜３０μｍの第２の配線４を形成す
る。その上にＰＳＧなどからなる保護絶縁膜５を形成す
る。
【００１９】この実施例では、第１の配線の形成にはス
パッタリング法を用い、第２の配線の形成にはスクリー
ン印刷法を用いているが、第１の配線をスクリーン印刷
で形成し、第２の配線をスパッタリングで形成すること
も可能である。前記スクリーン印刷により形成される金
属柱は、前述の実施例ではＡｕを用いたが、これ以外に
もＰｄ、Ｐｔ、Ａｇなどの材料を用いることが可能であ
る。以上、本発明の実施例において、配線形成には、ス
パッタリング、真空蒸着、スクリーン印刷などの方法を
利用しているが、本発明は、これらに限定すること無
く、例えば、蒸発させた金属を不活性ガスにより微粒子
化し、この微粒子を微粒子の発生した場所と回路基板が
載置されている場所との間の差圧を利用して、この回路
基板上に微粒子を吹付けて微粒子から構成した配線を回
路基板に形成するいわゆるガスデポジション法を利用す
ることもできる。
【００２０】
【発明の効果】本発明は、以上の構成により、基板上の
多層配線を形成するに際して、スクリーン印刷法により
配線間を接続する導電膜を形成するので、層間絶縁膜に
開口を設ける必要がなく、これを形成するためのリソグ
ラフィ工程やエッチグ工程を省略することができる。ま
た、層間絶縁膜をエッチバックしてこの導電膜を露出さ
せるときにこの層間絶縁膜の表面を平坦化するので、層
間絶縁膜の上に形成される上層の配線は、エッチバック
後連続して形成することが可能になり、製造工程を大幅
に短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の多層配線基板の断面
図。
【図２】図１の多層配線基板の製造工程断面図。
【図３】図１の多層配線基板の製造工程断面図。
【図４】図１の多層配線基板の製造工程断面図。
【図５】本発明に用いるプリント印刷方式の説明断面
図。
【図６】本発明に用いるプリント印刷方式の説明断面
図。
【図７】図６のプリント印刷方式の説明平面図。
【図８】本発明の第１の実施例の多層配線基板の断面
図。
【図９】本発明の第１の実施例の多層配線基板の断面
図。
【図１０】従来の多層配線基板の断面図。
【符号の説明】
１ 基板（回路基板、半導体基板） ２ 第１の配線 ３ 層間絶縁膜 ４ 第２の配線 ５ 絶縁保護膜 １１ 導電膜（金属柱） １２ スクリーン枠体 １３ スクリーン １４ 印刷台 １５ 版 １６ インキ １７ スキージ １８ 固定枠体 １９ 移動枠体 ２０ 被印刷面 ３１ 層間絶縁膜のコンタクト孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/22 Ｂ 7511−4Ｅ 3/40 Ｋ 7511−4Ｅ 3/46 Ｎ 6921−4Ｅ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップが搭載される半導体
    基板又は絶縁基板からなる回路基板に下層の配線を形成
    する工程と、 前記下層の配線の所望の位置に対応した開口を有するス
    クリーン版を用いて金属ペーストをスクリーン印刷し、
    印刷された金属ペーストを熱処理による乾燥及び焼成を
    行って、前記回路基板上の前記下層の配線を含む所定の
    領域に金属柱を形成する工程と、 前記金属柱の先端部が露出するように前記下層の配線と
    前記金属柱とを被覆する絶縁膜を形成する工程と、 前記金属柱の露出した先端部に重なるように前記絶縁膜
    の上に上層の配線を形成する工程とを備えていることを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記金属柱の先端部が露出するように前
    記下層の配線と前記金属柱とを被覆する絶縁膜を形成す
    る工程において、前記回路基板上に、前記下層の配線及
    び前記金属柱を埋め込むように層間絶縁膜を形成し、そ
    の後この絶縁膜表面を前記金属柱の先端部が露出するま
    でエッチバックすることを特徴とする請求項１に記載の
    半導体装置の製造方法。
  3. 【請求項３】 前記回路基板に半導体基板を用いる場合
    において、この半導体基板の表面を絶縁膜で被覆するこ
    とを特徴とする請求項１又は請求項２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記半導体基板の表面を被覆する絶縁膜
    の所定の領域は、キャパシタの誘電体に用いることを特
    徴とする請求項３に記載の半導体装置の製造方法。
  5. 【請求項５】 所望の配線パターンの開口を有するスク
    リーン版を介して金属ペーストを前記回路基板の上にス
    クリーン印刷し、印刷された金属ペーストを熱処理によ
    る乾燥及び焼成によって前記回路基板上に前記下層の配
    線又は前記上層の配線もしくは前記上層及び下層の配線
    の双方を形成することを特徴とする請求項１乃至請求項
    ４に記載の半導体装置の製造方法。
JP02173893A 1993-01-15 1993-01-15 半導体装置の製造方法 Expired - Fee Related JP3457348B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP02173893A JP3457348B2 (ja) 1993-01-15 1993-01-15 半導体装置の製造方法
GB9326286A GB2274353B (en) 1993-01-15 1993-12-23 Forming connections in semiconductor devices
CN93121366A CN1042777C (zh) 1993-01-15 1993-12-24 半导体器件的制造方法
US08/179,714 US5480839A (en) 1993-01-15 1994-01-11 Semiconductor device manufacturing method
KR1019940000528A KR0127264B1 (ko) 1993-01-15 1994-01-13 반도체 장치의 제조방법
US09/000,865 USRE37882E1 (en) 1993-01-15 1997-12-30 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02173893A JP3457348B2 (ja) 1993-01-15 1993-01-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06216258A true JPH06216258A (ja) 1994-08-05
JP3457348B2 JP3457348B2 (ja) 2003-10-14

Family

ID=12063421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02173893A Expired - Fee Related JP3457348B2 (ja) 1993-01-15 1993-01-15 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US5480839A (ja)
JP (1) JP3457348B2 (ja)
KR (1) KR0127264B1 (ja)
CN (1) CN1042777C (ja)
GB (1) GB2274353B (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321684A (ja) * 1995-05-24 1996-12-03 Sony Corp 配線基板及び配線基板の製造方法
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP2000216522A (ja) * 1999-01-20 2000-08-04 Sony Chem Corp フレキシブル基板製造方法、及びフレキシブル基板
JP2001077531A (ja) * 1999-09-01 2001-03-23 Sony Chem Corp 多層基板の製造方法
US6583364B1 (en) 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP2004310085A (ja) * 2003-03-26 2004-11-04 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法
JP2005045191A (ja) * 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP2005227625A (ja) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
JP2006324290A (ja) * 2005-05-17 2006-11-30 Ricoh Co Ltd 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法
JP2007027367A (ja) * 2005-07-15 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008147614A (ja) * 2006-11-17 2008-06-26 Ricoh Co Ltd 多層配線構造の製造方法及び多層配線構造
US7405134B2 (en) 2004-03-04 2008-07-29 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic equipment
KR100900672B1 (ko) * 2007-11-07 2009-06-01 삼성전기주식회사 하이브리드 회로기판 및 제조방법
US7847873B2 (en) 2003-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2011507253A (ja) * 2007-12-17 2011-03-03 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 二つの導電層の間の電気的相互接続を作製するための方法
JP2012033896A (ja) * 2010-06-29 2012-02-16 Semiconductor Energy Lab Co Ltd 配線基板、半導体装置、及びそれらの作製方法
US8742264B2 (en) 2011-06-29 2014-06-03 Kabushiki Kaisha Toshiba Electronic apparatus
US9155203B2 (en) 2011-09-30 2015-10-06 Kabushiki Kaisha Toshiba Apparatus for manufacturing flexible printed wiring board, apparatus for manufacturing wiring board, and applying device
WO2016098860A1 (ja) * 2014-12-19 2016-06-23 出光興産株式会社 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
WO2017026127A1 (ja) * 2015-08-13 2017-02-16 出光興産株式会社 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
JPWO2019186780A1 (ja) * 2018-03-28 2020-12-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JP2021033073A (ja) * 2019-08-26 2021-03-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
TW417178B (en) * 1996-12-12 2001-01-01 Asahi Chemical Ind Method for making semiconductor device
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6641860B1 (en) 2000-01-03 2003-11-04 T-Ink, L.L.C. Method of manufacturing printed circuit boards
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
JP2004506985A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
JP2004512675A (ja) * 2000-09-22 2004-04-22 シーメンス　アクチエンゲゼルシヤフト 有機デバイスのための電極及び／又は導体路、及びその製造方法
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061299A1 (de) 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10063721A1 (de) * 2000-12-20 2002-07-11 Merck Patent Gmbh Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2002078052A2 (de) * 2001-03-26 2002-10-03 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
DE10126860C2 (de) * 2001-06-01 2003-05-28 Siemens Ag Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
DE10126859A1 (de) * 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) * 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
DE10151036A1 (de) * 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) * 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
US6563905B1 (en) * 2001-10-30 2003-05-13 Qualcomm, Incorporated Ball grid array X-ray orientation mark
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
JP4042497B2 (ja) 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US7057795B2 (en) * 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
ATE355566T1 (de) 2002-08-23 2006-03-15 Polyic Gmbh & Co Kg Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
WO2004042837A2 (de) * 2002-11-05 2004-05-21 Siemens Aktiengesellschaft Organisches elektronisches bauteil mit hochaufgelöster strukturierung und herstellungsverfahren dazu
DE10253154A1 (de) 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
DE50306538D1 (de) * 2002-11-19 2007-03-29 Polyic Gmbh & Co Kg Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
ATE540436T1 (de) * 2002-11-19 2012-01-15 Polyic Gmbh & Co Kg Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
US6891161B2 (en) * 2003-01-17 2005-05-10 Drs Sensors & Targeting Systems, Inc. Pixel structure and an associated method of fabricating the same
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
ATE476739T1 (de) * 2003-01-29 2010-08-15 Polyic Gmbh & Co Kg Organisches speicherbauelement
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7955901B2 (en) * 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2592912A1 (en) * 2008-04-30 2013-05-15 Panasonic Corporation Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
DE102010045056B4 (de) * 2010-09-10 2015-03-19 Epcos Ag Verfahren zum Herstellen von Chip-Bauelementen
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
SG11201702560XA (en) * 2014-09-30 2017-04-27 3M Innovative Properties Co Electrically conductive patterns with wide line-width and methods for producing same
DE102015218842A1 (de) 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5064767A (ja) 1973-10-12 1975-06-02
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS6122693A (ja) * 1984-07-10 1986-01-31 日本電気株式会社 多層配線基板およびその製造方法
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
JPS61258453A (ja) * 1985-05-13 1986-11-15 Toshiba Corp 半導体装置の製造方法
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH02113553A (ja) 1988-10-22 1990-04-25 Nec Corp 半導体集積回路の製造方法
JPH0638551B2 (ja) * 1989-02-20 1994-05-18 松下電工株式会社 多層配線板の製造方法
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
US4991285A (en) 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH07119107B2 (ja) 1990-01-31 1995-12-20 大日本スクリーン製造株式会社 スクリーン印刷機
JPH0417939A (ja) 1990-05-10 1992-01-22 Suzuki Motor Corp 鍛造用ビレットの受渡し装置
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH04266068A (ja) * 1991-02-20 1992-09-22 Canon Inc 光電変換素子及びその製造方法
JP2749461B2 (ja) 1991-05-29 1998-05-13 京セラ株式会社 多層回路基板及びその製造方法
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3227242B2 (ja) 1992-07-28 2001-11-12 株式会社トーキン 積層セラミックコンデンサ並びにその製造方法
US5296736A (en) * 1992-12-21 1994-03-22 Motorola, Inc. Leveled non-coplanar semiconductor die contacts
US5529634A (en) 1992-12-28 1996-06-25 Kabushiki Kaisha Toshiba Apparatus and method of manufacturing semiconductor device
US5282565A (en) * 1992-12-29 1994-02-01 Motorola, Inc. Solder bump interconnection formed using spaced solder deposit and consumable path
CA2109687A1 (en) 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321684A (ja) * 1995-05-24 1996-12-03 Sony Corp 配線基板及び配線基板の製造方法
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US7053312B2 (en) 1998-07-29 2006-05-30 Sony Corporation Flexible wiring boards
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法
US6848176B2 (en) 1998-07-29 2005-02-01 Sony Chemicals Corporation Process for manufacturing flexible wiring boards
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP2000216522A (ja) * 1999-01-20 2000-08-04 Sony Chem Corp フレキシブル基板製造方法、及びフレキシブル基板
US6583364B1 (en) 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
US6991148B2 (en) 1999-08-26 2006-01-31 Sony Corporation Process for manufacturing multilayer flexible wiring boards
US6926187B2 (en) 1999-08-26 2005-08-09 Sony Chemicals Corp. Ultrasonic manufacturing apparatus
JP2001077531A (ja) * 1999-09-01 2001-03-23 Sony Chem Corp 多層基板の製造方法
US8760594B2 (en) 2003-03-26 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004310085A (ja) * 2003-03-26 2004-11-04 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4623986B2 (ja) * 2003-03-26 2011-02-02 株式会社半導体エネルギー研究所 表示装置の作製方法
US7847873B2 (en) 2003-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2005045191A (ja) * 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
JP2005101552A (ja) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法及び半導体装置の作製方法
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005227625A (ja) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP4583776B2 (ja) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
US7405134B2 (en) 2004-03-04 2008-07-29 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic equipment
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
JP2006324290A (ja) * 2005-05-17 2006-11-30 Ricoh Co Ltd 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法
JP2007027367A (ja) * 2005-07-15 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008147614A (ja) * 2006-11-17 2008-06-26 Ricoh Co Ltd 多層配線構造の製造方法及び多層配線構造
KR100900672B1 (ko) * 2007-11-07 2009-06-01 삼성전기주식회사 하이브리드 회로기판 및 제조방법
JP2011507253A (ja) * 2007-12-17 2011-03-03 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 二つの導電層の間の電気的相互接続を作製するための方法
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
JP2012033896A (ja) * 2010-06-29 2012-02-16 Semiconductor Energy Lab Co Ltd 配線基板、半導体装置、及びそれらの作製方法
US9875910B2 (en) 2010-06-29 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US8742264B2 (en) 2011-06-29 2014-06-03 Kabushiki Kaisha Toshiba Electronic apparatus
US9155203B2 (en) 2011-09-30 2015-10-06 Kabushiki Kaisha Toshiba Apparatus for manufacturing flexible printed wiring board, apparatus for manufacturing wiring board, and applying device
JP2016119474A (ja) * 2014-12-19 2016-06-30 出光興産株式会社 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
WO2016098860A1 (ja) * 2014-12-19 2016-06-23 出光興産株式会社 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
US10026624B2 (en) 2014-12-19 2018-07-17 Idemitsu Kosan Co., Ltd. Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
WO2017026127A1 (ja) * 2015-08-13 2017-02-16 出光興産株式会社 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JPWO2017026127A1 (ja) * 2015-08-13 2018-05-24 出光興産株式会社 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
JPWO2019186780A1 (ja) * 2018-03-28 2020-12-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JP2021033073A (ja) * 2019-08-26 2021-03-01 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
GB2274353B (en) 1996-08-28
USRE37882E1 (en) 2002-10-15
CN1126369A (zh) 1996-07-10
JP3457348B2 (ja) 2003-10-14
GB2274353A (en) 1994-07-20
GB9326286D0 (en) 1994-02-23
US5480839A (en) 1996-01-02
CN1042777C (zh) 1999-03-31
KR0127264B1 (ko) 1998-04-02

Similar Documents

Publication Publication Date Title
JP3457348B2 (ja) 半導体装置の製造方法
JP3014383B2 (ja) インタ―ポ―ザ・キャパシタ構造
US4918811A (en) Multichip integrated circuit packaging method
US4783695A (en) Multichip integrated circuit packaging configuration and method
EP0070380B1 (en) Discrete thin film capacitor
US7339277B2 (en) Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate
US6365498B1 (en) Integrated process for I/O redistribution and passive components fabrication and devices formed
JPH029198A (ja) 基板上に金属層を付着する方法
US20090001604A1 (en) Semiconductor Package and Method for Producing Same
EP0939436A2 (en) Manufacture of flip-chip devices
JPH0214796B2 (ja)
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
US6767818B1 (en) Method for forming electrically conductive bumps and devices formed
US6979644B2 (en) Method of manufacturing electronic circuit component
JPH10294421A (ja) マルチチップモジュールおよびその製造方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP2871222B2 (ja) 配線基板の製造方法
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
JP2545107B2 (ja) 回路基板
JP3918780B2 (ja) 印刷配線板及びその製造方法
JPH01251643A (ja) 半導体装置の電極形成方法
JPS58110055A (ja) 半導体装置
JP2003045908A (ja) 半導体装置とその製造方法
JPS62296536A (ja) 半導体装置の製造方法
JP2006049593A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees