KR100900672B1 - 하이브리드 회로기판 및 제조방법 - Google Patents

하이브리드 회로기판 및 제조방법 Download PDF

Info

Publication number
KR100900672B1
KR100900672B1 KR1020070113429A KR20070113429A KR100900672B1 KR 100900672 B1 KR100900672 B1 KR 100900672B1 KR 1020070113429 A KR1020070113429 A KR 1020070113429A KR 20070113429 A KR20070113429 A KR 20070113429A KR 100900672 B1 KR100900672 B1 KR 100900672B1
Authority
KR
South Korea
Prior art keywords
circuit board
multilayer ceramic
metal poles
printed circuit
metal
Prior art date
Application number
KR1020070113429A
Other languages
English (en)
Other versions
KR20090047321A (ko
Inventor
유수현
이종면
박은태
추호성
김형호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070113429A priority Critical patent/KR100900672B1/ko
Publication of KR20090047321A publication Critical patent/KR20090047321A/ko
Application granted granted Critical
Publication of KR100900672B1 publication Critical patent/KR100900672B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer

Abstract

본 발명의 하이브리드 회로기판은, 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판과, 상기 다층 세라믹 회로기판 상면에 적층되며 상기 복수의 금속폴을 하면을 통해 내부로 관통 삽입된 유기 인쇄회로기판을 포함한다. 상기 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판 상면에 위치한 일 회로영역 상에 형성되며, 상기 유기 인쇄회로기판의 일 회로영역에 접속되어 상기 다층 세라믹 회로기판 회로와 상기 유기 인쇄회로기판의 회로를 전기적으로 연결할 수 있다.
다층 세라믹 기판(multilayer ceramic board), 인쇄회로기판(printed circuit board), 하이브리드 기판(hybrid board)

Description

하이브리드 회로기판 및 제조방법{HYBRID CIRCUIT BOARD AND FABRICATION METHOD OF THE SAME}
본 발명은 하이브리드 회로기판에 관한 것으로서, 보다 상세하게는 유기 소재를 주재료로 하는 인쇄회로기판과 다층 세라믹 회로기판을 결합한 하이브리드 회로기판 및 그 제조방법에 관한 것이다.
일반적으로 사용되는 회로기판은 그 소재의 종류에 따라 크게 두 가지로 나눌 수 있다. 폴리머와 같은 유기 소재를 유전층의 주재료로 사용하는 유기 인쇄회로기판(PCB : printed circuit board)과 소성공정이 요구되는 세라믹 소재를 유전층의 주재료로 사용하는 다층 세라믹 회로기판이 그것이다.
유기 인쇄회로기판과 다층 세라믹 회로기판은 서로 다른 측면에 상보적인 장점을 가지고 있다. 즉, 유기 인쇄회로기판은 다층 세라믹 회로기판보다 높은 회로 집적도를 갖도록 구현하기 용이하다. 또한, 유기 인쇄회로기판은 인덕터 내장 측면에서는 다층 세라믹 회로기판보다 유리하지만, 캐패시터 내장 측면에서 오히려 다층 세라믹 회로기판이 유리하다.
이러한 2종류의 회로기판의 결합을 통하여 장점을 취하면 유리하지만, 두 가지 회로기판은 상이한 주재료로 인해 전혀 다른 공정기술이 사용되므로, 단일한 공정으로 제조하는데 어려움이 있다. 보다 구체적으로, 유기 인쇄회로기판은 유기 폴리머 소재를 기본으로 하여 도금법으로 회로를 구현하며, 고온의 공정에서 매우 취약한 반면에, 다층 세라믹 회로기판은 무기 세라믹 소재를 기본으로 하며 스크린 인쇄방법으로 회로를 구현하며, 반드시 고온(예, 800℃ 이상)의 세라믹 소결 공정을 요구된다.
하지만, 유기 인쇄회로기판은 다층 세라믹 회로기판의 소결 공정을 견딜 수 없으나, 다층 세라믹 회로기판의 세라믹 소재는 유기 인쇄회로기판의 도금 공정을 견디기 어렵다.
이와 같이, 회로형성공정 등의 제조공정 차이로 인해, 양자는 기계적 결합뿐 아니라 전기적 상호접속을 실현하는 것은 거의 불가능하다고 여겨져 왔다. 따라서, 현재까지 유기 인쇄회로기판과 다층 세라믹 회로기판을 결합한 인터메디에이터 모듈(intermediator module)은 상용화되고 있는 실정이다.
상기한 종래 기술의 문제를 해결하기 위해서, 본 발명의 일 목적은 유기 인쇄회로기판과 다층 세라믹 회로기판을 기계적으로 접합시키는 동시에 회로간의 상호 연결을 실현할 수 있는 하이브리드 회로기판을 제공하는데 있다.
본 발명의 다른 목적은 유기 인쇄회로기판과 다층 세라믹 회로기판을 기계적으로 접합시키는 동시에 회로간의 상호 연결을 실현할 수 있는 하이브리드 회로기판의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,
복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판과, 상기 다층 세라믹 회로기판 상면에 적층되며 상기 복수의 금속폴을 하면을 통해 내부로 삽입된 유기 인쇄회로기판을 포함하며, 상기 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판 상면에 위치한 일 회로영역 상에 형성되며, 상기 유기 인쇄회로기판의 일 회로영역에 접속되어 상기 다층 세라믹 회로기판 회로와 상기 유기 인쇄회로기판의 회로가 전기적으로 연결된 하이브리드 회로기판을 제공한다.
특정 실시형태에서는, 상기 복수의 금속폴은 서로 다른 높이를 갖는 적어도 2개의 금속폴을 포함할 수 있다.
구체적으로, 상기 복수의 금속폴은, Ag, Ag-Pd, Cu 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. 이 경우에, 상기 복수의 금속폴은, 상기 다층 세라믹 회로기판의 회로를 구성하는 물질과 동일한 물질로 이루어질 수 있다.
본 발명에 채용되는 금속폴은 다양한 형태의 구조일 수 있다.
일 예에서는, 상기 복수의 금속폴 중 적어도 하나는, 상부로 갈수록 그 폭이 좁아지는 구조일 수 있다. 이 경우에, 상기 적어도 하나의 금속폴은, 상부로 갈수록 그 폭이 단계적으로 작아지는 다층 구조일 수 있다.
다른 예에서는, 상기 복수의 금속폴 중 적어도 하나는 동일한 폭을 갖는 원통 구조일 수 있다.
본 발명의 다른 측면은, 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판을 마련하는 단계와, 상기 복수의 금속폴을 유기 인쇄회로기판의 하면을 통해 삽입시킴으로써 상기 다층 세라믹 회로기판 상에 상기 유기 인쇄회로기판을 적층하는 단계를 포함하며, 상기 복수의 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판의 일 회로영역 상에 형성되며, 상기 유기 인쇄회로기판을 적층하는 단계에서 상기 적어도 하나의 금속폴은 상기 유기 인쇄회로기판 내의 일 회로영역에 연결된 하이브리드 회로기판 제조방법을 제공한다.
구체적인 실시형태에서는, 상기 다층 세라믹 회로기판을 마련하는 단계는, 스크린 인쇄방법을 이용하여 다층 세라믹 회로기판 상면에 도전성 페이스트로 복수의 금속폴을 형성하는 단계일 수 있다.
상기 복수의 금속폴을 형성하는 단계는, 상기 다층 세라믹 회로기판을 위한 소결공정 후에 실행되며, 상기 복수의 금속폴을 형성한 후에 상기 금속폴로부터 유기물이 제거되도록 열처리공정을 수행할 수 있다.
일 형태에서, 상기 유기 인쇄회로기판을 적층하는 단계는,상기 다층 세라믹 회로기판 상에 상기 유기 인쇄회로기판의 일부 층을 개별적으로 적층하여 단계와, 상기 개별적으로 적층된 유기 인쇄회로기판의 각 층이 접합되도록 압착시키는 단계를 포함한다.
이와 달리, 다른 형태에서, 상기 유기 인쇄회로기판을 적층하는 단계는, 상기 다층 세라믹 회로기판 상에 상기 복수의 층이 미리 적층되어 이루어진 유기 인쇄회로기판을 적층하는 단계일 수 있다.
바람직하게, 상기 유기 인쇄회로기판은 상기 다층 세라믹 회로기판에 적층되기 전에 상기 복수의 금속폴에 해당하는 각 위치에 형성된 홀을 가질 수 있다. 이 경우에, 상기 유기 인쇄회로기판에 형성된 상기 홀은 상기 금속폴의 폭보다 작도록 형성될 수 있다.
본 발명에 따르면, 다층 세라믹 회로기판 상면에 형성된 금속폴을 이용하여 유기 인쇄회로기판과의 기계적인 결합과 함께 두 기판의 회로를 전기적으로 접속시킴으로서 유기 인쇄회로기판과 다층 세라믹 회로기판이 결합된 상용화가능한 하이브리드 회로기판을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 구체적으로 설명하기로 한다.
도1은 본 발명의 일 실시형태에 따른 하이브리드 회로기판의 단면도이다.
도1에 도시된 바와 같이, 본 실시형태에 따른 하이브리드 회로기판(20)은, 하부에 위치한 다층 세라믹 회로기판(11)과 상기 다층 세라믹 회로기판(11) 상에 위치한 유기 인쇄회로기판(21)을 포함한다.
상기 다층 세라믹 회로기판(11)은 층간회로를 구성하는 도전 패턴(12) 및/또는 도전성 비아홀(14)이 형성된 복수의 세라믹층(11a,11b,11c,11d)이 적층되어 이루어진다. 상기 유기 인쇄회로기판(21)은 층간회로를 구성하는 도전패턴(22) 및/또는 도전성 비아홀(24)이 형성된 복수의 유기층(21a,21b,21c)이 적층되어 이루어진다. 여기에 도시된 각 기판(11,21)의 층수 또는 층간회로구조는 필요에 따라 다양한 형태로 변형되어 실시될 수 있다는 것은 당업자에게는 용이하게 이해될 것이다.
본 실시형태에서, 상기 다층 세라믹 회로기판(11)은 그 상면에 형성된 복수의 금속폴(15a,15b)을 갖는다. 상기 금속폴(15a,15b)은 상기 유기 인쇄회로기판(21)의 하면에서 그 내부로 삽입됨으로써 상기 유기 인쇄회로기판(21)을 상기 다층 세라믹 회로기판(11) 상에 고정시킬 수 있다. 상기 유기 인쇄회로기판(21)을 구성하는 유기층은 열가소성 수지를 주재로 하는 것이 바람직하다. 이러한 열가소성 수지인 유기층은 열처리를 통해 금속폴(15a,15b)과의 보다 견고한 결합을 실현할 수 있다.
상기 금속폴(15a,15b)은 최상단의 세라믹층(11d) 상에 형성된 도전패턴(12)에 위치하며, 상기 유기 인쇄회로기판(21) 내부로 삽입되어 특정 도전패턴(24)에 접속된다.
상기 금속폴(15a,15b)에 의해 서로 연결된 도전패턴은 각각 다층 세라믹 회로기판(11)과 상기 유기 인쇄회로기판(21)의 회로영역을 구성하므로, 두 기판(11,21)의 회로는 서로 전기적으로 연결될 수 있다.
이러한 두 기판의 상호연결은 각 기판의 회로에 대한 적정한 설계와 함께, 금속폴(15a,15b)의 높이를 통해 용이하게 구현될 수 있다. 이에 대해서는 도2에서 보다 상세히 설명하기로 한다.
이와 같이, 본 실시형태에 채용된 금속폴(15a,15b)은 다층 세라믹 회로기판(11)과 유기 인쇄회로기판(21)을 물리적으로 하나의 기판체로 결합시키는 동시에, 두 기판(11,21)의 회로를 서로 전기적으로 연결시킴으로써 하나의 모듈로 사용 가능하도록 일체화된 회로구조를 갖는 하이브리드 회로기판(20)을 제공할 수 있다.
도1에 도시된 금속폴(15a,15b) 모두가 기구적 연결수단과 함께 전기적 접속수단으로 사용된 형태로 도시되어 있으나, 본 실시형태와 달리 기구적으로 고정시키기 위해서 복수의 금속폴(15a,15b)을 사용하되, 전기적 접속수단으로 사용된 금속폴로는 필요에 따라 그 중 하나 또는 그 일부를 사용할 수 있다.
또한, 금속폴(15a,15b)은 도시된 바와 같이 접속위치 또는 다른 필요에 따라 서로 다른 높이를 갖도록 구현될 수 있다.
본 실시형태에 채용된 금속폴(15a,15b)은, Ag, Ag-Pd, Cu 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. 이러한 금속폴(15a,15b)은 미리 제조된 금속폴을 기판(11) 상의 원하는 영역에 부착하는 방법도 고려될 수 있으나, 바람직하게는 도전패턴(12) 등의 형성공정과 유사한 스크린 프린팅공정을 이용하여 형성될 수 있다. 따라서, 다층 세라믹 회로기판(11)의 도전패턴(12) 및 비아홀(14) 형성시에 사용되는 스크린 프린팅공정을 연속적으로 이용하여 별도의 추가적 공정 없이도 형성될 수 있다. 이 경우에, 상기 금속폴(15a,15b)은 도전 패턴(12) 및 비아홀(14)과 같은 회로를 구성하는 물질과 동일한 물질로 이루어질 수 있다.
또한, 상기 금속폴은 다양한 형태로 구현될 수 있으나, 본 실시형태에 채용된 금속폴(15a,15b)과 같이 상부로 갈수록 그 폭이 좁아지는 구조로 채용함으로써 유기 인쇄회로기판(21)에 보다 용이하게 삽입 고정시킬 수 있다.
도2a 내지 도2c는 도1에 도시된 하이브리드 회로기판의 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판을 마련한다. 이러한 공정은 도2a 및 도2b에 의해 실현될 수 있다.
즉, 소정의 도전패턴(12)과 도전성 비아홀(14)로 구성된 층간회로를 갖는 다층 세라믹 회로기판(11)을 제조한 후(도2a)에, 다층 세라믹 회로기판(11)의 일 회로영역 상에 복수의 금속폴(15a,15b)을 형성함으로써 원하는 금속폴을 갖는 다층 세라믹 회로기판을 마련할 수 있다.
여기서, 복수의 금속폴(15a,15b)은 스크린 인쇄방법을 이용하여 다층 세라믹 회로기판 상면에 도전성 페이스트로 형성될 수 있다. 상기 금속폴(15a,15b)은 스크린 인쇄방법을 복수회 실시하여 형성될 수 있으며, 각 금속폴의 높이(h1,h2)는 적용되는 스크린 인쇄방법의 횟수를 조정함으로써 얻어질 수 있으며, 앞서 설명한 바와 같이 후속공정에서 적층될 유기 인쇄회로기판(21)의 원하는 회로영역에 연결될 수 있도록 형성된다. 각 금속폴(15a,15b)의 높이는 필요에 따라 서로 다른 높이를 갖도록 형성될 수 있다.
여기서 사용되는 금속폴(15a,15b)을 위한 도전성 페이스트는 Ag, Ag-Pd, Cu 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 금속물질과 유기 비이클의 혼 합물일 수 있으며, 다층 세라믹 회로기판(11)의 도전패턴(12) 등을 위한 도전성 페이스트와 동일한 물질일 수 있다.
본 발명에서 채용되는 금속폴(15a,15b)은 전기적 접속수단으로서도 사용되므로, 금속물질을 전체 페이스트 중량의 50wt%가 되도록 포함하는 것이 바람직하다. 이러한 유기 비이클은 원하는 금속폴 구조를 형성한 후에 열처리공정을 통해 제거시킴으로써 높은 전기적 전도성을 갖는 금속폴(15a,15b)을 제공할 수 있다.
본 예에서는, 다층 세라믹 회로기판을 완성한 후에 금속폴을 형성하는 방법을 예시하였으나, 필요에 따라 세라믹층 상의 회로를 구성하는 전극물질을 열처리하기 전에 도전성 페이스트로 금속폴 구조를 형성한 후에, 다른 회로를 구성하는 전극물질과 함께 열처리하여 원하는 최종 금속폴을 형성할 수도 있다.
이어, 도2c와 같이 상기 복수의 금속폴(15a,15b)을 유기 인쇄회로기판(21)의 하면을 통해 삽입시키는 방식으로 상기 다층 세라믹 회로기판(11) 상에 상기 유기 인쇄회로기판(21)을 적층한다. 이로써 도1에 도시된 바와 같이 두 기판의 회로가 서로 전기적으로 접속된 하이브리드 회로기판을 제공할 수 있다.
바람직하게, 상기 유기 인쇄회로기판(21)의 유기층을 열가소성 수지로 구성하여 금속폴(15a,15b) 삽입 후의 추가적인 열처리를 통해 그 결합을 보다 견고히 할 수 있다.
본 적층공정은, 상기 다층 세라믹 회로기판(11) 상에 상기 복수의 층이 미리 적층되어 이루어진 유기 인쇄회로기판(21)을 적층함으로써 구현될 수 있다. 특히, 도시된 바와 같이 금속폴(15a,15b)이 삽입될 위치에 미리 홀을 가공함으로써 삽입공정을 용이하게 실현할 수 있다. 상기 홀은 해당 금속폴(15a,15b)의 폭보다 작은 폭을 갖도록 마련하는 것이 견고한 결합을 구현하는 측면에서 바람직할 것이다.
본 실시형태와 달리, 다층 세라믹 회로기판 상에 상기 유기 인쇄회로기판의 일부 층을 개별적으로 적층함으로써 원하는 유기 인쇄회로기판을 다층 세라믹 회로기판에 적층시킬 수 있다. 이 경우에, 개별적으로 적층된 유기 인쇄회로기판의 각 층이 접합되도록 압착시키는 공정을 추가적으로 실시할 수 있다.
본 발명에 채용되는 금속폴은 다양한 형태를 갖도록 형성될 수 있다.
도3a 및 도3b는 각각 다른 형태의 금속폴을 갖는 다층 세라믹 회로기판을 나타내는 측단면도 및 사시도이다.
도3a에는 도전패턴(32) 및/또는 도전성 비아홀(34)이 형성된 세라믹층(31a,31b,31c,31c)이 적층되어 이루어진 다층 세라믹 회로기판(31)이 도시되어 있다. 이러한 다층 세라믹 회로기판(31)은 도1에 도시된 형태와 같이 하이브리드 회로기판을 구성하는 다층 세라믹 회로기판으로 사용될 수 있다.
도3a에 도시된 복수의 금속폴(35a,35b)은, 상부로 갈수록 그 폭이 좁아지는 구조이면서, 상부로 갈수록 그 폭이 단계적으로 작아지는 다층 구조를 갖는다. 이는 실제 다른 폭의 오픈영역을 갖는 스크린을 이용한 인쇄공정이 복수회 실시하여 얻어진 구조로 이용할 수 있다. 또한, 상부로 갈수록 작은 폭을 갖도록 구성함으로써 유기 인쇄회로기판과의 삽입 결합을 용이하게 실현할 수 있다.
도3b를 참조하면, 다층 세라믹 회로기판(41) 상에 형성된 4개의 금속폴(45a,45b,45c,45d)이 도시되어 있다. 상기 금속폴(45a,45b,45c,45d)은 각각 특정 도전패턴(42a,42b,42c,42d) 상에 형성된 원통형 도전성 구조물로 제공된다. 이는 앞선 형태와 유사하게 복수의 스크린 인쇄공정을 통해 얻어진 형태로 이해할 수 있다. 본 형태의 경우에는 도2c에서 설명된 바와 같이, 적층될 유기 인쇄회로기판 하면의 삽입위치에 미리 홀을 가공하는 것이 바람직할 것이다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도1은 본 발명의 일 실시형태에 따른 하이브리드 회로기판의 단면도이다.
도2a 내지 도2c는 도1에 도시된 하이브리드 회로기판의 제조방법을 설명하기 위한 공정별 단면도이다.
도3a 및 도3b는 각각 다른 형태의 금속폴을 갖는 다층 세라믹 회로기판을 나타내는 측단면도 및 사시도이다.

Claims (20)

  1. 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판; 및
    상기 다층 세라믹 회로기판 상면에 적층되며 상기 복수의 금속폴을 하면을 통해 내부로 삽입된 유기 인쇄회로기판을 포함하며,
    상기 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판 상면에 위치한 일 회로영역 상에 형성되며, 상기 유기 인쇄회로기판의 일 회로영역에 접속되어 상기 다층 세라믹 회로기판 회로와 상기 유기 인쇄회로기판의 회로가 전기적으로 연결된 것을 특징으로 하는 하이브리드 회로기판.
  2. 제1항에 있어서,.
    상기 유기 인쇄회로기판의 주재료는 열가소성 수지인 것을 특징으로 하는 하이브리드 회로기판.
  3. 제1항에 있어서,
    상기 복수의 금속폴은 서로 다른 높이를 갖는 적어도 2개의 금속폴을 포함하는 것을 특징으로 하는 하이브리드 회로기판.
  4. 제1항에 있어서,
    상기 복수의 금속폴은, Ag, Ag-Pd, Cu 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 하이브리드 회로기판.
  5. 제1항에 있어서,
    상기 복수의 금속폴 중 적어도 하나는, 상부로 갈수록 그 폭이 좁아지는 구조인 것을 특징으로 하는 하이브리드 회로기판.
  6. 제5항에 있어서,
    상기 적어도 하나의 금속폴은, 상부로 갈수록 그 폭이 단계적으로 작아지는 다층 구조인 것을 특징으로 하는 하이브리드 회로기판.
  7. 제1항에 있어서,
    상기 복수의 금속폴 중 적어도 하나는 동일한 폭을 갖는 원통 구조인 것을 특징으로 하는 하이브리드 회로기판.
  8. 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판을 마련하는 단계; 및
    상기 복수의 금속폴을 유기 인쇄회로기판의 하면을 통해 삽입시킴으로써 상기 다층 세라믹 회로기판 상에 상기 유기 인쇄회로기판을 적층하는 단계를 포함하며,
    상기 복수의 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판의 일 회로 영역 상에 형성되며, 상기 유기 인쇄회로기판을 적층하는 단계에서 상기 적어도 하나의 금속폴은 상기 유기 인쇄회로기판 내의 일 회로영역에 접속되는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  9. 제8항에 있어서,
    상기 유기 인쇄회로기판의 주재료는 열가소성 수지인 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  10. 제8항에 있어서,
    상기 다층 세라믹 회로기판을 마련하는 단계는,
    스크린 인쇄방법을 이용하여 상기 다층 세라믹 회로기판의 상면에 도전성 페이스트로 복수의 금속폴을 형성하는 단계를 포함하는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  11. 제10항에 있어서,
    상기 복수의 금속폴을 구성하는 도전성 페이스트는, Ag, Ag-Pd, Cu 및 Ni로 구성된 그룹으로부터 선택된 적어도 하나의 금속물질과 유기 비이클의 혼합물인 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  12. 제11항에 있어서,
    상기 복수의 금속폴은, 상기 다층 세라믹 회로기판의 회로를 구성하는 물질과 동일한 물질로 이루어진 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  13. 제11항에 있어서,
    상기 복수의 금속폴을 형성하는 단계는, 상기 다층 세라믹 회로기판을 위한 소결공정 후에 실행되며,
    상기 복수의 금속폴을 형성한 후에 상기 유기 비이클이 제거되도록 열처리공정을 수행하는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  14. 제8항에 있어서,
    상기 복수의 금속폴은 서로 다른 높이를 갖는 적어도 2개의 금속폴을 포함하는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  15. 제8항에 있어서,
    상기 금속폴 중 적어도 하나는 상부로 갈수록 그 폭이 좁아지는 구조를 갖는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  16. 제15항에 있어서,
    상기 적어도 하나의 금속폴은 상부로 갈수록 그 폭이 단계적으로 좁아지는 다층 구조를 갖는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  17. 제8항에 있어서,
    상기 유기 인쇄회로기판을 적층하는 단계는,
    상기 다층 세라믹 회로기판 상에 상기 유기 인쇄회로기판의 일부 층을 개별적으로 적층하여 단계와, 상기 개별적으로 적층된 유기 인쇄회로기판의 각 층이 접합되도록 압착시키는 단계를 포함하는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  18. 제8항에 있어서,
    상기 유기 인쇄회로기판을 적층하는 단계는,
    상기 다층 세라믹 회로기판 상에 상기 복수의 층이 미리 적층되어 이루어진 유기 인쇄회로기판을 적층하는 단계인 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  19. 제8항에 있어서,
    상기 유기 인쇄회로기판은 상기 다층 세라믹 회로기판에 적층되기 전에 상기 복수의 금속폴에 해당하는 각 위치에 형성된 홀을 갖는 것을 특징으로 하는 하이브리드 회로기판 제조방법.
  20. 제19항에 있어서,
    상기 유기 인쇄회로기판에 형성된 상기 홀은 상기 금속폴의 폭보다 작도록 형성된 것을 특징으로 하는 하이브리드 회로기판 제조방법.
KR1020070113429A 2007-11-07 2007-11-07 하이브리드 회로기판 및 제조방법 KR100900672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113429A KR100900672B1 (ko) 2007-11-07 2007-11-07 하이브리드 회로기판 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113429A KR100900672B1 (ko) 2007-11-07 2007-11-07 하이브리드 회로기판 및 제조방법

Publications (2)

Publication Number Publication Date
KR20090047321A KR20090047321A (ko) 2009-05-12
KR100900672B1 true KR100900672B1 (ko) 2009-06-01

Family

ID=40856829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113429A KR100900672B1 (ko) 2007-11-07 2007-11-07 하이브리드 회로기판 및 제조방법

Country Status (1)

Country Link
KR (1) KR100900672B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101990372B (zh) * 2010-08-03 2012-07-04 广东达进电子科技有限公司 一种陶瓷基互联刚性电路板的制造方法
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
KR960028732A (ko) * 1994-12-15 1996-07-22 가나이 쯔또무 칩 접속구조
JP2001077535A (ja) 1999-07-07 2001-03-23 Dainippon Printing Co Ltd 多層配線基板とその製造方法
JP2004031476A (ja) 2002-06-24 2004-01-29 Victor Co Of Japan Ltd 電子部品内蔵多層プリント基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
KR960028732A (ko) * 1994-12-15 1996-07-22 가나이 쯔또무 칩 접속구조
JP2001077535A (ja) 1999-07-07 2001-03-23 Dainippon Printing Co Ltd 多層配線基板とその製造方法
JP2004031476A (ja) 2002-06-24 2004-01-29 Victor Co Of Japan Ltd 電子部品内蔵多層プリント基板及びその製造方法

Also Published As

Publication number Publication date
KR20090047321A (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
JP5456060B2 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
KR20060050532A (ko) 다층 배선판 및 다층 배선판의 제조방법
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
KR100849378B1 (ko) 적층 콘덴서
JP2017174911A (ja) 複合電子部品および抵抗素子
KR20040043736A (ko) 세라믹 다층기판 및 그 제조방법
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
KR100900672B1 (ko) 하이브리드 회로기판 및 제조방법
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP2008071963A (ja) 多層配線基板
TWI362088B (en) Multilayer wiring board
US20050176209A1 (en) Embedded passive components
JP2002271038A (ja) 複合多層基板およびその製造方法ならびに電子部品
CN107454761B (zh) 高密度增层多层板的制造方法
KR20060114562A (ko) 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법
KR101038335B1 (ko) 다층 인쇄회로기판의 제조방법
TW202110293A (zh) 高密度多層基板以及高密度多層基板的製造方法
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP2004228521A (ja) 配線基板およびその製造方法
KR100657419B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 10