JP2003045908A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2003045908A
JP2003045908A JP2001233388A JP2001233388A JP2003045908A JP 2003045908 A JP2003045908 A JP 2003045908A JP 2001233388 A JP2001233388 A JP 2001233388A JP 2001233388 A JP2001233388 A JP 2001233388A JP 2003045908 A JP2003045908 A JP 2003045908A
Authority
JP
Japan
Prior art keywords
solder
layer
manufacturing
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001233388A
Other languages
English (en)
Inventor
Masaharu Seto
雅晴 瀬戸
Mie Matsuo
美恵 松尾
Hirokazu Ezawa
弘和 江澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001233388A priority Critical patent/JP2003045908A/ja
Publication of JP2003045908A publication Critical patent/JP2003045908A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 レジストを必要とせず、エッチング損傷等の
問題が生じない半田バンプを提供できる半導体装置の製
造方法を提供することである。 【解決手段】 半導体基板上に半田バンプを有する半導
体装置の製造方法において、半導体基板上の半田バンプ
を形成すべき領域に、バリアメタル材を主成分とするメ
タルパターンをスクリーン印刷法を用いて形成した後、
このメタルパターン上に、半田バンプを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の接続
端子形成方法に関し、特に半導体チップ上に形成される
半田バンプに関する。
【０００２】
【従来の技術】半導体集積回路の高集積化に伴い、一つ
の半導体チップから取り出す電極端子数も大幅に増加し
ている。以前は、半導体チップ周縁部に電極パッド列を
設け、各電極パッドと外部基板上の各電極とをワイヤボ
ンディングを介して接続する実装方法がとられていた
が、ワイヤボンディングを行う場合は、電極パッド数に
限界があり、端子数が不足する場合が生じている。そこ
で、最近の半導体チップでは、バンプを用いた実装方法
が使用されるようになってきた。
【０００３】即ち、半導体チップ表面上に複数のバンプ
を形成し、各電極パッドと各バンプとをいわゆる「再配
線」と呼ばれる配線で接続し、バンプを介して半導体チ
ップと外部基板との必要な電気的接続を行う。バンプ
は、半導体チップ上に二次元的に配置できるので、入出
力端子数を増やすことができる。また、二次元状に配置
された各バンプ端子間の距離を広くとることができるの
で、外部基板との接続も容易になる。
【０００４】半導体チップ上にバンプを形成する方法と
しては、メッキ法や印刷法等が知られている。メッキ法
を用いる場合は、図５（ａ）に示すように、半導体基板
１１０上の半導体チップ端に絶縁層１２０を介して必要
な電極パッド１３０を形成した後、電極パッド１３０と
各バンプとを接続する「再配線」である配線１４０を形
成し、さらに保護膜１５０およびポリイミド膜からなる
緩衝膜１６０を形成した後、バンプを形成すべき領域
（以下、「バンプ形成領域」という。）の配線１４０を
露出させる。
【０００５】次に、図５（ｂ）に示すように、半導体チ
ップ表面上に複数層、例えばＴｉ/Ｎｉ/Ｐｄからなる三
層構造のバリアメタル層１７０を形成し、さらに、レジ
スト１８０を塗布し、フォトリソグラフィ工程により、
バンプ形成領域上のレジスト１８０を開口し、バリアメ
タル層１７０を開口底部に露出させる。このバリアメタ
ル層１７０は、半田バンプ中のＳｎの拡散を防止し、半
田バンプの剥がれを防止するために必要であるととも
に、メッキを行う際には、メッキ給電層として機能す
る。
【０００６】図５（ｃ）に示すように、メッキ操作によ
り、露出したバリアメタル層１７０上に選択的に半田メ
ッキ層１９２を形成し、その後、図５（ｄ）に示すよう
に、不要なレジスト１８０を剥離除去し、さらに、不要
なバリアメタル層１７０を半田メッキ層１９２のパター
ンをマスクにしてエッチング除去する。
【０００７】この後、半田をリフローすることにより図
５（ｅ）に示すように、バリアメタル層１７０のパター
ン上に表面張力によって半田メッキを半球状の半田バン
プ１９０に加工する。
【０００８】図６（ａ）〜図６（ｅ）は、従来の印刷法
を用いた半田バンプ形成方法を示す。
【０００９】印刷法を用いた場合も、図６（ａ）に示す
ように、メッキ法を用いる場合と同様に、半導体基板１
１０上の半導体チップ端に絶縁層１２０を介して必要な
電極パッド１３０を形成した後、電極パッド１３０と各
バンプとを接続する配線１４０を形成し、さらに保護膜
１５０および緩衝膜１６０を形成した後、バンプ形成領
域に配線１４０を露出させる。
【００１０】その後、図６（ｂ）に示すように、チップ
表面にバリアメタル層１７０を形成し、さらに基板表面
にレジスト１８０を塗布し、フォトリソグラフィ工程を
経て半田バンプを形成すべき領域に、レジスト１８０の
パターンを形成する。このレジスト１８０のパターンを
マスクとして、バリアメタル層１７０をエッチングし、
図６（ｃ）に示すようなバリアメタル層１７０のパター
ンを得る。
【００１１】この後、図６（ｄ）に示すように、スクリ
ーン印刷法を用いて、バリアメタル層１７０のパターン
上に半田ペースト１９５のパターンを印刷する。この後
必要な焼成を行う。なお、図６（ｄ）には、スクリーン
印刷に用いるスクリーン５００とスキージ５１０を示し
ている。
【００１２】さらに半田リフローを行うことにより、バ
リアメタル層１７０のパターン上に表面張力により半球
状の半田バンプ１９０に加工する。
【００１３】
【発明が解決しようとする課題】図５（ａ）〜図５
（ｅ）、図６（ａ）〜図６（ｅ）に示すような従来の半
田バンプ製造方法においては、いずれもレジストを用い
たフォトリソグラフィ工程を必要とする。メッキ法を用
いる場合は、メッキする領域を画定するためレジストの
パターニングが必要であり、印刷法を用いる場合にも、
バリアメタルのパターニングのためにレジストのマスク
パターンを形成する工程が必要であり、それぞれのパタ
ーニングでフォトリソグラフィ工程が必要とされる。フ
ォトリソグラフィ工程には、レジストや現像液、レジス
ト剥離液などの材料とともに、コーターや露光機などの
装置も必要となり材料や装置コストの負担が大きい他、
プロセス上の手間も無視できない。
【００１４】また、バリアメタルのパターニングのため
にバリアメタル層をエッチングするが、半田パターンを
エッチングマスクとして使用する場合には、半田表面の
エッチング損傷や酸化が問題となる場合もある。
【００１５】本発明の目的は、上述する課題を考慮し、
プロセス工程をより簡略化でき、しかも歩留まりの高い
半田バンプの形成が可能な半導体装置の製造方法および
この製造方法によって得られる半導体装置を提供するこ
とである。
【００１６】
【課題を解決するための手段】本発明の半導体装置の製
造方法の特徴は、集積回路が形成された半導体基板上に
半田バンプを有する半導体装置の製造方法において、半
導体基板上に、バリアメタル材を主成分とするメタルパ
ターンをスクリーン印刷法を用いて形成する工程と、メ
タルパターン上に、半田バンプを形成する工程とを有す
ることである。
【００１７】なお、ここでバリアメタルとは、半田バン
プ中の半田成分の拡散を防止しうる金属をいう。
【００１８】上記本発明の半導体装置の製造方法の特徴
によれば、バリアメタル材を主成分とするメタルパター
ンをスクリーン印刷法で形成し、その上に半田バンプを
形成しているので、バリアメタル材のパターニングに際
しレジストを用いたフォトリソグラフィ工程が不要とな
る。従って、半田バンプの製造工程においてレジストや
現像液などの材料コストを削減し、プロセスの簡略化を
図ることができる他、バリアメタルのパターニングに伴
うエッチング工程を省略できるので、エッチングによる
半田バンプ等へのダメージをも防止することができる。
【００１９】例えば、上記バリアメタル材としては、Ｎ
ｉを挙げることができる。Ｎｉは、半田中のＳｎの拡散
防止効果が大きい。
【００２０】また、スクリーン印刷法を用いてメタルパ
ターンを形成する前に、他のバリアメタル材を主成分と
するメタル薄膜層を予め形成する工程と、メタルパター
ン形成後、メタルパターンをマスクとしてメタル薄膜層
をエッチングする工程とを有してもよい。
【００２１】このメタル薄膜層は、単層でも複数層でも
よく、又、Ｔｉを主成分とする層を含んでいてもよい。
【００２２】Ｔｉ薄膜層は、メタルパターンの下層にあ
って、メタルパターンの密着性を改善させる。また、メ
タルパターンをマスクとしてＴｉ薄膜層のエッチングを
行うので、エッチング工程においてもレジストを用いた
フォトリソグラフィ工程が不要となる。
【００２３】なお、スクリーン印刷法で形成するメタル
パターンの上記バリアメタル材として、Ｃｕを用いるこ
ともできる。また、この場合において、スクリーン印刷
法を用いてメタルパターンを形成する工程前に、少なく
ともＣｕを含有する配線を形成する工程を有し、配線上
に直接Ｃｕを主成分とするメタルパターンを形成しても
よい。この場合は、メタルパターンと配線層がともにＣ
ｕ組成を有しているので、メタル薄膜層の介在なしでも
配線層とメタルパターン間で十分な密着性を得ることが
できる。
【００２４】上記半田バンプの形成方法としては、メタ
ルパターン上に半田パターンをスクリーン印刷法を用い
て形成し、この半田パターンをリフローし、半田バンプ
に加工する方法であってもよい。あるいは、メタルパタ
ーン上に半田ボールを配置し、この半田ボールをリフロ
ーし、半田バンプに加工する方法であってもよい。
【００２５】また、本発明の半導体装置は、上述する半
導体装置の製造方法によって作製されたものである。こ
のため、レジストを用いない簡易な工程で製造できると
ともに、エッチングに伴う半田バンプの損傷もなく、半
田チップ上に良好な特性を有する半田バンプ構造を提供
できる。
【００２６】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について説明する。
【００２７】（第１の実施の形態）図１は、本発明の実
施の形態に係る半導体装置の一例を示す装置平面図であ
る。半導体チップ１００上の外周囲には複数の電極パッ
ド３０からなる電極パッド列３１０が形成されており、
電極パッド列３１０の内側の半導体チップ１００表面上
に二次元状に半田バンプ９５が配置されている。各電極
パッド３０と対応する半田バンプ９５とは、「再配線」
と呼ばれる配線４０で接続されている。
【００２８】第１の実施の形態の半導体装置の製造方法
は、この半田バンプ９５の製造工程において、レジスト
のフォトリソグラフィ工程を不要にできることを特徴と
する半導体装置の製造方法である。
【００２９】以下、図２（ａ）〜図２（ｆ）を参照しな
がら、本発明の半導体装置の製造方法について説明す
る。尚、以下の工程は、チップ分離を行う前の半導体ウ
エハ工程で行うことが望ましい。
【００３０】まず、図２（ａ）に示すように、半導体基
板１０上に、論理回路やメモリ等の集積回路（図示省
略）を形成し、さらにこれらの回路に必要な配線を絶縁
層２０中に形成するとともに、半導体チップの外部への
電気的接続のための入出力端子、あるいは電源端子の引
き出しのため、半導体チップ周縁部に、電極パッド３０
を形成する。さらに、各電極パッド３０に接続される再
配線である配線４０を形成した後、配線４０形成面上
に、絶縁膜による保護膜５０およびポリイミド膜等によ
る緩衝膜６０を形成する。この後、保護膜５０と緩衝膜
６０の半田バンプ形成領域を開口し、その開口部底部に
配線４０を露出させる。なお、配線４０は、Ａｌ配線、
もしくはＡｌＣｕ配線等を使用することができる。ここ
までの工程は、従来と同様な方法に従って作製すること
が可能である。
【００３１】次に、図２（ｂ）に示すように、スパッタ
リング等の方法を用いて基板表面にバリアメタル薄膜層
としてＴｉ層７０を形成する。Ｔｉ層７０は、後の工程
で上層に形成するＮｉ層と下地の配線４０との密着性を
上げ、剥離を防止する効果がある。従って、密着性改善
に必要な厚みを有していればよく、約５０ｎｍ以上、好
ましくは約１００ｎｍとすればよい。
【００３２】続けて、図２（ｃ）に示すように、半田バ
ンプ形成領域のＴｉ層７０上に、スクリーン印刷法を用
いてバリアメタル層であるＮｉペースト層８０のパター
ンを形成する。Ｎｉペースト層８０の形成には、Ｎｉを
主成分とする市販の印刷ペーストを使用することができ
る。この印刷ペーストには、Ｎｉ粒子と樹脂、ガラスお
よび適量の溶剤が含有されており、印刷に適した粘度に
調整して使用する。
【００３３】具体的には、印刷スクリーン２００と半導
体基板１０との位置を合わせ、適量のペーストをスクリ
ーン２００上に載せたのち、スキージ２５０を印刷スク
リーン２００に押し当て、適度な圧力をかけて移動させ
ることで、同図に示すように、半田バンプ形成領域に、
例えば１００μｍ角パターンのＮｉペースト層８０を形
成する。Ｎｉペースト層８０の厚みは約５μｍ〜１０μ
ｍが好ましい。この後、窒素もしくは水素中雰囲気で、
還元しながら約４００℃で約３０分焼成を行い、Ｎｉ層
８５を形成する。なお、スクリーン印刷により形成した
このＮｉ層８５中にはＮｉペーストの含有物である微量
の樹脂やガラス成分が含まれることになるが、実用上問
題はない。
【００３４】このように、第１の実施の形態では、バリ
アメタル層であるＮｉ層８５を印刷でパターン形成する
ので、従来のように、Ｎｉ層８５のエッチングを要しな
い。従って、Ｎｉ層８５のエッチングに伴う半田バンプ
の損傷等の問題も生じない。
【００３５】次に、図２（ｄ）に示すように、このＮｉ
層８５をマスクにしてＴｉ層７０をフッ酸系溶液等を用
いてエッチングする。こうして、半田バンプ形成領域の
バリアメタル薄膜層をパターニングした後、図２（ｅ）
に示すように、再び、印刷スクリーン３００とスキージ
３５０を用いてスクリーン印刷法で半田ペースト９０の
パターンを、Ｎｉ層８５上に形成する。
【００３６】半田ペースト９０の印刷条件は、従来の印
刷方法とほぼ同様な条件を使用することができる。半田
ペースト９０としては、ＳｎとＰｂを主成分とする半田
ペーストのほか、ＳｎとＡｇを主成分とする半田ペース
ト等を用いることができる。半田ペースト９０の厚み
は、最終的に得られる半田バンプの高さが外部基板との
接続に十分な余裕を得られるように、６０μｍ〜７０μ
ｍの高さとすることが好ましい。
【００３７】この後、図２（ｆ）に示すように、半田ペ
ースト９０を窒素雰囲気中で約３０秒焼成し、半田リフ
ローを行う。尚、半田ペースト９０として、ＳｎとＰｂ
を主成分とする場合は、リフロー温度を２２０℃、Ｓｎ
とＡｇを主成分とする場合は、リフロー温度を２６０℃
とする。半田はバリアメタル７０のパターン上で液化
し、表面張力によって半球状になり、最終的に約１００
μｍ程度の高さの半田バンプ９５に加工される。
【００３８】以上に説明するように、本発明の第１の実
施の形態の製造方法によれば、バリアメタルであるＮｉ
層８５を印刷法で形成するため、Ｎｉ層８５のエッチン
グに伴う半田バンプの損傷等の問題も生じないほか、こ
のＮｉ層８５のパターンをエッチングマスクとして下層
のＴｉ層７０のエッチングが可能であるのでバリアメタ
ルのエッチングのためにレジストを用いたフォトリソグ
ラフィ工程が不要になる。即ち、バリアメタル薄膜層の
形成から半田リフロー工程にいたる半田バンプ製造工程
において、レジストを用いたフォトリソグラフィ工程が
不要であるため、プロセスを簡略化できるとともに、レ
ジストや現像液等の材料コストを削減できる。しかも、
バリアメタルのエッチングに伴う半田バンプの損傷の問
題も抑制できる。
【００３９】（第２の実施の形態）図３（ａ）〜図３
（ｆ）を参照しながら、本発明の第２の実施の形態に係
る半導体装置の製造方法について説明する。
【００４０】第２の実施の形態の半導体装置の製造方法
も、上述した第１の実施の形態と同様に、この半田バン
プの製造工程において、レジストを用いないレジストフ
リー工程であることを特徴とする。ここでは、半田ペー
ストを用いたスクリーン印刷法を用いずに、予めボール
状に加工された半田ボールを使用する。
【００４１】即ち、図３（ａ）、図３（ｂ）に示すよう
に、第１の実施の形態における製造方法と同様に、保護
膜５０および緩衝膜６０の半田バンプ形成領域を開口
し、開口底部に配線４０を露出させた後、Ｎｉペースト
層８０をスクリーン印刷法を用いてパターニングする。
その後、窒素又は水素中で焼成し、Ｎｉ層８５のパター
ンを形成する。さらに、このＮｉ層８５をマスクにして
Ｔｉ層７０をエッチングする。
【００４２】続けて、図３（ｃ）に示すように、吸引に
より所定の位置に半田ボールを固定した半田ボール吸引
用マスク４００を半導体チップ上に被せ、吸引状態を解
除することでＮｉ層８５の各パターン上に各半田ボール
９３を載せる。
【００４３】この後、図３（ｄ）に示すように、半田リ
フローを行い、半田ボール９３を溶融し、半球状の半田
バンプ９５に加工する。
【００４４】以上に説明するように、本発明の第２の実
施の形態の場合に、上述した第１の実施の形態の場合と
同様に、バリアメタル薄膜層の形成から半田リフロー工
程にいたる半田バンプ製造工程において、レジストを用
いたフォトリソグラフィ工程が不要であるため、プロセ
スを簡略化できるとともに、レジスト液や現像液等の材
料コストを削減できる。しかも、バリアメタルのエッチ
ングに伴う半田バンプの損傷の問題も生じない。
【００４５】（第３の実施の形態）第３の実施の形態の
半導体装置の製造方法も、上述した第１、第２の実施の
形態と同様に、半田バンプの製造工程において、レジス
トを用いないレジストフリー工程であることを特徴とす
る。
【００４６】第１の実施の形態との主な違いは、スクリ
ーン印刷法で形成するバリアメタル層としてＮｉ層のか
わりにＣｕ層を形成している点である。
【００４７】以下、図４（ａ）〜図４（ｅ）を参照しな
がら、本発明の第３の実施の形態について説明する。
【００４８】まず、図４（ａ）に示すように、第１の実
施の形態と同様に、電極パッド３０や再配線層である配
線４０を形成した後、保護膜５０および緩衝膜６０を基
板表面に形成する。この後、半田バンプ形成領域の保護
膜５０と緩衝膜６０を開口し、開口底部に配線４０を露
出させる。なお、第３の実施の形態では、配線４０とし
てＡｌＣｕ配線もしくはＣｕ配線等のＣｕ含有配線を使
用する。
【００４９】次に、図４（ｂ）に示すように、半田バン
プ形成領域の配線４０上に、スクリーン印刷法を用いて
直接、Ｃｕを主成分とするＣｕペースト層８２のパター
ンを形成する。Ｃｕペースト層８２のパターンの厚み
は、約５μｍ〜１０μｍとする。続けて還元雰囲気、約
３８０℃で焼成し、Ｃｕペースト８２をＣｕ層８６にす
る。
【００５０】第１、及び第２の実施の形態のようにバリ
アメタル層としてＮｉ層を使用する場合には、Ｎｉ層と
配線４０との十分な密着性を確保するため、間にバリア
メタル薄膜層であるＴｉ層を介在させたが、ここではバ
リアメタル層であるＣｕ層と配線４０とが同一組成のＣ
ｕを有しているので、良好な密着性を得ることができ
る。従って密着性改善のために別のバリアメタル薄膜層
等を介在させる必要がなくなる。また、これに伴いバリ
アメタル薄膜層のエッチング工程も不要となる。
【００５１】この後は、図４（ｃ）に示すように、スク
リーン印刷法を用いて半田ペースト９０をＣｕ層８６の
パターン上に形成し、焼成した後、図３（ｄ）に示すよ
うに、リフロー処理を行い、Ｃｕ層８６のパターン上に
表面張力により半球状の半田バンプ９５を形成する。
【００５２】なお、半田ペースト層９０のスクリーン印
刷工程の代わりに、第２の実施の形態で説明したよう
な、半田ボールをＣｕ層８６のパターン上に搭載させる
方法を用いてもよい。
【００５３】このように、本発明の第３の実施の形態の
製造方法によれば、バリアメタルであるＣｕ層８６を印
刷法で形成するため、Ｃｕ層８６のエッチングに伴う半
田バンプの損傷等の問題も生じないほか、配線層４０と
の間にＴｉ層の介在も不要となるので、レジストを用い
たフォトリソグラフィ工程が不要なばかりでなく、Ｔｉ
層の成膜工程及びエッチング工程を省略できる。従っ
て、大幅なプロセスの簡略化を図ることができる。
【００５４】以上、実施の形態に沿って、本発明の半導
体装置の製造方法および半導体装置について説明した
が、本発明は、これらの実施の形態の記載に限定される
ものではない。種々の変形や改良が可能なことは当業者
には自明である。
【００５５】例えば、本発明に係る半導体装置は、電極
パッドを必ずしも有する必要はない。電極を介さず半導
体チップ上の論理回路等から直接半田バンプに配線層が
接続されるものであってもよい。
【００５６】また、スクリーン印刷法で作製するバリア
メタル層としてはＮｉ層、Ｃｕ層の場合について説明し
たが、これらの材料に限定されるものではなく、半田中
の組成、特にＳｎの拡散を防止できるメタル材料であっ
て、印刷ペーストにできるものであったら、使用可能で
ある。また、そのメタル組成は単一のみならず複数のバ
リアメタル成分を含んでいてもよい。
【００５７】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、バリアメタル材を主成分とする
メタルパターンをスクリーン印刷法で形成し、その上に
半田バンプを形成しているので、バリアメタル材のパタ
ーニングに際しレジストを用いたフォトリソグラフィ工
程が不要となる。従って、レジストや現像液などの材料
コストを削減し、プロセスの簡略化を図ることができる
他、エッチングによる半田バンプ等へのダメージをも防
止し、歩留まりの高い半田バンプ形成を行うことができ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半田バンプを有する
半導体チップの平面図である。
【図２】本発明の第１の実施の形態に係る半田バンプの
製造方法を示す工程図である。
【図３】本発明の第２の実施の形態に係る半田バンプの
製造方法を示す工程図である。
【図４】本発明の第３の実施の形態に係る半田バンプの
製造方法を示す工程図である。
【図５】従来のメッキ法を用いた半田バンプの製造方法
を示す工程図である。
【図６】従来のスクリーン印刷法を用いた半田バンプの
製造方法を示す工程図である。
【符号の説明】
１０ 半導体基板 ２０ 絶縁層 ３０ 電極パッド ４０ 配線 ５０ 保護膜 ６０ 緩衝層 ７０ Ｔｉ層 ８０ Ｎｉペースト層 ８２ Ｃｕペースト層 ８５ Ｎｉ層 ８６ Ｃｕ層 ９０ 半田ペースト層 ９３ 半田ボール ９５ 半田バンプ ２００、３００ 印刷スクリーン ２５０、３５０ スキージ ４００ 半田ボール吸引用マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江澤 弘和 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成された半導体基板上に半
    田バンプを有する半導体装置の製造方法において、 該半導体基板上の該半田バンプを形成すべき領域に、バ
    リアメタル材を主成分とするメタルパターンをスクリー
    ン印刷法を用いて形成する工程と、 前記メタルパターン上に、半田バンプを形成する工程と
    を有する半導体装置の製造方法。
  2. 【請求項２】 前記バリアメタル材が、Ｎｉであること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 さらに、前記メタルパターンを形成する
    工程前に、他のバリアメタル材を主成分とするメタル薄
    膜層を前記半導体基板上に形成する工程を有するととも
    に、 前記メタルパターンを形成する工程後に、前記メタルパ
    ターンをマスクとして前記メタル薄膜層をパターニング
    する工程を有する請求項１又は請求項２に記載の半導体
    装置の製造方法。
  4. 【請求項４】 前記メタル薄膜層は、少くともＴｉを主
    成分とする層を含むことを特徴とする請求項３に記載の
    半導体装置の製造方法。
  5. 【請求項５】 前記バリアメタル材が、Ｃｕであること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  6. 【請求項６】 さらに、前記メタルパターンを形成する
    工程前に、少なくともＣｕを含有する配線を形成する工
    程を有し、 前記配線上に直接前記メタルパターンを形成することを
    特徴とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記半田バンプを形成する工程が、 前記メタルパターン上に、半田パターンをスクリーン印
    刷法を用いて形成する工程と、 前記半田パターンをリフローし、半田バンプに加工する
    工程とを有する請求項１から６のいずれか１項に記載の
    半導体装置の製造方法。
  8. 【請求項８】 前記半田バンプを形成する工程が、 前記メタルパターン上に半田ボールを配置する工程と、 前記半田ボールをリフローし、半田バンプに加工する工
    程とを有する請求項１から６のいずれか１項に記載の半
    導体装置の製造方法。
  9. 【請求項９】請求項１〜８のいずれか１項に記載の半導
    体装置の製造方法によって製造された半導体装置。
JP2001233388A 2001-08-01 2001-08-01 半導体装置とその製造方法 Abandoned JP2003045908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233388A JP2003045908A (ja) 2001-08-01 2001-08-01 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233388A JP2003045908A (ja) 2001-08-01 2001-08-01 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2003045908A true JP2003045908A (ja) 2003-02-14

Family

ID=19065168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233388A Abandoned JP2003045908A (ja) 2001-08-01 2001-08-01 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2003045908A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2276063A3 (en) * 2009-07-13 2011-04-20 LSI Corporation Improvement of solder interconnect by addition of copper

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2276063A3 (en) * 2009-07-13 2011-04-20 LSI Corporation Improvement of solder interconnect by addition of copper
US8378485B2 (en) 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US8580621B2 (en) 2009-07-13 2013-11-12 Lsi Corporation Solder interconnect by addition of copper

Similar Documents

Publication Publication Date Title
US6787903B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US7501311B2 (en) Fabrication method of a wafer structure
JP3888854B2 (ja) 半導体集積回路の製造方法
TWI582930B (zh) 積體電路裝置及封裝組件
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP2001068495A (ja) 半導体装置及びその製造方法
JP2007317979A (ja) 半導体装置の製造方法
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
JP3651346B2 (ja) 半導体装置およびその製造方法
US8294266B2 (en) Conductor bump method and apparatus
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JP3524441B2 (ja) 配線形成方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP3648585B2 (ja) 半導体装置及びその製造方法
US7176117B2 (en) Method for mounting passive components on wafer
JP2005109171A (ja) 半導体装置およびその製造方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
JP3323091B2 (ja) 半導体集積回路装置及びその製造方法
JP2003045908A (ja) 半導体装置とその製造方法
US7541273B2 (en) Method for forming bumps
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060324