JPH08321684A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法

Info

Publication number
JPH08321684A
JPH08321684A JP7150942A JP15094295A JPH08321684A JP H08321684 A JPH08321684 A JP H08321684A JP 7150942 A JP7150942 A JP 7150942A JP 15094295 A JP15094295 A JP 15094295A JP H08321684 A JPH08321684 A JP H08321684A
Authority
JP
Japan
Prior art keywords
wiring board
conductive material
insulating layer
via hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7150942A
Other languages
English (en)
Inventor
Minoru Ishikawa
実 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7150942A priority Critical patent/JPH08321684A/ja
Publication of JPH08321684A publication Critical patent/JPH08321684A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Abstract

(57)【要約】 【目的】本発明は、配線基板及び配線基板の製造方法に
ついて、従来の配線基板に比べて信頼性を向上し得るよ
うにする。 【構成】本発明は、配線層間11を電気的に接続する導
電材14を柱状形状にすることにより、従来の中空でな
る導電材に比べて柱状形状の導電材14を低抵抗及び低
インダクタンスにできるので、導電材14に生じる熱を
下げることができ、かくして従来の配線基板に比べて信
頼性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図5及び図6) 発明が解決しようとする課題(図5及び図6) 課題を解決するための手段(図1〜図4) 作用(図1〜図4) 実施例(図1〜図4) 発明の効果
【0002】
【産業上の利用分野】本発明は配線基板及び配線基板の
製造方法に関し、例えば多層配線基板及びその製造方法
に適用して好適なものである。
【0003】
【従来の技術】従来、例えば両面配線基板においては、
基板の各面にそれぞれ形成された導体パターン間を、図
5に示すような基板を貫通する中空の導電材1(以下、
これをビアホール1と呼ぶ)により導通させている。こ
の場合この種のビアホール1は、通常、基板2をドリル
によつて貫通させた後、この貫通孔の内周面に導電性金
属膜3をメツキ法によつて被着させることにより形成さ
れている(以下、これを第1のビアホール形成方法と呼
ぶ)。
【0004】一方多層配線基板においては、導体パター
ンでなる配線層間を、通常、図6に示すようなビアホー
ル5により導通させている。通常、この種のビアホール
5は、図6からも明らかなように、配線層6上に所定の
厚さに形成された絶縁材でなる絶縁層7の所定部分をフ
オトリソグラフイ等の手法によつて除去した後、メツキ
法、蒸着法又はスパツタ法によつて絶縁層7上に導電性
金属膜8を被着させることにより形成されている(以
下、これを第2のビアホール形成方法と呼ぶ)。
【0005】
【発明が解決しようとする課題】ところが上述の第1の
ビアホール形成方法においては、ドリルによつて貫通孔
を形成するため、最小で 0.2〔mm〕〜 0.3〔mm〕程
度にしかビアホール1の直径を形成できず、配線基板を
高密度化し難い問題があつた。また第1のビアホール形
成方法では、メツキ法によりビアホール1の内周面に被
着させた薄膜状の導電性金属膜3で基板2の両面の導体
パターンを導通させるため、直流抵抗及び電流変化に伴
つて誘起される起電力の割合(以下、これをインダクタ
ンスと呼ぶ)が大きくなる問題があつた。この結果とし
てビアホール1が熱を発生するため、両面配線基板の信
頼性を低下させる問題があつた。
【0006】一方第2のビアホール形成方法において
は、フオトリソグラフイによつてビアホール5を形成す
る分、第1のビアホール形成方法によつて形成されたビ
アホール1の直径に比べて直径の小さいビアホール5を
形成することができ、配線基板の高密度化に対応するこ
とができる利点がある。ところがこの第2のビアホール
形成方法では、ビアホール5の内周面にメツキ法等によ
つて薄膜状に導電性金属膜8を被着させるため、第1の
ビアホール形成方法と同様に直流抵抗及びインダクタン
スが大きくなる問題がある。
【0007】またこの第2のビアホール形成方法では、
ビアホール5の通電中に熱等が生じた場合に導電性金属
膜8が伸縮するために当該導電性金属膜8がクラツクし
てオープン不良が発生したり、フオトリソグラフイ用の
マスクを作る必要があるため、コストの増加や製造時間
の増大を避け得ない問題があつた。さらに第2のビアホ
ール形成方法を用いて多層配線基板を製造する際、当該
多層配線基板の各層毎に形成されている配線層の導通位
置に応じて、各ビアホール5の形成位置をずらす必要が
あり、フオトリソグラフイに用いるマスクの種類が増加
する。このため各層を形成する毎にマスクの交換作業が
必要となり、製造工程が煩雑になる問題があつた。
【0008】さらにこの種のビアホールでは、当該ビア
ホールの直径に対する高さの割合(以下、これをアスペ
クト比と呼ぶ)を選択することにより、予め直流抵抗、
インダクタンス及び熱等の問題に対処することが望まれ
るものの、第2のビアホール形成方法では、フオトリソ
グラフイを用いてビアホール5を形成するため、ビアホ
ール5の高さが制限され、当該ビアホール5のアスペク
ト比を自由に選択できない問題があつた。この結果とし
て、第2のビアホール形成方法では、直流抵抗、インダ
クタンス及び熱等による問題が生じた場合に対処できな
いため、多層配線基板の信頼性を低下させる問題があつ
た。
【0009】本発明は以上の点を考慮してなされたもの
で、従来の配線基板に比べて信頼性を向上し得る配線基
板及び当該配線基板の製造方法を提案しようとするもの
である。
【0010】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、絶縁層の所定位置に配置され、当
該絶縁層を挟み込む配線層間を電気的に接続する1つ又
は複数の柱状形状の導電材を設ける。
【0011】また本発明においては、第1の導体パター
ンからなる第1の配線層の所定位置上に導電材を載置す
る第1の工程と、第1の配線層上に、導電材を埋め込む
ように絶縁材からなる絶縁層を形成する第2の工程と、
絶縁層の一面を導電材が露出するまで研磨する第3の工
程と、絶縁層上に、第2の導体パターンからなる第2の
配線層を形成する第4の工程とを有する。
【0012】
【作用】配線層間を電気的に接続する導電材を柱状形状
にすることにより、従来の中空でなる導電材に比べて低
抵抗及び低インダクタンスにでき、導電材に生じる熱を
下げることができる。
【0013】第1の導体パターンからなる第1の配線層
の所定位置上に導電材を載置し、次いで第1の配線層上
に、導電材を埋め込むように絶縁材からなる絶縁層を形
成し、続いて絶縁層の一面を導電材が露出するまで研磨
した後、絶縁層上に、第2の導体パターンからなる第2
の配線層を形成することにより、従来のフオトリソグラ
フイを用いて中空の導電材を形成する配線基板の製造方
法に比べて配線基板を簡易に製造し得ると共に信頼性の
向上した配線基板を製造することができる。
【0014】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0015】図1において、10は全体として本発明を
適用した多層配線基板を示し、導体パターンでなる配線
層11と、絶縁材からなる絶縁層12とがセラミツク基
板13上に交互に複数積層されて構成されている。この
場合各絶縁層12には、それぞれ各絶縁層12の厚みと
同じ厚み(以下、これを高さと呼ぶ)に形成された複数
の円柱形状の導電材14(以下、これをビア14と呼
ぶ)がそれぞれ所定位置に埋め込まれており、かくして
各配線層11間の導通をこのビア14を介してとり得る
ようになされている。
【0016】これによりこの多層配線基板10では、各
ビア14が円柱形状に形成されている分、従来のビアホ
ールに比べてビア14で生じる直流抵抗及びインダクタ
ンスを小さくし得るようになされている。
【0017】ここで実際上この多層配線基板10は、図
2(A)〜図4(B)に示す以下の手順により製造する
ことができる。すなわち、まず図2(A)に示すよう
に、セラミツク基板13の所定面上に所定の導体パター
ン(図示せず)でなる配線層11を形成する。次いで図
2(B)に示すように、配線層11の所定位置に、例え
ばスタツドバンプボンダ装置(図示せず)を用いて直径
が30〔μm〕程度の導電材の塊(例えば、金塊)からな
るバンプ14Aを複数形成する。
【0018】続いて図2(C)に示すように、各バンプ
14Aの直径がほぼ50〔μm〕程度になるように当該各
バンプ14A上部を、多層配線基板10の厚み方向に対
して垂直な面を有するツール15によつて押しつぶす。
これにより各バンプ14Aを、上部が平坦化されたほぼ
均一な円柱形状の各ビア14に形成する。
【0019】次いで図3(A)に示すように、各ビア1
4間及び各ビア14上に、硬化させた際に縮み等の形状
変化の少ないベンゾシクロブテン(ダウ・ケミカル製)
でなる絶縁層12を滴下又は塗布する。その後スピンコ
ートによつて、各ビア14を覆うと共に上面が平坦とな
るように絶縁層12を形成し、各ビア14間を絶縁す
る。
【0020】続いて図3(B)に示すように、絶縁層1
2を加熱して硬化させた後、各ビア14の高さが30〔μ
m〕程度となるように研磨機16によつて絶縁層12の
上面を研磨して、各ビア14の上部を露出させる。
【0021】次いで図4(A)に示すように、絶縁層1
2の研磨面上に無電解銅メツキ、電解銅メツキの順に銅
薄膜11Aを形成する。その後図4(B)に示すよう
に、フオトリソグラフイ等の手法によつて、銅薄膜11
Aより所定の導体パターンでなる配線層11を形成す
る。
【0022】さらにこの後図2(B)から図4(B)に
示す製造手順を必要に応じて順次繰り返す。これにより
所望の積層数でなる多層配線基板10を形成することが
できる。
【0023】以上の構成において、この多層配線基板1
0を形成する場合は、セラミツク基板13の所定面上に
配線層11を形成し(図2(A))、次いで配線層11
の所定位置に複数のバンプ14Aを形成する(図2
(B))。続いて各バンプ14Aを押しつぶして平坦化
し、円柱形状のビア14を形成する(図2(C))。
【0024】次いで各ビア14を覆うように絶縁層12
を形成した後(図3(A))、絶縁層12を加熱して硬
化させて上面を研磨することにより各ビア14の上部を
露出させる(図3(B))。続いて絶縁層12の研磨面
上に銅薄膜11Aを形成し(図4(A))、その後銅薄
膜11Aより配線層11を形成する(図4(B))。さ
らに上述の製造手順を必要に応じて順次繰り返す(図2
(B)〜図4(B))ことにより所望の積層数の多層配
線基板10を形成する。
【0025】この場合、このようにして製造された多層
配線基板10では、ビア14が円柱形状に形成されるた
め、従来のビアホールに比べてビア14の直径を太くで
きかつビア14の高さを低くすることができ、かくして
従来のビアホールに比べてビア14の直流抵抗及びイン
ダクタンスを 1/2ないし1/100 程度の値に小さくするこ
とができる。
【0026】またこの多層配線基板10では、ビア14
が円柱形状に形成されるため、当該ビア14のクラツク
によるオープン不良を減少させることができる。さらに
この多層配線基板10では、従来のビアホールに比べて
ビア14の抵抗値及びインダクタンス値を小さくできる
ため、多層配線基板10の配線密度を向上させることが
できると共に、多層配線基板10を高速信号に対応させ
ることができる。さらにこの多層配線基板10では、従
来のビアホールに比べてビア14の抵抗及びインダクタ
ンスを小さくできるため、当該ビア14で生じる熱を下
げることができる。
【0027】一方多層配線基板10の製造手順において
は、バンプ14Aによつてビア14を形成することによ
り、導体パターンを形成する場合だけフオトリソグラフ
イを用いれば良いため、従来の第2のビアホール形成方
法を用いて多層配線基板を製造する場合に比べてマスク
の数を減らすことができる。これによりこの多層配線基
板10の製造手順では、従来の多層配線基板の製造に比
べて簡易に製造することができかつ安価に製造すること
ができる。
【0028】以上の構成によれば、ビア14を円柱形状
に形成するようにしたことにより、従来のビアホールに
比べてビア14を低抵抗及び低インダクタンスにできる
分、当該ビア14で生じる熱を下げることができ、かく
して従来の配線基板に比べて信頼性を向上し得る配線基
板を実現し得る。また上述の構成によれば、バンプ14
Aによつて円柱形状でなるビア14を形成するようにし
たことにより、従来のフオトリソグラフイを用いてビア
ホールを形成する多層配線基板の製造方法に比べて多層
配線基板10を簡易に製造できると共に信頼性の向上し
た配線基板を製造でき、かくして従来の配線基板に比べ
て信頼性を向上し得る配線基板を製造し得る配線基板の
製造方法を実現することができる。
【0029】なお上述の実施例においては、絶縁層の所
定位置に配置され、当該絶縁層を挟み込む配線層間を電
気的に接続する1つ又は複数の柱状形状の導電材として
金でなるビア14を用いた場合について述べたが、本発
明はこれに限らず、錫、アルミニウム、インジウム、銅
等の他の導電材を用いても良い。
【0030】また上述の実施例においては、絶縁材から
なる絶縁層としてベンゾシクロブテンを用いた場合につ
いて述べたが、本発明はこれに限らず、例えば加熱して
硬化させる際に縮み等による形状変化が生じなければ、
ポリイミド樹脂等の他の絶縁材からなる絶縁層を用いて
も良い。
【0031】さらに上述の実施例においては、配線層1
1上に各ビア14を形成した後に絶縁層12を形成した
場合について述べたが、本発明はこれに限らず、例えば
配線層11上に絶縁層12を形成し、当該絶縁層12の
所定部分を除去した後に、当該除去した部分に導電材を
埋め込むようにしてビア14を形成しても良い。
【0032】さらに上述の実施例においては、ビア14
の形状を円柱形状に形成した場合について述べたが、本
発明はこれに限らず、直流抵抗及びインダクタンス等が
大きくならなければ、四角柱又は楕円柱等の他の柱状形
状に形成しても良い。
【0033】さらに上述の実施例においては、直径が50
〔μm〕程度で高さが30〔μm〕程度となるようにビア
14を形成した場合について述べたが、本発明はこれに
限らず、必要に応じてビア14の高さを変えるようにし
ても良い。すなわち多層配線基板10では、ビア14を
積層形成することによつて当該ビア14の高さを30〔μ
m〕〜90〔μm〕程度まで形成できることにより、ビア
14のアスペクト比を自由に選択することができるた
め、ビア14で生じる直流抵抗及びインダクタンス等の
問題に対して予め対処し得る。
【0034】さらに上述の実施例においては、配線層1
1と絶縁層12とをセラミツク基板13上に交互に複数
積層した場合について述べたが、本発明はこれに限ら
ず、例えばプリント配線基板等のように予め形成された
配線基板を用いて、当該配線基板上に配線層11と絶縁
層12とを交互に複数積層しても良い。
【0035】
【発明の効果】上述のように本発明によれば、配線層間
を電気的に接続する導電材を柱状形状にすることによ
り、従来の中空でなる導電材に比べて柱状形状の導電材
を低抵抗及び低インダクタンスにできるので、導電材に
生ずる熱を下げることができ、従来の配線基板に比べて
配線基板の信頼性を向上させることができる。また第1
の導体パターンからなる第1の配線層の所定位置上に導
電材を載置し、次いで第1の配線層上に、導電材を埋め
込むように絶縁材からなる絶縁層を形成し、続いて絶縁
層の一面を導電材が露出するまで研磨した後、絶縁層上
に、第2の導体パターンからなる第2の配線層を形成す
ることにより、従来のフオトリソグラフイを用いて中空
の導電材を形成する配線基板の製造方法に比べて配線基
板を簡易に製造し得ると共に信頼性の向上した配線基板
を製造でき、かくして従来の配線基板の製造方法に比べ
て信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例による多層配線基板の構成を示
す断面図である。
【図2】実施例による多層配線基板の製造手順の説明に
供する概略図である。
【図3】実施例による多層配線基板の製造手順の説明に
供する概略図である。
【図4】実施例による多層配線基板の製造手順の説明に
供する概略図である。
【図5】従来の両面配線基板におけるビアホールの説明
に供する断面図である。
【図6】従来の多層配線基板におけるビアホールの説明
に供する断面図である。
【符号の説明】
1、5……ビアホール、2……基板、3、8……導電性
金属膜、6、11……配線層、7、12……絶縁層、1
0……多層配線基板、11A……銅薄膜、13……セラ
ミツク基板、14……ビア、14A……バンプ、15…
…ツール、16……研磨機。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定の導体パターンからなる配線層と、絶
    縁材からなる絶縁層とが交互に積層された配線基板にお
    いて、 上記絶縁層の所定位置に配置され、当該絶縁層を挟み込
    む上記配線層間を電気的に接続する1つ又は複数の柱状
    形状の導電材を具えることを特徴とする配線基板。
  2. 【請求項2】上記導電材は、金でなることを特徴とする
    請求項1に記載の配線基板。
  3. 【請求項3】第1の導体パターンからなる第1の配線層
    の所定位置上に導電材を載置する第1の工程と、 上記第1の配線層上に、上記導電材を埋め込むように絶
    縁材からなる絶縁層を形成する第2の工程と、 上記絶縁層の一面を上記導電材が露出するまで研磨する
    第3の工程と、 上記絶縁層上に、第2の導体パターンからなる第2の配
    線層を形成する第4の工程とを具え、上記第1の工程か
    ら上記第4の工程を必要に応じて繰り返すことを特徴と
    する配線基板の製造方法。
  4. 【請求項4】上記導電材は、金でなることを特徴とする
    請求項3に記載の配線基板の製造方法。
JP7150942A 1995-05-24 1995-05-24 配線基板及び配線基板の製造方法 Pending JPH08321684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7150942A JPH08321684A (ja) 1995-05-24 1995-05-24 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7150942A JPH08321684A (ja) 1995-05-24 1995-05-24 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08321684A true JPH08321684A (ja) 1996-12-03

Family

ID=15507790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7150942A Pending JPH08321684A (ja) 1995-05-24 1995-05-24 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH08321684A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5064767A (ja) * 1973-10-12 1975-06-02
JPS5629400A (en) * 1979-08-20 1981-03-24 Nippon Electric Co Multilayer high density circuit board
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH0786749A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 印刷配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5064767A (ja) * 1973-10-12 1975-06-02
JPS5629400A (en) * 1979-08-20 1981-03-24 Nippon Electric Co Multilayer high density circuit board
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH0786749A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 印刷配線板の製造方法

Similar Documents

Publication Publication Date Title
US5116459A (en) Processes for electrically conductive decals filled with organic insulator material
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
EP1215948B1 (en) Manufacturing method of multilayer substrate
US5108541A (en) Processes for electrically conductive decals filled with inorganic insulator material
JP2773366B2 (ja) 多層配線基板の形成方法
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
EP0400332B1 (en) Thin film multilayer laminate interconnection board assembly method
CN104183566A (zh) 具有突出的铜端子柱的基板
JP4048019B2 (ja) 多層配線基板及びその製造方法
US6629366B1 (en) Method of producing a multilayer wiring board
JPH0513960A (ja) 多層配線基板の製造方法
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
US20130344628A1 (en) Alignment between layers of multilayer electronic support structures
JPH0410696A (ja) 多層配線基板の製造方法
JPH08321684A (ja) 配線基板及び配線基板の製造方法
JPS63241995A (ja) 多層印刷回路板およびその製法
JP7119583B2 (ja) プリント配線板およびその製造方法
JPH0787225B2 (ja) 半導体素子実装用基板
JP2000269642A (ja) 多層配線板とその製造方法
JPH01257397A (ja) 金属プリント基板
JPH06104568A (ja) 多層配線板の製造方法
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPH10154878A (ja) 薄膜コンデンサ内蔵基板及びその製造法
JPH1079578A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050805