JP2000216522A - フレキシブル基板製造方法、及びフレキシブル基板 - Google Patents

フレキシブル基板製造方法、及びフレキシブル基板

Info

Publication number
JP2000216522A
JP2000216522A JP11011422A JP1142299A JP2000216522A JP 2000216522 A JP2000216522 A JP 2000216522A JP 11011422 A JP11011422 A JP 11011422A JP 1142299 A JP1142299 A JP 1142299A JP 2000216522 A JP2000216522 A JP 2000216522A
Authority
JP
Japan
Prior art keywords
metal
film
flexible substrate
resin film
metal bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11011422A
Other languages
English (en)
Other versions
JP3701807B2 (ja
Inventor
Yutaka Kaneda
豊 金田
Akira Tsutsumi
章 堤
Hiroyuki Hishinuma
啓之 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP01142299A priority Critical patent/JP3701807B2/ja
Priority to US09/477,815 priority patent/US6294316B1/en
Publication of JP2000216522A publication Critical patent/JP2000216522A/ja
Priority to US09/909,827 priority patent/US6930390B2/en
Application granted granted Critical
Publication of JP3701807B2 publication Critical patent/JP3701807B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】微細な金属バンプを有するフレキシブル基板を
製造する簡単な方法を提供する。 【解決手段】金属箔１１表面と、その金属箔１１に形成
された金属バンプ１６表面に硬質の樹脂被膜２１とレジ
スト膜２４とをこの順序で形成し、表面を押圧し、金属
バンプ１６上のレジスト膜２１を凹ませた後、エッチン
グ処理する。レジスト膜２１が凹んだ部分では、部分的
に樹脂被膜２１の表面が露出しているので、その部分か
らエッチングが進行し、金属バンプ１６が樹脂被膜２１
から突き出される。硬質の樹脂被膜２１上に軟質の樹脂
被膜２２を形成した後、レジスト膜２１を形成すると、
軟質の樹脂被膜２２が接着層となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフレキシブル基板の
技術分野にかかり、特に、微細な金属バンプを有するフ
レキシブル基板を簡単に製造できる技術に関する。
【０００２】
【従来の技術】近年では、半導体装置の小型化が増々求
められており、チップ状態の半導体装置を搭載できるフ
レキシブル基板が重要視されている。
【０００３】図８(ａ)〜(ｄ)は、従来技術のフレキシブ
ル基板の製造工程図である。その製造方法を説明する
と、先ず、ポリイミドフィルム１１２上に銅箔を貼り付
けた後、パターニングし、銅配線を形成する。図８(ａ)
の符号１１１は、その銅配線を示している。
【０００４】次に、ポリイミドフィルム１１２表面にレ
ーザ光１１４を照射し(同図(ｂ))、所定径の開口部１１
５を形成する(同図(ｃ))。この状態では開口部１１５底
部に銅配線１１１の表面が露出している。次いで、銅配
線１１１裏面を樹脂フィルム１１７で保護し、銅メッキ
を行うと、開口部１１５底部には銅配線１１１が露出し
ているので、その部分に銅が成長し、開口部１１５内及
びその表面に金属バンプ１１６が形成される。図８(ｄ)
の符号１１０は、その金属バンプ１１６を有するフレキ
シブル基板を示している。
【０００５】このようなフレキシブル基板１１０上に半
導体チップを実装する場合、金属バンプ１１６と半導体
チップのボンディングパッドとを、異方導電性フィルム
を介して当接させ、圧着する。金属バンプ１１６以外の
部分はポリイミドフィルム１１２で絶縁されているの
で、半導体チップのボンディングパッド部分だけがフレ
キシブル基板１１０と電気的に接続される。
【０００６】上記のようなフレキシブル基板１１０の場
合、薄く、軽く、且つ、折り曲げ自在であることから実
装の自由度が高く、近年盛んに用いられている。
【０００７】しかしながら、上記のようにレーザ光１１
４を用いて開口部１１５を形成する場合、開口部１１５
底面に露出している金属配線１１１表面にポリイミドフ
ィルム１１２の残渣が残ってしまう。
【０００８】残渣が存在したままで銅メッキを行うと、
多数個形成されている開口部１１５毎に銅の析出速度が
異なってしまい、均一な金属バンプ１１６を形成できな
くなる。
【０００９】そこで従来技術では、開口部１１５の形成
後、全体を薬液に浸漬し、開口部１１５底面下の残渣を
除去している。
【００１０】しかしながら開口部１１５が微細化するに
伴い、開口部１１５内に薬液が入りずらくなり、その結
果、残渣が完全に除去できなくなってきた。
【００１１】また、上記の開口部１１５は、堅牢なポリ
イミドフィルム１１１にレーザ光１１４を照射して形成
しているため、微細な開口部１１５(４０μｍ〜５０μ
ｍ程度)を形成しようとすると、開口径がばらつくた
め、形成される金属バンプ１１６の径や高さにばらつき
を生じる結果、金属バンプ１１６間に段差が生じ、半導
体チップとの接触不良が発生するという問題がある。
【００１２】更に、近年では開口部１１５の一層の微細
化が求められているが、高出力のレーザ光１１４のスポ
ット径を絞るのが難しく、４０μｍよりも小径の開口部
１１５を形成できないという問題もある。
【００１３】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、微細な金属バンプを精度よく形成できる技術を
提供することにある。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、フレキシブル基板製造方法
であって、金属箔に形成された金属バンプ表面に樹脂被
膜を形成し、前記金属バンプ上を押圧した後、エッチン
グし、前記金属バンプ表面を露出させることを特徴とす
る。
【００１５】請求項２記載の発明は、請求項１記載のフ
レキシブル基板製造方法であって、前記樹脂被膜は、前
記金属バンプ表面と前記金属箔表面に形成することを特
徴とする。
【００１６】請求項３記載の発明は、請求項１又は請求
項２のいずれか１項記載のフレキシブル基板製造方法で
あって、前記樹脂フィルムは、下層の硬質の樹脂被膜と
上層の軟質の樹脂被膜とで構成させることを特徴とす
る。
【００１７】請求項４記載の発明は、請求項１乃至請求
項３のいずれか１項記載のフレキシブル基板製造方法で
あって、前記樹脂フィルム上にレジスト膜を形成した
後、前記金属バンプ上を押圧することを特徴とする。
【００１８】請求項５記載の発明は、請求項１乃至請求
項４のいずれか１項記載のフレキシブル基板製造方法で
あって、前記金属バンプは、前記金属箔表面に感光性の
マスクフィルムを形成した後、該マスクフィルムを露
光、現像し、開口部分に露出する前記金属箔表面に金属
を析出させて形成することを特徴とする。
【００１９】請求項６記載の発明は、請求項１乃至請求
項５のいずれか１項記載のフレキシブル基板製造方法で
あって、前記金属バンプの押圧は、回転するローラで行
うことを特徴とする。
【００２０】請求項７記載の発明は、請求項６記載のフ
レキシブル基板製造方法であって、前記ローラを加熱す
ることを特徴とする。
【００２１】請求項８記載の発明は、請求項１乃至請求
項７のいずれか１項記載のフレキシブル基板製造方法で
あって、前記樹脂被膜の原料には、ポリアミック酸を用
いることを特徴とする。
【００２２】請求項９記載の発明は、請求項１乃至請求
項８のいずれか１項記載のフレキシブル基板製造方法で
製造されたフレキシブル基板であって、前記銅箔の前記
金属バンプが形成された面は、前記樹脂被膜で覆われて
いることを特徴とする。
【００２３】請求項１０記載の発明は、請求項９記載の
フレキシブル基板であって、前記銅箔は所望形状にパタ
ーニングされていることを特徴とする。
【００２４】請求項１１記載の発明は、請求項９又は請
求項１０のいずれか１項記載のフレキシブル基板であっ
て、前記金属バンプ上には、半導体チップが電気的に接
続されていることを特徴とする。
【００２５】本発明は上記のように構成されており、金
属箔上に形成された金属バンプを有している。その金属
箔表面と金属バンプ表面とが露出した状態で、先ず、ポ
リイミド等から成る樹脂被膜と、レジスト膜とをこの順
序で形成し、表面を押圧し、金属バンプ上のレジスト膜
を凹ませる。その状態でエッチングを行うと、レジスト
膜がマスクとなり、下層の樹脂被膜は金属バンプの頂上
部分からエッチングが進行する。
【００２６】樹脂被膜は下層の硬質の樹脂被膜と上層の
軟質の樹脂被膜の二層構造にしておくと、軟質の樹脂被
膜が接着層として機能し、半導体チップを貼付すること
が可能になる。
【００２７】レジスト膜を形成せず、樹脂被膜を昇温さ
せた状態で押圧すると、樹脂被膜自体が凹み、金属バン
プ上の膜厚が薄くなるので、エッチングすると、その部
分の樹脂被膜が除去され、金属バンプを露出させること
ができる。
【００２８】
【発明の実施の形態】本発明のフレキシブル基板をその
製造方法と共に説明する。図１(ａ)〜(ｅ)、図２(ｆ)〜
(ｋ)は、本発明のフレキシブル基板の製造工程図の一例
である。
【００２９】図１(ａ)を参照し、先ず、金属箔１１(こ
こでは厚み１８μｍの圧延銅箔を用いた)を用意する。
この金属箔１１の裏面に保護フィルム１２を貼付し、ま
た、表面に、紫外線露光可能なマスクフィルム(旭化成
(株)製ドライフィルム：ＳＰＧ−１５２)１３を貼付す
る(マスクフィルム１３の貼付条件は、例えば温度１３
０℃、ラインスピード２ｍ／分である)(同図(ｂ))。
【００３０】次に、所定パターンが形成されたガラスマ
スクを用いてマスクフィルム１３を露光(露光光強度１
００ｍＪ)し、薬液で現像してパターニングする。この
パターニングにより、後述する複数の金属バンプ１６を
形成する位置に開口部１５をそれぞれ形成する(同図
(ｃ))。
【００３１】マスクのパターン直径が３０μ〜５０μｍ
の円である場合には、開口部１５は直径の精度が±２．
５μｍ、高さの精度が±２μｍ程度に形成できる。
【００３２】本発明では、従来技術と異なりレーザ光を
用いておらず、しかも、マスクフィルムは軟質で薬液に
よりパターニングするから、開口部１５の底部には残渣
がなく、清浄な金属箔１１表面が露出している。
【００３３】その状態で全体を銅メッキ用の電解液に浸
漬し、電流を流すと、開口部１５底面の金属箔１１表面
に均一に銅が成長し、各開口部１５に、均一な高さの金
属バンプ１６が形成される(同図(ｄ))。
【００３４】次に、アルカリ液を用い、マスクフィルム
１３と保護フィルム１２を除去した後、金属箔１１の裏
面にキャリアフィルム１８を貼付する(同図(ｅ))。この
状態では金属箔１１表面に茸形状の金属バンプ１６が直
立している。
【００３５】次いで、図２(ｆ)を参照し、金属箔１１表
面にポリアミック酸溶液を塗布し、乾燥し、ポリイミド
フィルムから成る硬質の樹脂被膜２１を形成すると、金
属箔１１表面及び金属バンプ１６表面がその樹脂被膜２
１で被覆される。
【００３６】次に、樹脂被膜２１表面にレジスト膜２４
を形成する(同図(ｇ))。このレジスト膜２４には、耐ア
ルカリ性で軟質のものを選択する(例えばソニーケミカ
ル社製のＮＲ４１Ａ等)。
【００３７】この状態のフレキシブル基板３２を、図２
(ｈ)に示すように、２個のローラ３６1、３６2の間を通
し、そのローラ３６1、３６2によって金属バンプ１６を
挟み、所定圧力で押圧すると(ラミネート処理)、図２
(ｉ)に示すように、金属バンプ１６の頂上部分３７に位
置するレジスト膜２４が凹み、その部分が除去される。
【００３８】ラミネート処理後の表面写真を図５(ａ)、
同処理後の金属バンプ１６部分の断面写真を同図(ｂ)に
示す。金属バンプ１６上でレジスト膜２４が薄くなって
いることが分かる。
【００３９】次に、樹脂被膜２１が部分的に露出した状
態でＵＶ処理し、レジスト膜２４の硬化処理を行った
後、レジスト膜２４表面にアルカリ溶液と温水とをこの
順に噴霧すると、金属バンプ１６の頂上部分３７からエ
ッチングが進行し、金属バンプ１６上及びその周辺の樹
脂被膜２１が除去される。例えば、４０℃のアルカリ溶
液を２０秒間噴霧し、次に４０℃の温水を２０秒間噴霧
すると、樹脂被膜２１は深さ方向では１０μ〜１５μｍ
エッチングされる。
【００４０】エッチング処理後の表面写真を図６(ａ)、
同処理後の金属バンプ１６部分の断面写真を同図(ｂ)に
示す。金属バンプ１６表面が樹脂被膜２１上から露出し
ていることが分かる。
【００４１】最後に、残ったレジスト膜２４を除去し、
裏面のキャリアフィルム１８を剥離した後、加熱処理し
(２８０℃１０分)、樹脂被膜２１を硬化させると(イミ
ド化処理)、本発明のフレキシブル基板３が得られる。
【００４２】イミド化処理後のフレキシブル基板３の表
面写真を図７(ａ)、同処理後の金属バンプ１６部分の断
面写真を同図(ｂ)に示す。金属バンプ１６表面が樹脂被
膜２１上から突き出されていることが分かる。
【００４３】このフレキシブル基板３の金属箔１１の裏
面(金属バンプ１６が形成されている面とは反対側の面)
に感光性樹脂フィルムを貼付し、露光、現像によってそ
の感光性樹脂フィルムをパターニングし、マスクとして
金属箔１１をエッチングすると、金属バンプを有する金
属配線膜を形成することができる。
【００４４】次に、本発明のフレキシブル基板の他の製
造工程を説明する。図２(ｆ)のフレキシブル基板３１を
用い、図３(ｌ)に示すように、硬質の樹脂被膜２１上
に、ポリアミック酸溶液を塗布し、ポリイミド樹脂から
成る軟質の樹脂被膜２２を形成する。
【００４５】その樹脂被膜２２上にレジスト膜２４を形
成し(図３(ｍ))、ラミネート処理を行うと、図３(ｎ)に
示すように、金属バンプ１６上の樹脂被膜２１、２２と
レジスト膜２４が押圧される。この場合、硬質及び軟質
の樹脂被膜２１、２２に変化は無いが、図２(ｉ)に示す
ように、金属バンプ２４の頂上部分３８のレジスト膜２
４が凹み、その頂上部分３８では、軟質の樹脂被膜２２
表面が部分的に露出する。
【００４６】その状態でＵＶ硬化処理し、レジスト膜２
４の硬化処理を行った後、レジスト膜２４表面にアルカ
リ溶液及び温水を順に噴霧すると、金属バンプ１６の頂
上部分３８からエッチングが進行し、金属バンプ１６上
及び金属バンプ１６周辺の二層の樹脂被膜２１、２２が
除去され、金属バンプ１６が露出する。
【００４７】そして、裏面のキャリアフィルム１８を剥
離した後、熱処理し、二層のポリイミドフィルム２１、
２２を硬化させると、本発明のフレキシブル基板４が得
られる(図３(ｏ))。
【００４８】以上は、レジスト膜２４を用いた製造工程
を説明したが、本発明のフレキシブル基板を作製するた
めには、必ずしもレジスト膜２４は必要ではない。
【００４９】その場合の製造工程を説明すると、例え
ば、図２(ｆ)に示したフレキシブル基板３１を用い、レ
ジスト膜２４を形成せず、加熱したローラによって挟
み、硬質の樹脂被膜２１をラミネート処理すると、硬化
前の硬質の樹脂被膜２１はローラの熱によって十分に軟
化するため、図４(ｐ)に示すように、押圧された硬質の
樹脂被膜２１が薄くなり、金属バンプ１６の頂上部分３
９が部分的に露出する。
【００５０】その状態で、樹脂被膜２１の表面にアルカ
リ溶液を噴霧し、全面を均一にエッチングすると、金属
バンプ１６の頂上部分３９が最初に露出する。その時点
で、エッチングを終了させ、樹脂被膜２１の硬化処理を
行う。
【００５１】最後に、裏面のキャリアフィルム１８を剥
離し、樹脂被膜２１の効果処理を行うと、本発明のフレ
キシブル基板５が得られる。
【００５２】以上説明したように、本発明のフレキシブ
ル基板３〜５では、レーザ光を用いた樹脂被膜(ポリイ
ミドフィルム)の穴あけ工程が無く、また、金属バンプ
側の銅箔１１をポリイミドフィルムで覆えるので、低コ
ストである。
【００５３】なお、上記の金属バンプ１６を形成する際
には、メッキにより銅を成長させていたが、他の金属を
用いることも可能である。また、金属箔１１について
も、銅に限定されるものではない。ポリイミドから成る
樹脂被膜は一層構造でも二層構造でもよい。二層構造に
し、表面に軟質の樹脂被膜２２を形成した場合には、半
導体チップを金属バンプ１６に接続させる際に、その樹
脂被膜２２が接着層として機能するので、異方導電性フ
ィルムを省略することが可能になる。
【００５４】また、銅箔１１上の樹脂被膜には、ポリイ
ミドフィルムに限定されるものではなく、エッチング可
能な種々の樹脂被膜を形成することができる。金属バン
プ１６が銅から成る場合、その表面にはメッキ等によっ
て金被膜(膜厚１μ〜２μｍ程度)を形成しておくと接続
性が向上する。
【００５５】なお、上記実施例では、ローラ３６1、１
６2を用いて金属バンプ１６上のレジスト膜２４や、硬
質又は軟質の樹脂被膜２１、２２を押圧したが、ローラ
３６1、３６2に限定されるものではなく、平面プレス等
の他の手段によって押圧しても良い。また、ローラ３６
1、３６2を加熱せず、ローラ３６1、３６2の直前に加熱
手段を設け、硬質の樹脂被膜２１等を軟化させた後、ラ
ミネート処理を行ってもよい。
【００５６】また、上記実施例では、金属バンプ１６と
樹脂被膜２１、２２を形成した後、金属箔をパターニン
グしたが、本発明はそれに限定されるものではなく、金
属箔裏面に保護フィルムを貼付した後、金属箔をパター
ニングし、表面に露光可能なマスクフィルムを貼付し、
露光、現像により窓開けし、金属バンプを成長させても
よい(後の工程は、上記実施例と同様である。)。
【００５７】
【発明の効果】微細な金属バンプを有するフレキシブル
基板を簡単な工程で、歩留まり良く製造することができ
る。銅箔表面を保護しながら金属バンプを確実に突き出
させることができるので、半導体チップとの接続不良が
減少する。
【図面の簡単な説明】
【図１】(ａ)〜(ｅ)：本発明のフレキシブル基板の製造
方法の一例を示す工程図(前半)
【図２】(ｆ)〜(ｋ)：その工程図の後半
【図３】(ｌ)〜(ｏ)：他の製造方法を示す工程図(後半)
【図４】(ｐ)、(ｑ)：更に他の製造方法を示す工程図
(後半)
【図５】(ａ)：ラミネート処理後の表面の顕微鏡写真 (ｂ)：ラミネート処理後の金属バンプ部分の断面の顕微
鏡写真
【図６】(ａ)：エッチング処理後の表面の顕微鏡写真 (ｂ)：エッチング処理後の金属バンプ部分の断面の顕微
鏡写真
【図７】(ａ)：イミド化処理後の表面の顕微鏡写真 (ｂ)：イミド化処理後の金属バンプ部分の断面の顕微鏡
写真
【図８】(ａ)〜(ｄ)：従来技術のフレキシブル基板の製
造方法を示す工程図
【符号の説明】
３〜５……フレキシブル基板 １１……金属箔 １３……マスクフィルム １６……金属バンプ ２１、２２……樹脂被膜(２１：軟質のポリイミド被
膜、２２：硬質のポリイミド被膜) ２４……レジスト膜 ３６1、３６2……ローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菱沼 啓之 栃木県鹿沼市さつき町12−３ ソニーケミ カル株式会社第２工場内 Ｆターム(参考） 5E336 AA04 BB12 BC31 BC34 CC31 EE03 GG11 5E343 AA18 AA33 BB24 BB67 DD43 DD76 EE43 ER11 ER16 ER18 GG13

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】金属箔に形成された金属バンプ表面に樹脂
    被膜を形成し、 前記金属バンプ上を押圧した後、エッチングし、前記金
    属バンプ表面を露出させることを特徴とするフレキシブ
    ル基板製造方法。
  2. 【請求項２】前記樹脂被膜は、前記金属バンプ表面と前
    記金属箔表面に形成することを特徴とする請求項１記載
    のフレキシブル基板製造方法。
  3. 【請求項３】前記樹脂フィルムは、下層の硬質の樹脂被
    膜と上層の軟質の樹脂被膜とで構成させることを特徴と
    する請求項１又は請求項２のいずれか１項記載のフレキ
    シブル基板製造方法。
  4. 【請求項４】前記樹脂フィルム上にレジスト膜を形成し
    た後、前記金属バンプ上を押圧することを特徴とする請
    求項１乃至請求項３のいずれか１項記載のフレキシブル
    基板製造方法。
  5. 【請求項５】前記金属バンプは、前記金属箔表面に感光
    性のマスクフィルムを形成した後、該マスクフィルムを
    露光、現像し、開口部分に露出する前記金属箔表面に金
    属を析出させて形成することを特徴とする請求項１乃至
    請求項４のいずれか１項記載のフレキシブル基板製造方
    法。
  6. 【請求項６】前記金属バンプの押圧は、回転するローラ
    で行うことを特徴とする請求項１乃至請求項５のいずれ
    か１項記載のフレキシブル基板製造方法。
  7. 【請求項７】前記ローラを加熱することを特徴とする請
    求項６記載のフレキシブル基板製造方法。
  8. 【請求項８】前記樹脂被膜の原料には、ポリアミック酸
    を用いることを特徴とする請求項１乃至請求項７のいず
    れか１項記載のフレキシブル基板製造方法。
  9. 【請求項９】請求項１乃至請求項８のいずれか１項記載
    のフレキシブル基板製造方法で製造されたフレキシブル
    基板であって、 前記銅箔の前記金属バンプが形成された面は、前記樹脂
    被膜で覆われていることを特徴とするフレキシブル基
    板。
  10. 【請求項１０】前記銅箔は所望形状にパターニングされ
    ていることを特徴とする請求項９記載のフレキシブル基
    板。
  11. 【請求項１１】前記金属バンプ上には、半導体チップが
    電気的に接続されていることを特徴とする請求項９又は
    請求項１０のいずれか１項記載のフレキシブル基板。
JP01142299A 1999-01-20 1999-01-20 基板製造方法、及び基板 Expired - Fee Related JP3701807B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01142299A JP3701807B2 (ja) 1999-01-20 1999-01-20 基板製造方法、及び基板
US09/477,815 US6294316B1 (en) 1999-01-20 2000-01-05 Processes for manufacturing flexible printed wiring boards
US09/909,827 US6930390B2 (en) 1999-01-20 2001-07-23 Flexible printed wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01142299A JP3701807B2 (ja) 1999-01-20 1999-01-20 基板製造方法、及び基板

Publications (2)

Publication Number Publication Date
JP2000216522A true JP2000216522A (ja) 2000-08-04
JP3701807B2 JP3701807B2 (ja) 2005-10-05

Family

ID=11777633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01142299A Expired - Fee Related JP3701807B2 (ja) 1999-01-20 1999-01-20 基板製造方法、及び基板

Country Status (2)

Country Link
US (1) US6294316B1 (ja)
JP (1) JP3701807B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161023A (ja) * 1986-12-25 1988-07-04 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板の製造方法
JPH05152755A (ja) * 1991-11-26 1993-06-18 Nitto Denko Corp 多層基板およびその製造方法
JPH05194846A (ja) * 1992-01-17 1993-08-03 Shin Etsu Chem Co Ltd 硬化性樹脂組成物及び電子部品用保護膜
JPH06112274A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd バンプを備えた回路基板及びその製造法
JPH06204651A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板と電気回路部品との接続方法
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH0730212A (ja) * 1993-07-08 1995-01-31 Nitto Denko Corp 導体−絶縁性樹脂複合体、その複合体からなる単層回路基板およびその単層回路基板を用いてなる多層配線基板
JPH07183646A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 実装用配線板およびこれを用いた実装方法
JPH08111583A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板の製造方法
JPH09307232A (ja) * 1996-05-13 1997-11-28 Mitsui Toatsu Chem Inc プリント配線板及びその製造方法
JPH10195278A (ja) * 1997-01-10 1998-07-28 Shin Etsu Chem Co Ltd 熱硬化性樹脂組成物
JPH10321990A (ja) * 1997-05-22 1998-12-04 Oki Electric Ind Co Ltd プリント配線板とその製造方法及び素子実装方法
JPH114076A (ja) * 1997-06-12 1999-01-06 Toshiba Corp プリント配線板の製造装置およびプリント配線板の製造方法
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
JP3339422B2 (ja) 1998-04-20 2002-10-28 ソニーケミカル株式会社 配線基板及びその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161023A (ja) * 1986-12-25 1988-07-04 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板の製造方法
JPH05152755A (ja) * 1991-11-26 1993-06-18 Nitto Denko Corp 多層基板およびその製造方法
JPH05194846A (ja) * 1992-01-17 1993-08-03 Shin Etsu Chem Co Ltd 硬化性樹脂組成物及び電子部品用保護膜
JPH06112274A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd バンプを備えた回路基板及びその製造法
JPH06204651A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板と電気回路部品との接続方法
JPH06216258A (ja) * 1993-01-15 1994-08-05 Toshiba Corp 半導体装置の製造方法
JPH0730212A (ja) * 1993-07-08 1995-01-31 Nitto Denko Corp 導体−絶縁性樹脂複合体、その複合体からなる単層回路基板およびその単層回路基板を用いてなる多層配線基板
JPH07183646A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 実装用配線板およびこれを用いた実装方法
JPH08111583A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板の製造方法
JPH09307232A (ja) * 1996-05-13 1997-11-28 Mitsui Toatsu Chem Inc プリント配線板及びその製造方法
JPH10195278A (ja) * 1997-01-10 1998-07-28 Shin Etsu Chem Co Ltd 熱硬化性樹脂組成物
JPH10321990A (ja) * 1997-05-22 1998-12-04 Oki Electric Ind Co Ltd プリント配線板とその製造方法及び素子実装方法
JPH114076A (ja) * 1997-06-12 1999-01-06 Toshiba Corp プリント配線板の製造装置およびプリント配線板の製造方法
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法

Also Published As

Publication number Publication date
JP3701807B2 (ja) 2005-10-05
US6294316B1 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JP3949849B2 (ja) チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US7882626B2 (en) Method of manufacturing wiring board having a semiconductor thereon
US6904674B2 (en) Process for manufacturing a printed wiring board
JP2000106482A (ja) フレキシブル基板製造方法
JP3760731B2 (ja) バンプ付き配線回路基板及びその製造方法
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
US6930390B2 (en) Flexible printed wiring boards
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3701807B2 (ja) 基板製造方法、及び基板
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP3339422B2 (ja) 配線基板及びその製造方法
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
TW201031302A (en) Fabrication method of circuit board
JP2002353597A (ja) 金属転写シート、その製造方法および配線回路基板
JP3983077B2 (ja) プローブ基板及びその製造方法
JP4449228B2 (ja) 検査治具の製造方法
JP3935480B2 (ja) フレキシブル基板製造方法
TW201712829A (zh) Ic載板、具有該ic載板的封裝結構及其製作方法
TWI386144B (zh) 雙面電路板之製作方法
JPH0438157B2 (ja)
JPH0964536A (ja) 薄膜配線基板およびその作製方法
JP2001223461A (ja) 接続構造体の製造方法
JP2005183512A (ja) 導電部の転写方法及び配線基板の製造方法
JP2012074465A (ja) 転写媒体、配線板の製造方法
JP2000208900A (ja) プリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041108

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050412

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130722

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130722

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees