JPH08111583A - 実装用印刷配線板の製造方法 - Google Patents

実装用印刷配線板の製造方法

Info

Publication number
JPH08111583A
JPH08111583A JP6244459A JP24445994A JPH08111583A JP H08111583 A JPH08111583 A JP H08111583A JP 6244459 A JP6244459 A JP 6244459A JP 24445994 A JP24445994 A JP 24445994A JP H08111583 A JPH08111583 A JP H08111583A
Authority
JP
Japan
Prior art keywords
wiring board
mounting
copper foil
conductive
conductive bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6244459A
Other languages
English (en)
Other versions
JP3474937B2 (ja
Inventor
Tomohisa Motomura
知久 本村
Osamu Shimada
修 島田
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24445994A priority Critical patent/JP3474937B2/ja
Priority to US08/539,655 priority patent/US5737833A/en
Publication of JPH08111583A publication Critical patent/JPH08111583A/ja
Priority to US09/008,494 priority patent/US5915753A/en
Application granted granted Critical
Publication of JP3474937B2 publication Critical patent/JP3474937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 信頼性の高い高密度配線および高密度実装を
可能とした実装用配線板の製造方法の提供を目的とす
る。 【構成】 導電性金属箔１の主面に感光性レジスト層2
a，2bを配設する工程と、前記感光性レジスト層2a，2b
を選択的に露光し、現像処理して導電性金属箔１面を選
択的に露出させる工程と、前記露出した導電性金属箔１
面上に導電性金属をめっき成長させ、導電性バンプ５を
形成する工程と、前記導電性バンプ５形成面の感光性レ
ジスト層2a，2bを剥離・除去する工程と、前記導電性金
属箔１の導電性バンプ５形成面に合成樹脂系シート６を
重ね積層する工程と、前記積層体を加圧し、導電性バン
プ５先端部を絶縁性合成樹脂シート６の厚さ方向に貫挿
・露出させて接続用端子部９を形成する工程と、前記導
電性金属箔１を選択的にエッチング除去し、配線パター
ニングする工程とを具備して成ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は実装用配線板の製造方法
に係り、さらに詳しくは、実装電子部品の入出力端子と
接続する配線パターンの端子部が実装面に導出された実
装用配線板の製造方法に関する。
【０００２】
【従来の技術】たとえば半導体素子など、各種の電子部
品を配線板に搭載・実装して成る実装回路装置は、電子
機器類の回路部品として広く実用に供せられている。そ
して、この種の実装回路装置の構成には、回路の高密度
化もしくはコンパクト化などの要求に対応して、いわゆ
る多層型配線板が利用されている。より具体的には、た
とえばコンピュータなどの電子回路では、半導体素子間
に高速な信号伝搬ができるように、配線長を短くする高
密度実装手段が採られている。つまり、半導体素子をベ
アチップのまま実装して実装面積を小さくする一方、配
線幅の小さな配線板を用いて実装密度を上げながら、配
線長を短くして回路の高密度化などに対応している。
【０００３】ところで、前記多層型配線板は、一般的
に、次のような手段で製造されている。すなわち、絶縁
性基板の両面に張られた銅箔を、それぞれ配線パターニ
ングした後、その配線パターニング面上に絶縁シート
（たとえばプリプレグ層）を介して銅箔を積層，配置
し、加熱加圧により一体化する。次いで、前記積層体
に、たとえばドリルなどで孔明け加工を施した後、化学
メッキ法で孔の内壁面を金属層化し、さらに電気メッキ
で厚付けして、内層配線パターンと外層配線パターンと
の配線層間の電気的接続を行う。その後、表面銅箔につ
いて、端子部（接続用パッド）を含む配線パターニング
を行い多層型配線板を得ている。なお、より配線パター
ン層の多い多層型配線板の場合は、中間に介挿させる両
面型配線板数を増加する方式で製造されている。
【０００４】さらに、前記とは構成の異なる多層型配線
板として、たとえばセラミックスを層間絶縁体層とした
配線基板面に、たとえばポリイミド系樹脂を層間絶縁体
層とする薄膜多層配線層を積層・一体化した構成の配線
板も実装用に供せられている。 また、上記によって製
造された多層型印刷配線板に、半導体素子（ LSI）をベ
アチップのまま実装して高密度実装を図る場合は、ベア
チップの入出力端子側に半田でバンプを設け、この半田
バンプを介して多層型印刷配線板面の端子部（パッド）
と接続している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記半
田バンプを介したベアチップの実装手段では、実装する
ベアチップの入出力端子のサイズ合わせた微小サイズの
半田バンプが要求されるので、半田バンプの形成が煩雑
化するばかりでなく、半田バンプの形状・サイズおよび
位置・精度などの点から歩留まりにも問題がある。一
方、配線板においては、高密度実装化に対応して、配線
幅の狭小化だけでなく、ベアチップの入出力端子を接続
する端子部（パッド）の微小化もしくは端子部（パッ
ド）間の狭小化が要求される。そして、この多層型配線
板においては、前記配線密度の向上、および実装密度の
向上を考慮すると、配線パターン層間を連結するスルホ
ール径にも自ずから限界があり、直径0.10mm程度にスル
ホール径を設定する場合、たとえばNCドリルマシン加工
を適用し得ないので、別途、新たな加工装置もしくは加
工手段が要求されることになる。いずれにしても、従来
知られている構成の多層型配線板、もしくは従来の製造
手段で形成される多層型配線板の場合は、実装回路装置
の高密度化やコンパクト化のうえで問題がある。
【０００６】本発明は、上記事情に対処してなされたも
ので、信頼性の高い高密度配線および高密度実装を可能
とした実装用配線板の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る第１の実装
用配線板の製造方法は、導電性金属箔の主面に感光性レ
ジスト層を配設する工程と、前記感光性レジスト層を選
択的に露光し、現像処理して導電性金属箔面を選択的に
露出させる工程と、前記露出した導電性金属箔面上に導
電性金属をめっき成長させ、導電性バンプを形成する工
程と、前記導電性バンプ形成面の感光性レジスト層を剥
離・除去する工程と、前記導電性金属箔の導電性バンプ
形成面に合成樹脂系シートを重ね積層する工程と、前記
積層体を加圧し、導電性バンプ先端部を絶縁性合成樹脂
シートの厚さ方向に貫挿・露出させて接続用端子部を形
成する工程と、前記導電性金属箔を選択的にエッチング
除去し、配線パターニングする工程とを具備して成るこ
とを特徴とする。また、本発明に係る第２の実装用配線
板の製造方法は、配線パターン形成主面に感光性レジス
ト層を配設する工程と、前記感光性レジスト層を選択的
に露光し、現像処理して配線パターン面を選択的に露出
させる工程と、前記露出した配線パターン面上に導電性
金属をめっき成長させ、導電性バンプを形成する工程
と、前記導電性バンプ形成面の感光性レジスト層を剥離
・除去する工程と、前記配線パターンの導電性バンプ形
成面に合成樹脂系シートを重ね積層する工程と、前記積
層体を加圧し、導電性バンプ先端部を絶縁性合成樹脂シ
ートの厚さ方向に貫挿・露出させて接続用端子部を形成
する工程とを具備して成ることを特徴とする。
【０００８】さらに、上記製造方法において、積層体の
加圧により合成樹脂系シートを貫挿・露出した接続用端
子部面を低接触抵抗性金属のめっき層で被覆することが
好ましい。
【０００９】本発明においては、銅など導電性金属の選
択的なメッキによって、導電性バンプが形成される。そ
して、この選択的なメッキを行うためのマスク材として
は、高精度で微小な、さらには微小ピッチな導電性バン
プの任意な形成を可能とするために感光性樹脂が選ば
れ、この感光性樹脂の配設は感光性樹脂フィルムの張り
合わせ、もしくは感光性樹脂溶液の塗布・乾燥などで行
われる。
【００１０】また、前記導電性金属のめっきにより形成
する突起状（たとえば円錐状もしくは柱状体など）の導
電性バンプは、前記感光性樹脂層が成すマスクの厚さ
や、マスクに設けられた孔の径，および分布などによっ
決まるので、形成する貫挿型の端子部（パッド）および
配線パターン層間の接続部の構成に応じて適宜設定され
る。
【００１１】前記突起状の導電性バンプの先端部が貫挿
され、端子部および層間接続部を形成する合成樹脂系シ
ートとしては、たとえば熱可塑性樹脂フイルム（シー
ト）が挙げられ、その厚さは25〜 300μm 程度が好まし
い。ここで、熱可塑性樹脂シートとしては、たとえばポ
リカーボネート樹脂，ポリスルホン樹脂，熱可塑性ポリ
イミド樹脂，４フッ化ポリエチレン樹脂，６フッ化ポリ
プロピレン樹脂，ポリエーテルエーテルケトン樹脂など
のシート類が挙げられる。また、硬化前状態に保持され
る熱硬化性樹脂シートとしては、エポキシ樹脂，ビスマ
レイミドトリアジン樹脂，ポリイミド樹脂，フェノール
樹脂，ポリエステル樹脂，メラミン樹脂，あるいはブタ
ジェンゴム，ブチルゴム，天然ゴム，ネオプレンゴム，
シリコーンゴムなどの生ゴムのシート類が挙げられる。
これら合成樹脂は、単独でもよいが絶縁性無機物や有機
物系の充填物を含有してもよく、さらにガラスクロスや
マット、有機合成繊維布やマット、あるいは紙などの補
強材と組み合わせて成るシートであってもよい。
【００１２】また、前記導電性バンプの先端部を合成樹
脂系シート表面に貫挿・露出させ、端子部（パッド）を
形成するに当たっては、次のような手段を採ることが好
ましい。すなわち、突起状の導電性バンプを形設した基
体面へ、合成樹脂系シート主面を対接させて積層配置
し、この積層体の両側に当て板として寸法や変形の少な
い、たとえばステンレス板，真鍮板などの金属板、たと
えばポリイミド樹脂板（シート），ポリテトラフロロエ
チレン樹脂板（シート）などの耐熱性樹脂板を配置して
加圧して、突起状の導電性バンプ先端側を合成樹脂系シ
ートの厚さ方向に貫挿させることにより形成できる。
【００１３】
【作用】本発明に係る実装用配線板の製造方法によれ
ば、実装する電子部品の入出力端子と電気的に接続され
る端子部（パッド）は、いわゆるめっき法によって選択
的に成長・形成され、かつ絶縁体層を貫挿した導電性バ
ンプの先端部で形成されている。つまり、端子部（パッ
ド）は、埋め込み導出形で配線板面に露出される構成を
採り、また高精度の寸法，形状（たとえば高さのばらつ
きは± 2μm 程度）に形成されるばかりでなく、 300μ
m 程度以下（たとえば 100μm 程度）のピッチで配設し
得る。そして、前記導電性バンプを、微細な形状および
微小なピッチで設置し得ることに伴って、配線密度およ
び実装密度の向上も併せて図られた配線板が得られるこ
とになる。しかも、配線板面にスルホールが存在しない
ため、少なくともその分配線領域および実装領域の低減
も解消することになり、前記配線密度および実装密度の
向上がさらに助長されることになり、信頼性の高い実装
用配線板を歩留まりよく提供し得る。
【００１４】
【実施例】以下、図１ (a)〜 (d)、図２ (a)〜 (c)、図
３ (a)， (b)、図４ (a)〜 (c)、図５ (a)， (b)および
図６ (a)〜 (c)を参照して本発明の実施例を説明する。
【００１５】実施例１ 図１ (a)〜 (d)および図２ (a)〜 (c)はこの実施例によ
る実装用配線板の製造方法の態様例を模式的に示したも
のである。
【００１６】先ず、印刷配線板の製造に使用されている
厚さ18μm の電解銅箔、および厚さ150μm の感光性樹
脂フイルム（商品名：Photec SR-3000EB-22 日立化成KK
製）を用意した。そして、図１ (a)に断面的に示すごと
く、前記電解銅箔１の両面に、前記感光性樹脂（感光性
レジスト）フイルム2a，2bを、それぞれ張り合わせた
後、マスク３を介して光を感光性レジストフイルム2aに
照射（選択的露光）した。次いで、前記選択的露光した
感光性レジストフイルム2a，2bについて現像処理を施し
て、図１ (b)に断面的に示すように、感光性レジストフ
イルム2aに直径約75μm の孔４を設けた。
【００１７】その後、前記電解銅箔１を陰極として、電
気銅めっき液（商品名：KC500 ジャパンエナジーKK製）
中に浸漬し、電気銅めっき処理を行い、図１ (c)に断面
的に示すごとく、前記感光性レジストフイルム2aの孔４
内（電解銅箔１の選択的な露出面）に、高さ 130μm 程
度の銅を成長させた。前記めっき処理終了後、マスクと
して機能させた感光性樹脂フィルム2a，2bを剥離して、
図１ (d)に断面的に示すように、突起状の導電性バンプ
５群が一主面に形成された電解銅箔１を得た。次に、前
記電解銅箔１の突起状導電性バンプ５群形成面に、図２
(a)に断面的に示すごとく、厚さ50μm の合成樹脂シー
ト６、たとえばテフロン樹脂−ガラスクロス系プリプレ
グ、および図示しないアルミ箔，クラフト紙を積層配置
した。この積層体を、 180℃に保持した熱プレス機の熱
板間にセットし、約1.96×106Paで加圧してそのまま15
分間保持し、図２(b) に断面的に示すような、導電性バ
ンプ５先端部が合成樹脂シート６層を貫挿して他の面に
露出した積層板を得た。その後、前記積層板の電解銅箔
１面にエッチングレジストを印刷し、その電解銅箔１の
選択的なエッチングを行って、配線パターニング７して
から、前記エッチングレジストをアルカリ水溶液で剥離
除去して、図２(c) に断面的に示すような、実装用配線
板８を得た。
【００１８】前記実装用配線板８においては、図２ (c)
に断面的に示すごとく、一方の主面（表面）には、導電
性バンプ５の先端部が端子部（パッド）９として露出
し、他方の主面（裏面）には、端子部９と接続する配線
パターン７が形設された構成を成している。そして、前
記端子部９所定位置に設定されており、図３ (a)に断面
的、また図３ (b)に平面透視的に示すように、たとえば
LSI（半導体）ベアチップ10の入出力端子 10aと確実に
対接され、金属間の接合（金属同士の結合，金属常温接
合を含む）によって安定した電気的な接続がなされた。
【００１９】実施例２ 図４ (a)〜 (c)は、この実施例による実装用配線板の製
造方法の態様例を模式的に示したものである。
【００２０】先ず、印刷配線板の製造に使用されている
厚さ18μm の電解銅箔、および厚さ150μm の感光性樹
脂フイルム（商品名：Photec SR-3000EB-22 日立化成KK
製）を用意した。そして、前記電解銅箔１の両面に、前
記感光性樹脂（感光性レジスト）フイルム2a，2bを、そ
れぞれ張り合わせた後、マスクを介して光を感光性レジ
ストフイルム2aに照射（選択的露光）した。次いで、前
記選択的露光した感光性レジストフイルム2a，2bについ
て現像処理を施して、感光性レジストフイルム2aに直径
約75μm の孔４を設けた。
【００２１】その後、前記電解銅箔１を陰極として、電
気銅めっき液（商品名：KC500 ジャパンエナジーKK製）
中に浸漬し、電気銅めっき処理および金めっき処理を順
次行い、図４ (a)に断面的に示すごとく、前記感光性レ
ジストフイルム2aの孔４内（電解銅箔１の選択的な露出
面）に、高さ 130μm 程度の銅5aを成長させ、さらにそ
の上に高さ15μm 程度の金5bを積層させた。前記めっき
処理終了後、マスクとして機能させた感光性樹脂フィル
ム2a，2bを剥離して、銅5aおよび金5bが積層された形の
突起状導電性バンプ５群が一主面に形成された電解銅箔
１を得た。
【００２２】次に、前記電解銅箔１の突起状導電性バン
プ５群形成面に、厚さ50μm の合成樹脂シート３、たと
えばテフロン樹脂−ガラスクロス系プリプレグ、および
アルミ箔やクラフト紙を積層配置した。この積層体を、
180℃に保持した熱プレス機の熱板間にセットし、約1.
96×106 Paで加圧してそのまま15分間保持し、導電性バ
ンプ５先端部が合成樹脂シート６層を貫挿して他の面に
露出した積層板を得た。 その後、前記積層板の電解銅
箔１面にエッチングレジストを印刷し、その電解銅箔１
の選択的なエッチングを行って、配線パターニング７し
てから、前記エッチングレジストをアルカリ水溶液で剥
離除去して、実装用配線板８を得た。
【００２３】前記実装用配線板８においては、図４ (b)
に断面的に示すごとく、一方の主面（表面）には、導電
性バンプ５の先端部が端子部（パッド）９として露出
し、他方の主面（裏面）には、端子部９と接続する配線
パターン７が形設された構成を成している。そして、前
記端子部９高精度に所定位置に設定されており、図４
(c)に断面的に示すように、たとえば LSI（半導体）ベ
アチップ10の入出力端子 10aと確実に対接され、金属間
の接合によって安定した電気的な接続がなされた。 実施例３ 図５ (a)および (b)は、この実施例による実装用配線板
の製造方法の他の態様例を模式的に示す断面図である。
【００２４】先ず、印刷配線板の製造に使用されている
厚さ18μm の電解銅箔、ポリマータイプの銀系ペースト
（商品名：ケミタイトMS-89.東芝ケミカルKK製）、厚さ
100μm のステンレス鋼板の所定位置に 0.1mm径の孔を
明けて成るメタルマスクをそれぞれ用意した。そして、
前記電解銅箔面に、メタルマスクを位置決め配置して、
銀系ペーストを印刷して突起状の導電性バンプを、ほぼ
方形に最小で 0.3mm程度のピッチで被着形成した。前記
印刷した導電性バンプが乾燥後、同一のメタルマスクを
用いて同一位置に再度印刷する方法を４回繰り返し、高
さ60〜 100μmの略円錐状の導電性バンプ形成した。
【００２５】次いで、前記電解銅箔の導電性バンプ形成
面側に、厚さ50μm の合成樹脂シート、たとえばテフロ
ン樹脂−ガラスクロス系プリプレグを介して、厚さ18μ
m の電解銅箔を積層配置した。この積層体を、 180℃に
保持した熱プレス機の熱板間にセットし、約1.96×106
Paで加圧してそのまま15分間保持し、図４(b) に断面的
に示すような、導電性バンプの先端部が合成樹脂シート
層を貫挿して対向する電解銅箔面との間が電気的に接続
された積層板を得た。
【００２６】次いで、前記積層板の両電解銅箔１面にエ
ッチングレジストを印刷し、その電解銅箔１の選択的な
エッチングを行って、配線パターニングしてから、前記
エッチングレジストをアルカリ水溶液で剥離除去して、
両面型配線板を得た。この両面型配線板の一方の配線パ
ターン面の所定位置に、前記手法にしたがって銀ペース
ト系の導電性バンプの形成、たとえばテフロン樹脂−ガ
ラスクロス系プリプレグを介しての厚さ18μm の電解銅
箔の積層一体化、この電解銅箔の配線パターニングを繰
り返して、図５ (a)に断面的に示すような積層配線板11
を作成した。
【００２７】前記作成した積層配線板11の導電性バンプ
５′形成面に、厚さ50μm のたとえばテフロン樹脂−ガ
ラスクロス系プリプレグを介して、前記図４ (b)に図示
した実装用配線板８を積層配置した。この積層体を、 1
80℃に保持した熱プレス機の熱板間にセットし、約1.96
×106 Paで加圧してそのまま15分間保持し、導電性バン
プ５′先端部が合成樹脂シート６層を貫挿して実装用配
線板８の配線パター７に電気的に接続するとともに、実
装用配線板８および積層配線板11が積層一体化して成る
多層型の実装用配線板12を得た。
【００２８】前記多層型の実装用配線板12においては、
一方の主面（表面）に導電性バンプ５の先端部が端子部
（パッド）９として露出した構成を成している。そし
て、前記端子部９所定位置に精度よく配設されているの
で、たとえば LSI（半導体）ベアチップの入出力端子に
が確実に対接され、金属間の接合によって安定した電気
的な接続がなされた。
【００２９】実施例４ 図６ (a)〜 (c)はこの実施例による実装用配線板の製造
方法の態様例を模式的に示したものである。
【００３０】先ず、印刷配線板の製造に使用されている
厚さ18μm の電解銅箔、および厚さ150μm の感光性樹
脂フイルム（商品名：Photec SR-3000EB-22 日立化成KK
製）を用意した。そして、前記電解銅箔１の両面に、前
記感光性樹脂（感光性レジスト）フイルム2a，2bを、そ
れぞれ張り合わせた後、マスク３を介して光を感光性レ
ジストフイルム2aに照射（選択的露光）した。なお、こ
の選択的露光処理においては、テスターのブローブ接触
用導体バンプ13を周辺部に設置するための露光も併せて
行った。
【００３１】次いで、前記選択的露光した感光性レジス
トフイルム2a，2bについて現像処理を施して、感光性レ
ジストフイルム2aに直径約75μm の孔４，４′を設け
た。
【００３２】その後、前記電解銅箔１を陰極として、電
気銅めっき液（商品名：KC500 ジャパンエナジーKK製）
中に浸漬し、電気銅めっき処理および金めっき処理を順
次行い、図６ (a)に断面的に示すごとく、前記感光性レ
ジストフイルム2aの孔４内（電解銅箔１の選択的な露出
面）に、高さ 130μm 程度の銅5aを成長させ、さらにそ
の上に高さ15μm 程度の金5bを積層させ、また孔４′内
（同じく電解銅箔１の選択的な露出面）に高さ 150〜 2
00μm 程度の銅5aを成長させ、さらにその上に、高さ15
μm 程度の金5bを積層させた。前記めっき処理終了後、
マスクとして機能させた感光性樹脂フィルム2a，2bを剥
離して、銅5aおよび金5bが積層された形の突起状導電性
バンプ５，13群が一主面に形成された電解銅箔１を得
た。
【００３３】次いで、図６(b) に断面的に示すごとく、
前記電解銅箔１の導電性バンプ５，13形成面側に、基板
本体を成す厚さ50μm のテフロン樹脂−ガラスクロス系
プリプレグ６を積層配置した。この積層体を、 180℃に
保持した熱プレス機の熱板間にセットし、約1.96×106
Paで加圧してそのまま15分間保持し、導電性バンプ５，
13の先端部が合成樹脂シート６層を貫挿して他の面に露
出した積層板を得た。
【００３４】さらに、前記積層板の他面に貫挿・露出し
ている導電性バンプ５，13のうち、高さの高い導電性バ
ンプ13をプレス機で押し潰し加工した。次いで、前記積
層板の電解銅箔１面にエッチングレジストを印刷し、そ
の電解銅箔１の選択的なエッチングを行って、配線パタ
ーニングしてから、前記エッチングレジストをアルカリ
水溶液で剥離除去して、図６(c) に断面的に示すよう
な、実装用配線板８′を得た。
【００３５】前記構成の実装用配線板では、実装するベ
アチップ10の入出力端子 10aと接続する端子部９に電気
的に接続している端子13′が、周辺部に導出されている
ため、ベアチップ10を搭載・実装した後、前記周辺部に
導出させた端子13′を利用して、搭載・実装したベアチ
ップ10の良，不良のテストを容易に行うことが可能であ
る。つまり、テスターのプローブをベアチップ10の入出
力端子 10aに直接接触させずとも、実装したベアチップ
10の特性調査を容易かつ確実に行うことができ、また、
導電性バンプ５，13が形成する端子部９および端子13′
間を接続する配線パター７の設計によっては、複数個の
テスターのプローブでの特性評価も可能である。 な
お、本発明は上記実施例に限定されるものでなく、発明
の趣旨を逸脱しない範囲でいろいろの変形を採り得る。
たとえば、配線パターン層間の絶縁体としてはテフロン
樹脂−ガラスクロス系の代わりに、ポリイミド樹脂やポ
リサルホン樹脂などを用いてもよい。
【００３６】
【発明の効果】上記実施例の説明などからも明らかのよ
うに、本発明に係る実装用配線板の製造方法によれば、
所定位置に精度よく、また微小な端子部（パッド）を備
えた構成を採った実装用配線板を容易に得ることが可能
となる。たとえば、前記端子部の高さのばらつきも± 2
μm 程度以下であり、端子部における接続抵抗も 0.1Ω
以下で、さらに端子部を 100μm 程度のピッチで配設し
得る。そして、前記実装用配線板における端子部の設定
位置や形状の高精度化により、たとえばベアチップの対
応する入出力端子との位置合わせ，接続も確実に行い得
るので、信頼性の高い実装回路装置の提供が可能とな
る。また、前記端子部の表面導出は、導電性バンプの貫
挿で、いわゆる埋め込み形であるため、スルホール穿設
やスルホールめっきなど煩雑な加工作業が不要となるば
かりでなく、前記スルホールによる配線領域および実装
領域の制約も低減されるので、高密度の配線化および実
装化が図られる。
【図面の簡単な説明】
【図１】本発明に係る実装用配線板の製造方法例を模式
的に示すもので、 (a)は銅箔面に設けた感光性樹脂層の
選択的な露光状態を示す断面図、 (b)は現像した状態を
示す断面図、 (c)は露出させた銅箔面にめっき処理し突
起状の導電性バンプを成長させた状態を示す断面図、
(d)は感光性樹脂層銅箔を剥離・除去した状態を示す断
面図。
【図２】本発明に係る実装用配線板の製造方法例を模式
的に示すもので、 (a)は突起状の導電性バンプを設けた
銅箔面に合成樹脂系シートを配置した状態を示す断面
図、 (b)は導電性バンプ先端部が合成樹脂系シートを挿
通した状態を示す断面図、(c)は銅箔を配線パターニン
グした状態を示す断面図。
【図３】本発明に係る実装用配線板に LSIベアチップを
実装した態様例を模式的に示すもので、 (a)は要部断面
図、 (b)は要部平面的な透視図。
【図４】本発明に係る実装用配線板の製造方法の他の実
施態様例を模式的に示すもので、 (a)は露出させた銅箔
面にめっき処理し突起状の導電性バンプを成長させた状
態を示す断面図、 (b)は実装用配線板の断面図、 (c)は
LSIベアチップを実装した状態を示す断面図。
【図５】本発明に係る実装用配線板の別の製造方法例を
模式的に示すもので、 (a)は突起状の導電ペーストで導
電性バンプを設け、この導電性バンプで配線層間を節即
した構成の積層配線板の要部断面図、 (b)は (a)に図示
した積層配線板と図４(b)に図示した実装用配線板とを
積層一体化して成る多層型実装用配線板の要部断面図。
【図６】本発明に係る実装用配線板のさらに別の製造方
法例を模式的に示すもので、(a)は露出させた銅箔面に
めっき処理し突起状の導電性バンプを成長させた状態を
示す断面図、 (b)は突起状の導電性バンプを設けた銅箔
面に合成樹脂系シートを配置した状態を示す断面図、
(c)は銅箔を配線パターニングした状態を示す断面図。
【符号の説明】
１……電解銅箔 2a，2b……感光性樹脂層 ３
……マスク ４……マスク孔 ５，５′，13…
…導電性バンプ ６……合成樹脂系シート（プリプ
レグ層） ７……配線パターン ８，８′……
実装用配線板 ９……端子部 10……ベアチップ 10a……ベア
チップの入出力端子 11……積層配線板 12……多層型積層配線板 1
3′……端子（テスト用） ７……配線パターン
８……ベアチップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 導電性金属箔の主面に感光性レジスト層
    を配設する工程と、 前記感光性レジスト層を選択的に露光し、現像処理して
    導電性金属箔面を選択的に露出させる工程と、 前記露出した導電性金属箔面上に導電性金属をめっき成
    長させ、導電性バンプを形成する工程と、 前記導電性バンプ形成面の感光性レジスト層を剥離・除
    去する工程と、 前記導電性金属箔の導電性バンプ形成面に合成樹脂系シ
    ートを重ね積層する工程と、 前記積層体を加圧し、導電性バンプ先端部を絶縁性合成
    樹脂シートの厚さ方向に貫挿・露出させて接続用端子部
    を形成する工程と、 前記導電性金属箔を選択的にエッチング除去し、配線パ
    ターニングする工程とを具備して成ることを特徴とする
    実装用配線板の製造方法。
  2. 【請求項２】 配線パターン形成主面に感光性レジスト
    層を配設する工程と、 前記感光性レジスト層を選択的
    に露光し、現像処理して配線パターン面を選択的に露出
    させる工程と、 前記露出した配線パターン面上に導電性金属をめっき成
    長させ、導電性バンプを形成する工程と、 前記導電性バンプ形成面の感光性レジスト層を剥離・除
    去する工程と、 前記配線パターンの導電性バンプ形成面に合成樹脂系シ
    ートを重ね積層する工程と、 前記積層体を加圧し、導電性バンプ先端部を絶縁性合成
    樹脂シートの厚さ方向に貫挿・露出させて接続用端子部
    を形成する工程とを具備して成ることを特徴とする実装
    用配線板の製造方法。
  3. 【請求項３】 貫挿・露出した接続用端子部面を低接触
    抵抗性金属のめっき層で被覆することを特徴とする請求
    項１もしくは請求項２記載の実装用配線板の製造方法。
JP24445994A 1994-10-07 1994-10-07 実装用配線板の製造方法、半導体パッケージの製造方法 Expired - Fee Related JP3474937B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24445994A JP3474937B2 (ja) 1994-10-07 1994-10-07 実装用配線板の製造方法、半導体パッケージの製造方法
US08/539,655 US5737833A (en) 1994-10-07 1995-10-05 Method of producing a high-density printed wiring board for mounting
US09/008,494 US5915753A (en) 1994-10-07 1998-01-16 Method of producing a high-density printed wiring board for mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24445994A JP3474937B2 (ja) 1994-10-07 1994-10-07 実装用配線板の製造方法、半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH08111583A true JPH08111583A (ja) 1996-04-30
JP3474937B2 JP3474937B2 (ja) 2003-12-08

Family

ID=17118969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24445994A Expired - Fee Related JP3474937B2 (ja) 1994-10-07 1994-10-07 実装用配線板の製造方法、半導体パッケージの製造方法

Country Status (2)

Country Link
US (2) US5737833A (ja)
JP (1) JP3474937B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP2000216522A (ja) * 1999-01-20 2000-08-04 Sony Chem Corp フレキシブル基板製造方法、及びフレキシブル基板
US6198161B1 (en) 1998-11-27 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor device
JP2002324957A (ja) * 2001-04-24 2002-11-08 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
KR20030095758A (ko) * 2002-06-14 2003-12-24 주식회사 심텍 비어 스터드 형성방법
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP2005251871A (ja) * 2004-03-02 2005-09-15 Ibiden Co Ltd プリント配線板
JP2006114621A (ja) * 2004-10-13 2006-04-27 Dt Circuit Technology Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법
KR100723270B1 (ko) * 2005-12-13 2007-05-30 전자부품연구원 다층 인쇄회로기판 제조방법
JP2007258736A (ja) * 2007-05-14 2007-10-04 Dainippon Printing Co Ltd 配線板の製造方法、配線板
JP2010199624A (ja) * 2010-06-01 2010-09-09 Hitachi Chem Co Ltd 薄板状物品を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP2001015551A (ja) 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
EP1167068A4 (en) * 1999-10-08 2007-04-04 Dainippon Printing Co Ltd TOUCH-FREE DATA CARRIER AND IC CHIP
EP1194023A4 (en) * 1999-12-14 2005-11-09 Matsushita Electric Ind Co Ltd MULTILAYER CONDUCTOR PLATE AND ITS MANUFACTURING METHOD
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
US6329609B1 (en) 2000-06-29 2001-12-11 International Business Machines Corporation Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
KR100793423B1 (ko) 2004-08-30 2008-01-11 엘지전자 주식회사 인쇄회로기판의 제조방법
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
JP3976043B2 (ja) * 2004-10-25 2007-09-12 セイコーエプソン株式会社 半導体装置及びその製造方法
US7259391B2 (en) * 2004-12-22 2007-08-21 General Electric Company Vertical interconnect for organic electronic devices
KR101084777B1 (ko) * 2005-02-03 2011-11-21 파나소닉 주식회사 플립 칩 실장체와 그 실장 방법 및 범프 형성 방법
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
WO2008114551A1 (ja) * 2007-03-22 2008-09-25 Murata Manufacturing Co., Ltd. 電子写真印刷法によるビアホールの形成方法
US8623226B2 (en) * 2012-04-12 2014-01-07 Eastman Kodak Company Making stacked pancake motors using patterned adhesives
CN103456715B (zh) * 2012-06-04 2017-06-09 欣兴电子股份有限公司 中介基材及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4813128A (en) * 1988-01-13 1989-03-21 Cray Research, Inc. High density disposable printed circuit inter-board connector
US4991285A (en) 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JP3142951B2 (ja) * 1992-04-21 2001-03-07 日東電工株式会社 両面基板の製造方法
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
EP0647090B1 (en) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053312B2 (en) 1998-07-29 2006-05-30 Sony Corporation Flexible wiring boards
JP2004336072A (ja) * 1998-07-29 2004-11-25 Sony Chem Corp フレキシブル基板製造方法
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6848176B2 (en) 1998-07-29 2005-02-01 Sony Chemicals Corporation Process for manufacturing flexible wiring boards
US6198161B1 (en) 1998-11-27 2001-03-06 Kabushiki Kaisha Toshiba Semiconductor device
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP2000216522A (ja) * 1999-01-20 2000-08-04 Sony Chem Corp フレキシブル基板製造方法、及びフレキシブル基板
JP2002324957A (ja) * 2001-04-24 2002-11-08 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
KR20030095758A (ko) * 2002-06-14 2003-12-24 주식회사 심텍 비어 스터드 형성방법
JP2005251871A (ja) * 2004-03-02 2005-09-15 Ibiden Co Ltd プリント配線板
JP4540365B2 (ja) * 2004-03-02 2010-09-08 イビデン株式会社 プリント配線板
JP2006114621A (ja) * 2004-10-13 2006-04-27 Dt Circuit Technology Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP4597631B2 (ja) * 2004-10-13 2010-12-15 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
KR100723270B1 (ko) * 2005-12-13 2007-05-30 전자부품연구원 다층 인쇄회로기판 제조방법
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법
JP2007258736A (ja) * 2007-05-14 2007-10-04 Dainippon Printing Co Ltd 配線板の製造方法、配線板
JP2010199624A (ja) * 2010-06-01 2010-09-09 Hitachi Chem Co Ltd 薄板状物品を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
US11419215B2 (en) 2018-07-20 2022-08-16 Murata Manufacturing Co., Ltd. Module
US11716813B2 (en) 2018-07-20 2023-08-01 Murata Manufacturing Co., Ltd. Module

Also Published As

Publication number Publication date
JP3474937B2 (ja) 2003-12-08
US5737833A (en) 1998-04-14
US5915753A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
JP3474937B2 (ja) 実装用配線板の製造方法、半導体パッケージの製造方法
TWI386140B (zh) Flexible multilayer circuit board
US5440075A (en) Two-sided printed circuit board a multi-layered printed circuit board
JP2001015920A (ja) 多層プリント配線板及びその製造方法
KR20040023776A (ko) 전자 디바이스 검사용 콘택트시트 및 그 제조방법
JP3251711B2 (ja) 印刷配線板および印刷配線板の製造方法
JP3474936B2 (ja) 実装用印刷配線板およびその製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JPH08139450A (ja) 印刷配線板の製造方法
JPH0772171A (ja) 配線板用電気検査治具
JP2003110240A (ja) 複合配線基板及びその製造方法
JP4589519B2 (ja) 半導体回路部品の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
JP3474896B2 (ja) 印刷配線板およびその製造方法
JPH0763787A (ja) プローブ構造
JP4407609B2 (ja) 電子回路装置
JP3576297B2 (ja) 電気検査治具及びその製造方法
KR100682578B1 (ko) 프로브카드용 인쇄회로기판의 제조방법
JPH08340179A (ja) 有機樹脂多層配線基板およびその製造方法
JP7278114B2 (ja) プリント配線板の製造方法
JPH0712849A (ja) エレクトリカルテスト用配線基板及びその製造法
JP3979086B2 (ja) 半導体回路検査治具
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JPH08335783A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030909

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees