JP5449736B2 - ボトムゲート型有機薄膜トランジスタ及びその製造方法 - Google Patents

ボトムゲート型有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5449736B2
JP5449736B2 JP2008262349A JP2008262349A JP5449736B2 JP 5449736 B2 JP5449736 B2 JP 5449736B2 JP 2008262349 A JP2008262349 A JP 2008262349A JP 2008262349 A JP2008262349 A JP 2008262349A JP 5449736 B2 JP5449736 B2 JP 5449736B2
Authority
JP
Japan
Prior art keywords
source
thin film
organic semiconductor
organic
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008262349A
Other languages
English (en)
Other versions
JP2010093092A (ja
Inventor
正成 藤森
昌宏 川崎
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008262349A priority Critical patent/JP5449736B2/ja
Publication of JP2010093092A publication Critical patent/JP2010093092A/ja
Application granted granted Critical
Publication of JP5449736B2 publication Critical patent/JP5449736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、Low-k材料で構成されたゲート絶縁膜上に、素子(有機薄膜トランジスタ)毎に分離された有機半導体薄膜を塗布・印刷法で形成したボトムゲート型(BG型)有機薄膜トランジスタに関する。
近年、インクを用いた塗布・印刷技法による有機薄膜トランジスタ(有機TFT)の製造を目的とした技術開発が盛んに行われるようになった。
このように塗布・印刷法を用いた有機TFTや電気回路の製造は、従来の方法に比べ製造コストの面で有利だが、克服しなければならない課題も多い。
最も大きな課題の一つは有機TFTの性能である。有機TFTのソース・ドレイン電極間を流れる電流をISD、キャリア移動度をμ、TFTのチャネル幅をW、チャネル長をL、ゲート絶縁膜の静電容量をC、ゲート電圧をVG、閾値電圧をVthとすると、飽和領域でのISDは式1で表現できる。(なお、本明細書では「ソース・ドレイン電極」は、ソース電極及びドレイン電極の双方を意味し、「ソース・ドレイン電極間」と表現した場合は、「ソース電極とドレイン電極との間」を意味するものとして扱う。)
ISD=μWC/(2L)*(VG-Vth)2 ・・・(式1)
動作速度に直接関係するμを大きくする以外に、小さな VGで大きなISDを得ることが有機TFTの応用上重要である。そのために 移動度μ、W、Cを大きくするか、Lを小さくすることが必要となる。L、Wを変えることはTFTの加工技術に依存し、移動度μを変えることは使用する半導体材料に依存する。
Cはゲート絶縁膜の膜厚及び比誘電率に依存するので加工技術及び絶縁膜材料の両方に影響を受ける。
Wを大きくすることは回路内でのTFTの占有面積が大きくなることを意味し、回路レイアウトとの兼ね合いで制限される。Lは使用するプロセス装置の微細加工限度で規定される。一方、有機TFTの動作速度から適用できる電子回路は限定されるが、その領域で必要とされる性能を考えると、Lとしては高々数μmを実現できればよい。それ以上の微細化を実現するためにフォトリソグラフィーを用いることもできるが、有機TFTの特徴であるフレキシブル基板上への形成や低コスト製造という利点を失ってしまう。そのため、更なる性能向上は微細加工以外で稼ぐべきであろう。
加工技術によりCを大きくするにはゲート絶縁膜を薄くすれば良い。ゲート絶縁膜を塗布・印刷法で形成する場合、基板に付着した微小粒子や絶縁膜溶液中に残存する気泡により絶縁膜に欠陥が生成することがある。これらはソース・ドレイン電極間の短絡や漏れ電流増加の原因となる。このため、現状では塗布・印刷法による絶縁膜形成には成膜後の膜厚で数100nm〜1μm程度が必要であり、それより薄いと歩留まりが大きく低下してしまう。こうした理由から加工技術による性能向上の余地はあるが、現状の技術では、それだけによる性能向上では不十分であり、材料選択の面からも寄与が必要である。
移動度μは、形式的には単位電界で加速されるキャリアの速度を表しており、TFTの動作速度を表す指標となる。移動度μは使用する有機半導体材料でほぼ決まるため、大きな移動度μを示す有機分子の開発が盛んに行われている。塗布・印刷法で半導体活性層を形成した場合、移動度μは経験的に高分子系有機TFTで10-2〜10-1(cm2/Vs)、低分子系有機TFTで10-1〜100(cm2/Vs)のオーダーであることが知られている。
材料選択によりCを大きくするには比誘電率の大きな物質をゲート絶縁膜に用いればよい。ただ、塗布可能な材料を用いる場合、物質による比誘電率の差は高々数倍程度である。ところが、非特許文献1、2などに示されるように比誘電率の大きな物質を絶縁膜に用いる場合、有機半導体との間の絶縁膜界面において絶縁膜表面の電気双極子によるキャリアの散乱が生じ、移動度μが小さくなってしまう。非特許文献1、2によるとその影響は 移動度μを桁で変える程となる。従って、Cを大きくする観点ではなく移動度μを大きくするという観点から、絶縁膜に用いる物質は比誘電率を小さくした方が有利である。
そこで、我々は、所謂Low-k材料と言われる、誘電率3.0以下のゲート絶縁膜を用いたBG型有機TFTを検討することにした。
一般的に、固体表面に液体を塗布する場合、固体表面の持つ表面自由エネルギーと塗布する液体の持つ表面自由エネルギーの大小関係によって液体が固体表面に濡れ広がる(親液)か、はじかれる(撥液)かが決まることはよく知られている。液体が濡れ広がるのは液体の持つ表面自由エネルギーが固体表面の表面自由エネルギーより小さい場合で、その大小関係が逆の場合、液体は固体表面にはじかれる。即ち、固体の表面をより低エネルギーに保つような状態が採られる。ミクロな視点から見ると表面自由エネルギーは分子間相互作用に起因し、イオン間相互作用、水素結合、双極子相互作用、Van der Waals力(分散力)などを起源とする。比誘電率が小さいと分極密度が低いため、表面自由エネルギーが小さくなる。即ち、Low-k材料は表面自由エネルギーが小さく、その表面に液体を塗布する場合、Low-k材料の表面自由エネルギーより低い表面自由エネルギーを持つ液体でなければ塗布することが難しいのである。
このように、ボトムゲート型有機薄膜トランジスタにおいて、Low-k材料をゲート絶縁膜に使うことがμを大きくすることに対して効果的である反面、その上に有機半導体層を塗布・印刷法で形成することが難しくなるという問題がある。
特許文献1には、このような塗布・印刷に伴うスプレッドアウトの問題が開示され、その対策として、ゲート絶縁膜のチャネル領域の撥液性を低下させ、親液性に変化させる改質被覆が開示されている。
プロシーディングスオブSPIE、第5217巻、第147項(2003年)(Proceedings of SPIE, 5217, 147(2003)) アドバンスドファンクショナルマテリアルス、第13巻、第3号、第199項(2003年)(Advanced functional materials, 13, 199(2003)) 特開2005−354051
本発明者らは、Low-k材料をゲート絶縁膜に用いたBG型有機TFTを形成する上で、特許文献1を検討した。
特許文献1の段落番号0009には、そもそもゲート絶縁膜は撥液性で、ソース・ドレイン電極が親液性であり、それが原因となるスプレッドアウトの問題は、ソース電極とチャネル領域との間やドレイン電極とチャネル領域との間に、物理的な障壁を設けて有機半導体溶液の吸い上げを妨げるか、或いは、半導体溶液を過分に印刷することが開示されている。しかし、この方法は、プロセスが複雑化するとして、別の解決手段を模索し、チャネル領域にソース・ドレイン領域と同等か、それ以上の親液性を付与することで解決しようとしている。
しかし、本発明者らは、特許文献1の発明者らとは異なるアプローチでスプレッドアウトの防止を試みた。
本発明の目的は、スプレッドアウトが発生しないBG型有機TFTの製造プロセスを提供することにある。
我々は、製造プロセスを検討するにあたり、実用的な有機TFTのチャネル長に着目した。表示装置やICタグといった用途で用いられる回路の多くは、あまり大きなチャネル長を必要としない。
そこで、上記第1の製造プロセスを用い、Low-k材料をゲート絶縁膜に用い、その上に形成したソース・ドレイン電極の表面を親液性にしたBG型有機TFTで、チャネル長と電極幅を変化させたものを複数用意し、現在流通する半導体溶液の溶液を複数種類用いて試作し、その半導体溶液の濡れ広がり方を観察した。
その結果、Low-k材のゲート絶縁膜上に形成された表面に撥液処理を施したソース・ドレイン電極の電極レイアウトを、チャネル長であるソース・ドレイン電極間を20μm以下、チャネル方向の長さであるソース・ドレイン電極の最大幅を20μm以下にし、この電極レイアウトに対して、前記各チャネル毎に分離された有機半導体薄膜を、有機半導体材料を含む粘性が0.5〜20(cP)で、表面エネルギーが20〜40(mN/m)である有機半導体溶液を印刷又は塗布することで形成すれば、スプレッドアウトが発生しなかった。
つまり、特許文献1が回避した問題に対して、ソース・ドレイン電極幅、電極間隔、半導体溶液の粘度等を特定した範囲であれば、ソース・ドレイン電の領域を積極的に親液性を向上させる処理を施すという特許文献1とは逆のアプローチで、十分にスプレッドアウトを防止できることを見出したのである。
なお、特許文献1の有機半導体溶液の増量というアプローチは全ての場合に適用できるわけではない。例えば、チャネル長を100μmと幅広く設定した場合、有機半導体溶液の滴下領域がTFTの数倍の面積に亘ったとしても。本発明のLow-k材のような撥液性の高い絶縁膜及び本発明のように高い親液性を付与したソース・ドレイン電極を用いた場合はスプレッドアウトしてしまう。このように半導体溶液の増量を行うことを示した特許文献1の解決手段だけで解決できるわけでなく、本発明の条件は必ずしも自明でも、単なる設計事項でもない。
念のため、上述した親液性の電極に挟まれたチャネル領域における有機半導体薄膜形成の原理とスプレッドアウトの原理を図1を用いて、さらに説明する。
低表面エネルギーのlow-k材によるゲート絶縁膜に滴下された半導体溶液は親液化処理(電極面の清浄又は電極よりも親液性が高い膜の付与)がなされたソース・ドレイン電極に引き付けられ、液滴の運動が防止される。滴下された半導体溶液は、(A)チャネル表面を半導体溶液が覆うことによる表面自由エネルギーの増減、(B)チャネルとソース・ドレイン電極付近を覆っていた半導体溶液がチャネルを露出するよう分離することによる表面自由エネルギーの増減、液体の分離に伴う表面生成にかかるエネルギー、液滴の分離による液滴表面積の増加に伴う表面自由エネルギーの増加、の大小関係によりその状態が決まるが、短チャネル効果によって(B)の損得よりも(A)の損失の方が小さくなり、その結果半導体溶液はチャネルを覆った状態で安定化する。そして溶媒が蒸発することにより半導体薄膜が形成される(図1(a))チャネル長が長いと半導体溶液が分離する方が安定となり、チャネル上に半導体が形成されないスプレットアウトが発生する(図1(b))。
このように、本発明によれば、Low-k材でゲート絶縁膜を設けたBG型有機TFTにおけるチャネル領域でのスプレットアウトを防止できる。
なお、本発明のゲート絶縁膜として用いるLow-k材料としては、poly(perfluoroethylene-co-butenyl vinyl ether)(AGC、商品名CYTOP(R))、Poly[4,5-difluoro-2,2-bis(trifluoromethyl)-1,3-dioxole-co-tetrafluoroethylene](デュポン、商品名TEFLON AF(R) 1600シリーズ)、ポリフッ化キシレン、フッ素化ポリイミド、フッ素化ポリアリルエーテル、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリ(α、α、α’、α’―テトラフルオロ―パラキシレン)、ポリ(エチレン/テトラフルオロエチレン)、ポリ(エチレン/クロロトリフルオロエチレン)、フッ素化エチレン/プロピレン共重合体の様なフッ素化高分子、Polypropylene-co-1-butene、Polypropylene、Polyisobutylene、Polyethyleneなどのポリオレフィン系高分子、その他、ポリスチレン、ポリ(α−メチルスチレン)、ポリ(α―ビニルナフタレン)、ポリビニルトルエン、ポリブタジエン、ポリイソプレン、ポリ(4―メチル―1―ペンテン)、ポリ(2―メチル―1、3―ブタジエン)、ポリパラキシレン、ポリ[1、1―(2―メチルプロパン)ビス(4―フェニル)カルボネート]、ポリシクロヘキシルメタクリレート、ポリクロロスチレン、ポリ(2、6―ジメチル―1、4―フェニレンエーテル)、ポリビニルシクロヘキサン、ポリアリレンエーテル、ポリフェニレン、ポリスチレン―こ―α―メチルスチレン、エチレン/アクリル酸エチル共重合体、ポリ(スチレン/ブタジエン)、ポリ(スチレン/2、4―ジメチルスチレン)などが挙げられる。但し、本発明はこれらの物質に限るものではない。これらの材料全てが溶媒に可溶というわけではないが、側鎖を付加して可溶化し絶縁膜を塗布形成できるものもある。本発明は塗布型のゲート絶縁膜に限るものではないが、塗布可能な絶縁膜材料を用いると製造コスト低減の利点がある。
また、ゲート絶縁膜そのものに比誘電率の小さな物質を使うのではなく、その表面に分子膜を結合・付着させることによって表面自由エネルギーを下げた場合にも、本発明は適用できる。このような分子膜の形成には、Perfluorooctyltriethoxysilane、Perfluorodecyltrichlorosilane (FDTS)、Optool DSX(R)(ダイキン工業)、の様なフッ素系分子、Hexamethyldisilazane (HMDS)、Octadecyltrichlorosilane (OTS)などを代表とする撥水性単分子膜を用いることができる。
しかし、分子膜の形成による方法はシランカップリング反応により下地となる絶縁膜の表面原子と化学結合することを利用しているため、通常は下地が無機酸化膜の場合にのみ有効である。従って分子膜の下地となる絶縁膜を塗布で形成するには、例えばポリシラザン塗布によるシリコン酸化膜の形成のように、高温での熱処理や低温での長時間の反応が必要となる。
なお、ソース・ドレイン電極表面の親液化は、半導体塗布に使用する溶液に対する接触角で40度以下が望ましく、更に20度以下がより望ましい。親液化は使用する半導体溶液に対してであることに注意が必要である。親液性を付与するためには、清浄化することでも付与できるが、高い親液性を付与するためには、親液化分子膜として自己組織化単分子膜(SAM膜)を別途電極表面に付与することが好ましい。
ソース・ドレイン電極の表面へ付与する材料としては単分子膜を自己組織的に結合する方法がこの目的のために適している。例えば、AuやAg,Ptなどの材質からなるソース・ドレイン電極に対しては、ペンタフルオロチオフェノールのエタノール溶液をドロップキャストや浸漬により塗布し、そのまま1〜5分程度放置した後、エタノールで洗浄することにより処理できる。このとき、電極上の接触角は、半導体溶液の溶媒に用いられることが多い1、4、3、4−テトラヒドロナフタレン(テトラリン)やp−キシレンに対して、前者には15度、後者には5度未満の値を示し、十分な親液性が確保される。一方で、HOに対する接触角は80度弱となり強い撥水性を示す。HOは接触角の測定で一般的に用いられるが、従って、HOで接触角を測定し親撥性を判断することは誤った結論を導く恐れがある。
半導体の塗布には高沸点有機溶媒がよく用いられる。例えばトルエン、m−キシレン、p−キシレン、テトラリン、エトキシベンゼン、1、3、5−トリメチルベンゼン、1、5−ジメチルテトラリン、4−メチルアニソール、1−メチルナフタレン、1、2−ジクロロベンゼンなどがよく使用される。
本発明によれば、Low-k材でゲート絶縁膜を設けたBG型有機TFTにおける有機半導体薄膜のチャネル領域でのスプレットアウトを防止できる。
図1は、各実施例及び比較例1で用いたTFT作製プロセスを模式的に説明する図である。
図1を用いて各実施例及び参考例1を説明する。
メタルマスクを使い金属蒸着によりガラス基板01上にゲート電極02を作製する(図2(a))。ゲート電極02はCr3nm、Au30nmの積層膜とした。Crはガラス基板とAu薄膜の密着層として働く。次にゲート絶縁膜03を形成する。このプロセスは窒素雰囲気下のグローブボックス内で行った。190℃程度に加熱したデカリンにPolypropylene-co-1-buteneを溶解させ2%溶液を作る。スピナーにセットした基板に溶液を滴下し、直ちに2500rpmで60秒回転させる。その後ホットプレートを用い200℃で3分加熱し、およそ100nmの膜厚のゲート絶縁膜03を得る(図2(b))。
次に、真空蒸着装置で30nm厚のAu薄膜を基板全面に成膜する(図2(c))。これを、フォトリソグラフィーを用いてソース・ドレイン電極04に加工する。まず、レジスト薄膜を成膜しマスクパターンを露光転写する。これを現像し、ソース・ドレイン電極04と同じパターンのレジスト膜08を得る(図2(d))。関東化学製Auエッチング液AURUM304を用いてレジスト膜08に覆われていない露出したAuをエッチングし、流水で十分に洗浄を行う(図2(e))。アセトンでレジストを除去し、流水で十分洗浄する(図2(f))。本実施例ではTFTのL/Wを5μm/100μmとした。ソース・ドレイン電極04の幅は10μmとした。
作製したソース・ドレイン電極04上に親液化分子膜09として自己組織化単分子膜(SAM膜)を形成し、ソース・ドレイン電極04表面の親液化処理を行う(図2(g))。Pentafluorothiophenol のエタノール溶液(濃度10mM程度)に1分ほど浸漬する。その後エタノールに浸漬して洗浄を行い、窒素ガスを吹き付けて乾燥させ、100℃に加熱したホットプレート上で1分程熱処理を行う。この親液化分子膜09の形成プロセスも窒素雰囲気下のグローブボックス内で行った。尚、処理時の溶液にエタノールを用いているが、2-Propanolなどの他の薬品を使用することもできる。
次にインクジェット装置を用いて有機半導体溶液05を塗布し、チャネルに活性層を形成する。6, 13-bis(triisopropyl-silylethynyl) pentacene(TIPS-pentacene)をテトラリンに2wt%の濃度で溶解させ、塗布インクとして用いた。 インクジェット装置は自作のものを用い、大気下で滴下した。チャネルの中心に着弾位置が来るよう位置合わせを行い、滴下した溶液で基板上に形成される液滴の直径がチャネル長とソース・ドレイン電極04の幅を加えた長さの数倍になる程度に液滴を滴下する。この時、インクジェットヘッドに複数回のパルス電圧を加えて液体を複数の液滴を滴下したが、滴下した液体が乾燥する前に次の液滴を滴下することが重要である。本実施例では一つのTFTに凡そ1000〜3000pLの溶液を滴下した。この有機半導体溶液05の粘度は、2(cP)程度、表面エネルギーが35(mN/m)程度である。この有機半導体溶液05を滴下後、基板を100℃のホットプレート上に載せ1分ほど加熱し十分に溶媒を揮発させた。溶媒はホットプレートに載せる前にほぼ蒸発し、結晶化した有機半導体薄膜06が形成されている(図2(h))。形成された有機半導体薄膜06は直径150〜200μm、ソース・ドレイン電極04上での膜厚5μm弱程度の大きさであった。尚、有機半導体薄膜06の膜厚は親液性のソース・ドレイン電極04上と撥液性のゲート絶縁膜03上で大きく異なり、チャネル領域での膜厚は1μmよりも薄い膜が形成された。
作製したBG型有機TFTの伝達特性を測定したところ、ドレイン電圧V=−10Vでμがおよそ0.1(cm/Vs)、Vthが0V±5V程度の特性値を得た。
(比較例1)
実施例1と同様にしてBG型有機TFTを作製した。本実施例においてはチャネル長を50μmとした。その結果、有機半導体溶液05を塗布したときに有機半導体溶液05がソース・ドレイン電極04のそれぞれに分離してしまい、チャネル上に溶液が残らなかった。このため、チャネル領域に有機半導体薄膜06を構成することが出来なかった。
有機半導体薄膜06をfluorinated 5,11-bis(triethylsilylethynyl) anthradithiophene (diF−TESADT)の1%m―キシレン溶液から成膜したことを除いて、実施例1に記載される方法と同様にしてTFTを作製した。得られたBG型有機TFTのμは0.3(cm/Vs)、Vthは0V±5V程度の特性を得た。
実施例1と同様にしてゲート電極02を作製した。ゲート絶縁膜03の形成にはCYTOP(R)(CTX−107M)を3M製フロリナート(R)FC43と混合した溶液を用いた。溶液をスピンコート後、ホットプレート上で100℃、10分の加熱を行い1μm厚のゲート絶縁膜03を得た。ソース・ドレイン電極04は実施例1と同様な方法で作製し、チャネル長は3μmとした。有機半導体溶液05にはTIPS―Pentaceneの1%p―キシレン溶液を用い、実施例1に記載の方法と同様にして成膜しBG型有機TFTを形成した。
チャネル長の違いが半導体溶液からの薄膜結晶の形成にどのような差を生じるかを模式的に説明する図である。 TFT作製プロセスを模式的に説明する図である。
符号の説明
01…基板、02…ゲート電極、03…低誘電率ゲート絶縁膜、04…ソース・ドレイン電極、05…有機半導体溶液、06…半導体薄膜、07…金属薄膜、08…レジスト薄膜、09…親液化分子膜(SAM膜)

Claims (2)

  1. 基板上に、ゲート電極を形成し、
    前記ゲート電極上に比誘電率が3以下のゲート絶縁膜を形成し、
    チャネル長方向の長さであるソース・ドレイン電極の電極幅が20μm以下で、前記チャネル長が20μm以下となるように、ソース・ドレイン電極を形成し、
    前記ソース・ドレイン電極の表面に対して、有機半導体の塗布に用いる有機溶媒に対する接触角が20°以下となるよう清浄化をなすか、又は親液性を示す分子修飾を施し、その後、
    前記各チャネル毎に分離され、かつ前記ソース・ドレイン電極上の有機半導体膜厚が、前記チャネル上の有機半導体膜厚の5倍以上の膜厚となるように、有機半導体薄膜を、有機半導体材料を含む粘性が0.5〜20(cP)で、表面エネルギーが25〜40(mN/m)である有機半導体溶液を印刷又は塗布で形成することを特徴とするボトムゲート型有機薄膜トランジスタの製造方法。
  2. 基板上に、ゲート電極と、ゲート絶縁膜と、ソースドレイン電極と、有機半導体薄膜とが順に積層されたボトムゲート型有機薄膜トランジスタであって、
    チャネル長方向の長さであるソース・ドレイン電極の電極幅が20μm以下で、前記チャネル長が20μm以下であるソース・ドレイン電極のレイアウトを備え、
    前記ソース・ドレイン電極の表面は前記有機半導体薄膜の塗布に用いる有機溶媒に対する接触角が20°以下となるよう表面を清浄化もしくは親液性を示す分子修飾を施され、
    前記有機半導体薄膜は印刷・塗布可能な半導体材料で構成され、
    前記ゲート絶縁膜は比誘電率が3以下であり、
    前記ソース・ドレイン電極の親液化処理された界面及び前記ソースドレイン電極間に対して、前記有機半導体薄膜が形成され、前記ソース・ドレイン電極上に形成されている前記有機半導体薄膜の膜厚が、前記チャネル上に形成されている前記有機半導体薄膜の膜厚に比べ5倍以上の厚さであることを特徴とするボトムゲート型有機薄膜トランジスタ。
JP2008262349A 2008-10-09 2008-10-09 ボトムゲート型有機薄膜トランジスタ及びその製造方法 Expired - Fee Related JP5449736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008262349A JP5449736B2 (ja) 2008-10-09 2008-10-09 ボトムゲート型有機薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262349A JP5449736B2 (ja) 2008-10-09 2008-10-09 ボトムゲート型有機薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010093092A JP2010093092A (ja) 2010-04-22
JP5449736B2 true JP5449736B2 (ja) 2014-03-19

Family

ID=42255535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262349A Expired - Fee Related JP5449736B2 (ja) 2008-10-09 2008-10-09 ボトムゲート型有機薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5449736B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939664B2 (ja) * 2012-01-24 2016-06-22 ウシオケミックス株式会社 クリセン化合物を使用した有機半導体デバイス。
DE112013002903T5 (de) 2012-06-12 2015-03-05 Daicel Corporation Lösungsmittel oder Lösungsmittelzusammensetzung für die Herstellung von organischen Transistoren
JP6202714B2 (ja) * 2013-03-08 2017-09-27 日本放送協会 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法
GB201810710D0 (en) * 2018-06-29 2018-08-15 Smartkem Ltd Sputter Protective Layer For Organic Electronic Devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003052841A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
JP2007116115A (ja) * 2005-09-21 2007-05-10 Mitsubishi Chemicals Corp 有機半導体材料及び有機電界効果トランジスタ
JP2008042097A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 電子デバイスおよび電子機器
JP4348644B2 (ja) * 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2010093092A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
Pierre et al. All‐printed flexible organic transistors enabled by surface tension‐guided blade coating
JP5194468B2 (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP5360737B2 (ja) 有機トランジスタの製造方法および有機トランジスタ
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP5121264B2 (ja) 積層構造体及びその製造方法
JP5168845B2 (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP5256676B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
TW200919557A (en) Laminate structure, electronic device, and display device
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
JP4652866B2 (ja) 有機トランジスタ
JP5256583B2 (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP2009087996A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2010034815A1 (en) Method for forming self-aligned electrodes
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
KR20180046257A (ko) 박막 트랜지스터 제조 방법, 박막 트랜지스터, 및 이를 포함하는 전자 소자
JP2010098308A (ja) 有機薄膜トランジスタ
JP5055844B2 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP5017339B2 (ja) 有機トランジスタの製造方法
JP5205894B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2007150030A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

LAPS Cancellation because of no payment of annual fees