JP6202714B2 - 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 - Google Patents
薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 Download PDFInfo
- Publication number
- JP6202714B2 JP6202714B2 JP2013047330A JP2013047330A JP6202714B2 JP 6202714 B2 JP6202714 B2 JP 6202714B2 JP 2013047330 A JP2013047330 A JP 2013047330A JP 2013047330 A JP2013047330 A JP 2013047330A JP 6202714 B2 JP6202714 B2 JP 6202714B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- insulating film
- film transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法に関する。
近年、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のうち、塗布や印刷プロセスを用いて製造することが可能な有機薄膜トランジスタ（有機ＴＦＴ）や酸化物薄膜トランジスタ（酸化物ＴＦＴ）が大きく注目されている。
有機デバイスは有機材料を用いているため、無機デバイスに比べ柔軟な構造を備え、比較的低温プロセスで作製することが可能である。特に、半導体材料をはじめ、絶縁材料、配線などを有機溶媒に溶かし溶液状にすることで、様々な塗布プロセス（スピンコート、ディップコート、印刷法やインクジェット法など）を利用することが可能となり、低コストで様々な応用デバイスを作製でき、また大面積化への展開も容易となる可能性がある。さらに有機デバイスは軽量でフレキシブルなため、様々な携帯端末やディスプレイ、ＩＣタグなど幅広い装置に適用が可能である。
有機デバイスは有機材料を用いているため、無機デバイスに比べ柔軟な構造を備え、比較的低温プロセスで作製することが可能である。特に、半導体材料をはじめ、絶縁材料、配線などを有機溶媒に溶かし溶液状にすることで、様々な塗布プロセス（スピンコート、ディップコート、印刷法やインクジェット法など）を利用することが可能となり、低コストで様々な応用デバイスを作製でき、また大面積化への展開も容易となる可能性がある。さらに有機デバイスは軽量でフレキシブルなため、様々な携帯端末やディスプレイ、ＩＣタグなど幅広い装置に適用が可能である。
これまで、従来のシリコンＴＦＴと比較して有機ＴＦＴの移動度が低いことが、ディスプレイやセンサなど応用への大きな弊害となっていた。しかし、近年、研究の急速な進歩により有機ＴＦＴの移動度が飛躍的に向上するようになってきた。
例えば非特許文献１〜３に記載のトランジスタでは、塗布型の低分子系半導体を可溶化した材料をsolution searing、ディップコーティング或いはインクジェット印刷法を用いて成膜し、その結晶成長や方位を制御することで移動度が飛躍的に向上する例を報告している。
例えば非特許文献１〜３に記載のトランジスタでは、塗布型の低分子系半導体を可溶化した材料をsolution searing、ディップコーティング或いはインクジェット印刷法を用いて成膜し、その結晶成長や方位を制御することで移動度が飛躍的に向上する例を報告している。
ここで、従来の低分子系有機半導体材料は、移動度の値が最大でも１ｃｍ２／Ｖｓ程度であった。しかし、上記した塗布型の低分子系半導体材料を用いた例では、グレインサイズが数十〜数百μｍにおよぶ非常に大きな結晶膜を形成することが報告され、１０ｃｍ２／Ｖｓを超える高い移動度が確保可能であることが報告されている。このような高い移動度の値は従来のフラットパネルで実用化されているアモルファスシリコントランジスタの特性を大幅に超えるものであり、有機トランジスタの実用可能性を大きく示した結果と言える。
Hector A. Becerri他、 Advanced Materials, vol.20,pp.2588-2594(2008)
Junshi Soeda 他、 Advanced Materials、vol.23、pp.3309 (2012)
Hiromi Minemawari他、 Nature、vol. 475、pp. 364 (2012)
しかしながら上記した非特許文献１〜３の例は、デバイスサイズ（チャネル長）の大きい単素子での評価結果がほとんどで、微細化又はアレイ化した素子での高移動度は未だ実現されていないのが現状である。この大きな原因として塗布製法で形成する半導体膜（半導体層）のパターニング手法が未だ確立されていないことが挙げられる。
薄膜トランジスタをディスプレイやセンサなどのアクティブ駆動に応用する場合では、チャネル長を１０μｍ以下に微細化した素子を製造することが求められる。そして、素子間の不要な漏れ電流を抑制し、素子のオフ電流を低下させるには１００μｍ以下の微細なエリアに半導体膜をパターニング形成する必要がある。
薄膜トランジスタをディスプレイやセンサなどのアクティブ駆動に応用する場合では、チャネル長を１０μｍ以下に微細化した素子を製造することが求められる。そして、素子間の不要な漏れ電流を抑制し、素子のオフ電流を低下させるには１００μｍ以下の微細なエリアに半導体膜をパターニング形成する必要がある。
また、従来では、微細なエリアに半導体膜をパターニング形成する方法として、予め半導体層の下地である絶縁膜を、ＴＦＴの形成領域と非形成領域とにパターニングする方法が知られている。具体的には、絶縁膜として疎水性の大きな材料を用い、この絶縁膜に対し、ＴＦＴの形成領域の箇所にのみ紫外光の照射等の親水化処理を行い濡れ性（親水性）を良くした上で、塗布型の半導体材料を塗布し半導体層を形成する方法である。しかしながら、この方法では、ＴＦＴとして作用させる領域に直接紫外光等の親水化処理を施すため、半導体層の形成領域のダメージが大きく、安定したＴＦＴ特性を得ることができないおそれがあった。
本発明は上記問題点を解決するためになされたものであり、塗布製法を用いて作製する薄膜トランジスタ素子（ＴＦＴ素子）において、簡易な方法で半導体膜をパターニングすることにより、移動度の高い微細な薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法を提供することを目的とする。
上記課題を解決する手段として、本発明者らは絶縁膜上に形成する活性領域となる半導体層のパターニング方法について検討した。その結果、絶縁膜としてＴＦＴ素子を形成するに好適な（濡れ性が良好な）絶縁材料を用いるとともに、当該絶縁膜にフッ素化処理を施すことで、当該絶縁膜にダメージを与えることなく、ＴＦＴ素子の形成領域（親水領域）と非形成領域（疎水性領域）とを微細にパターニングすることができることを見出した。つまり、本発明は、基板上に作製されるＴＦＴ素子において、塗布型の半導体材料を溶媒に溶解させた半導体溶液を、予め親水・疎水性領域にパターニングされた絶縁膜上に滴下し、親水性領域にのみに半導体溶液を集め結晶を析出させることで、結晶サイズの大きい半導体層を自発的（自己組織的）にパターニング形成する。
なお、本発明の薄膜トランジスタは、低分子または低分子系材料にアルキル鎖などを付与して可溶化した半導体材料、並びに高分子型の有機半導体材料を用いた有機薄膜トランジスタ素子により適しているが、これに限定されるものではなく、塗布型の酸化物半導体、金属酸化物材料、カーボンナノチューブ、及びグラフェンなどを用いた薄膜トランジスタ素子にも適用可能な技術である。
以上のような本発明者らの検討結果及び知見に基づきなされた本発明の要旨は以下の通りである。
なお、本発明の薄膜トランジスタは、低分子または低分子系材料にアルキル鎖などを付与して可溶化した半導体材料、並びに高分子型の有機半導体材料を用いた有機薄膜トランジスタ素子により適しているが、これに限定されるものではなく、塗布型の酸化物半導体、金属酸化物材料、カーボンナノチューブ、及びグラフェンなどを用いた薄膜トランジスタ素子にも適用可能な技術である。
以上のような本発明者らの検討結果及び知見に基づきなされた本発明の要旨は以下の通りである。
[１]上記課題を解決するため、本発明による薄膜トランジスタ素子の製造方法は、基板上に作製される薄膜トランジスタの製造方法であって、絶縁膜上に活性領域となる塗布型半導体層を形成する際において、水接触角が６０°〜８０°である前記絶縁膜にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域を形成する工程と、前記絶縁膜上に、半導体材料を有機溶媒に溶解させた半導体溶液を塗布し、その後焼成することで、自己組織的に活性領域と非活性領域とをパターニングする工程と、をこの順に備え、前記絶縁膜が、シクロオレフィンポリマーまたはシクロオレフィン誘導体であり、前記絶縁膜及び前記疎水性領域それぞれの水接触角の差を２０°〜３０°の範囲内とすることを特徴とする。
[２]上記[１]に記載の薄膜トランジスタ素子の製造方法において、前記半導体材料が、有機半導体または無機酸化物半導体であることを特徴とする。
[３]上記[１]または[２]に記載の薄膜トランジスタ素子の製造方法において、前記半導体溶液に対する前記半導体材料の濃度が、２重量％以下であることを特徴とする。
[４]上記[１]〜[３]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記フッ素化処理が、含フッ素ガスを用いたプラズマ処理であることを特徴とする。
[５]上記[１]〜[４]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記フッ素化処理によるエッチング深さを２ｎｍ以下に制限することを特徴とする。
[６]上記[１]〜[５]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記焼成の温度が、前記半導体材料の沸点の１／２以下であることを特徴とする。
[２]上記[１]に記載の薄膜トランジスタ素子の製造方法において、前記半導体材料が、有機半導体または無機酸化物半導体であることを特徴とする。
[３]上記[１]または[２]に記載の薄膜トランジスタ素子の製造方法において、前記半導体溶液に対する前記半導体材料の濃度が、２重量％以下であることを特徴とする。
[４]上記[１]〜[３]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記フッ素化処理が、含フッ素ガスを用いたプラズマ処理であることを特徴とする。
[５]上記[１]〜[４]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記フッ素化処理によるエッチング深さを２ｎｍ以下に制限することを特徴とする。
[６]上記[１]〜[５]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記焼成の温度が、前記半導体材料の沸点の１／２以下であることを特徴とする。
[７]上記[１]〜[６]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記疎水性領域が有する疎水性以上の疎水性を備えたパターニング用基板を、前記半導体溶液上に配置することにより、前記半導体溶液を前記基板の表面全体に均一な厚みに引き延ばし薄膜化させることを特徴とする。
[８]上記[７]に記載の薄膜トランジスタ素子の製造方法において、前記パターニング用基板の表面がフッ素樹脂によりコーティングされ、かつ前記パターニング用基板の水接触角が１０５°以上であることを特徴とする。
[９]上記[７]または[８]に記載の薄膜トランジスタ素子の製造方法において、前記パターニング基板を前記半導体溶液上に配置した後、前記半導体溶液を塗布した前記基板を前記焼成を行う装置に設置するとともに、前記パターニング基板を水平方向にスライドさせることを特徴とする。
[１０]上記[７]〜[９]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記パターニング基板をスライドさせる速度を１００ｍｍ／秒以下とすることを特徴とする。
[８]上記[７]に記載の薄膜トランジスタ素子の製造方法において、前記パターニング用基板の表面がフッ素樹脂によりコーティングされ、かつ前記パターニング用基板の水接触角が１０５°以上であることを特徴とする。
[９]上記[７]または[８]に記載の薄膜トランジスタ素子の製造方法において、前記パターニング基板を前記半導体溶液上に配置した後、前記半導体溶液を塗布した前記基板を前記焼成を行う装置に設置するとともに、前記パターニング基板を水平方向にスライドさせることを特徴とする。
[１０]上記[７]〜[９]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記パターニング基板をスライドさせる速度を１００ｍｍ／秒以下とすることを特徴とする。
[１１]上記[１]〜[６]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記基板を水平方向に対して傾斜させて前記半導体溶液を前記疎水性領域以外の領域に凝集させ、凝集させた前記半導体溶液に傾斜を持たせることを特徴とする。
[１２]上記[１]〜[６]の何れか一項に記載の薄膜トランジスタ素子の製造方法において、前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記基板の側面から気体を吹き付けて前記半導体溶液を前記疎水性領域以外の領域に凝集させ、凝集させた前記半導体溶液に傾斜を持たせることを特徴とする。
[１３]上記課題を解決するため、本発明による塗布型半導体層のパターニング方法は、絶縁膜上に塗布型半導体層をパターニングする方法であって、水接触角が６０°〜８０°である前記絶縁膜にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域を形成する工程と、前記絶縁膜上に、半導体材料を有機溶媒に溶解させた半導体溶液を塗布し、その後焼成することで、自己組織的に前記塗布型半導体層をパターニングする工程と、をこの順に備え、前記絶縁膜が、シクロオレフィンポリマーまたはシクロオレフィン誘導体であり、前記絶縁膜と前記疎水性領域との水接触角の差を２０°〜３０°の範囲内とすることを特徴とする。
本発明によれば、塗布製法を用いて作製する薄膜トランジスタ素子において、簡易な方法で半導体膜をパターニングすることにより、移動度の高い微細な薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法を提供することが可能となる。
以下、本発明の薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法の実施形態について、図面を参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
また、以下の各実施形態において説明する薄膜トランジスタ素子はいずれもボトムゲート・ボトムコンタクト型構造のものであるが、本発明の薄膜トランジスタの製造方法は、ボトムゲート・ボトムコンタクト型構造に限らず、ボトムゲート・トップコンタクト型構造やトップゲート型構造の薄膜トランジスタの製造方法としても適用可能である。
なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
また、以下の各実施形態において説明する薄膜トランジスタ素子はいずれもボトムゲート・ボトムコンタクト型構造のものであるが、本発明の薄膜トランジスタの製造方法は、ボトムゲート・ボトムコンタクト型構造に限らず、ボトムゲート・トップコンタクト型構造やトップゲート型構造の薄膜トランジスタの製造方法としても適用可能である。
＜薄膜トランジスタ素子の製造方法＞
「第１実施形態」
まず、第１実施形態に係る薄膜トランジスタ素子の製造方法について図１〜図２Ｄを参照しながら説明する。図１〜図２Ｄは、本実施形態である薄膜トランジスタ素子の断面模式図であるが、薄膜トランジスタ素子１０の特徴部分を見易くするために、一部の構成を省略して示している。また、図２Ａ〜図２Ｄのそれぞれは、本実施形態に係る薄膜トランジスタ素子１０の製造方法を説明するための概略図であり、各工程における断面模式図を示す。
本実施形態に係る薄膜トランジスタ素子１０の製造方法は、基板１１上に作製される薄膜トランジスタの製造方法であって、絶縁膜１３上に活性領域となる塗布型半導体層１７（単に、半導体層１７ともいう）を形成する際において、水接触角が６０°〜８０°である絶縁膜１３にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域１６を形成する工程と、絶縁膜１３上に、半導体材料を有機溶媒に溶解させた半導体溶液１７ａを塗布し、その後焼成することで、自己組織的に活性領域と非活性領域とをパターニングする工程と、をこの順に備え、絶縁膜１３及び疎水性領域１６それぞれの水接触角の差を２０°〜３０°の範囲内とすることを特徴とする。
「第１実施形態」
まず、第１実施形態に係る薄膜トランジスタ素子の製造方法について図１〜図２Ｄを参照しながら説明する。図１〜図２Ｄは、本実施形態である薄膜トランジスタ素子の断面模式図であるが、薄膜トランジスタ素子１０の特徴部分を見易くするために、一部の構成を省略して示している。また、図２Ａ〜図２Ｄのそれぞれは、本実施形態に係る薄膜トランジスタ素子１０の製造方法を説明するための概略図であり、各工程における断面模式図を示す。
本実施形態に係る薄膜トランジスタ素子１０の製造方法は、基板１１上に作製される薄膜トランジスタの製造方法であって、絶縁膜１３上に活性領域となる塗布型半導体層１７（単に、半導体層１７ともいう）を形成する際において、水接触角が６０°〜８０°である絶縁膜１３にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域１６を形成する工程と、絶縁膜１３上に、半導体材料を有機溶媒に溶解させた半導体溶液１７ａを塗布し、その後焼成することで、自己組織的に活性領域と非活性領域とをパターニングする工程と、をこの順に備え、絶縁膜１３及び疎水性領域１６それぞれの水接触角の差を２０°〜３０°の範囲内とすることを特徴とする。
ここで、上述したように、図１に示した薄膜トランジスタ素子１０の構造はボトムゲート・ボトムコンタクト型構造であり、基板１１の表面に形成されたゲート電極１２、絶縁膜１３、ソース電極およびドレイン電極（１４および１５）、および塗布型半導体層１７を備えている。なお、図１に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ素子１０の場合、絶縁膜１３はゲート絶縁膜として機能する。
以下、本実施形態に係る薄膜トランジスタ素子１０の製造方法について詳細に説明する。
以下、本実施形態に係る薄膜トランジスタ素子１０の製造方法について詳細に説明する。
まず、図２Ａに示すように、基板１１上にゲート電極１２を形成する。ゲート電極１２は、例えばスパッタリング法（単に、スパッタともいう）などにより基板１１上に形成し、次いで、ゲート電極の所望のパターンとなるようエッチングを施すことで形成することができる。
基板１１の材料は、特に限定されず、絶縁材料からなる種々の基板で構成されてよいが、例えば、シリコンウェハなどのシリコン基板、石英、ソーダガラス、無機アルカリガラスなどのガラス基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン、ポリカーボネートなどのプラスチックフィルム等を用いることが出来る。また、表面が絶縁性処理されていれば、金属フォイル等も基板１１として用いることができる。
ゲート電極１２の材料は導電性材料の材料であれば特に限定されず、アルミ、モリブデン、クロム、銅などの金属材料に加え、これらのインク材料あるいは導電性高分子材料、また酸化スズ・アンチモン、酸化インジウム・スズ（ＩＴＯ）などを用いることが可能である。
次に、図２Ａに示すように、ゲート電極１２を覆うように基板１１上に絶縁膜１３を成膜する。本実施形態に係る絶縁膜１３は、ゲート電極１２を覆ってゲート電極１２を絶縁するゲート絶縁膜である。
絶縁膜１３の材料は塗布形成が可能で、かつ濡れ性が良好な絶縁膜材料を用い、ポリマー絶縁膜材料を用いることが好ましい。例えば、シクロオレフィンポリマーまたはその誘導体、シクロオレフィン類をモノマーとして合成される主鎖に脂環構造を有するポリマー、メタクリル樹脂（ＰＭＭＡ）またはその誘導体、ポリカーボネート樹脂（ＰＣ）またはその誘導体、ポリビニルフェノール樹脂（ＰＶＰ）またはその誘導体、またこれらポリマー樹脂と無機材料のハイブリッド絶縁材料などを用いることができる。
ここで、本実施系形態では、絶縁膜１３上に塗布型半導体層１７を形成（パターニング）する前にあらかじめ、塗布型半導体層１７の形成領域以外の領域（非形成領域）に対してフッ素化処理施して非形成領域の疎水化を行うことで疎水性領域１６を形成する。そうした上で塗布型半導体層１７の材料である半導体溶液１７ａを塗布する。そのため、塗布型半導体層１７の形成領域は絶縁膜１３の本来の特性を持った領域となるため、絶縁膜１３は濡れ性に良好な材料を用いることが好ましい。また、塗布型半導体層１７の非形成領域はフッ素化処理を施すため、非形成領域の表面が粗くなるおそれがある。そのため、絶縁膜１３はフッ素化処理に対して耐性を備えたものを用いることが好ましい。これらの観点より、絶縁膜１３として、特に、シクロオレフィンポリマーまたはシクロオレフィン誘導体を用いることがより好ましい。
絶縁膜１３の材料は塗布形成が可能で、かつ濡れ性が良好な絶縁膜材料を用い、ポリマー絶縁膜材料を用いることが好ましい。例えば、シクロオレフィンポリマーまたはその誘導体、シクロオレフィン類をモノマーとして合成される主鎖に脂環構造を有するポリマー、メタクリル樹脂（ＰＭＭＡ）またはその誘導体、ポリカーボネート樹脂（ＰＣ）またはその誘導体、ポリビニルフェノール樹脂（ＰＶＰ）またはその誘導体、またこれらポリマー樹脂と無機材料のハイブリッド絶縁材料などを用いることができる。
ここで、本実施系形態では、絶縁膜１３上に塗布型半導体層１７を形成（パターニング）する前にあらかじめ、塗布型半導体層１７の形成領域以外の領域（非形成領域）に対してフッ素化処理施して非形成領域の疎水化を行うことで疎水性領域１６を形成する。そうした上で塗布型半導体層１７の材料である半導体溶液１７ａを塗布する。そのため、塗布型半導体層１７の形成領域は絶縁膜１３の本来の特性を持った領域となるため、絶縁膜１３は濡れ性に良好な材料を用いることが好ましい。また、塗布型半導体層１７の非形成領域はフッ素化処理を施すため、非形成領域の表面が粗くなるおそれがある。そのため、絶縁膜１３はフッ素化処理に対して耐性を備えたものを用いることが好ましい。これらの観点より、絶縁膜１３として、特に、シクロオレフィンポリマーまたはシクロオレフィン誘導体を用いることがより好ましい。
絶縁膜１３の成膜方法としては、ゲート電極１２を形成した基板１１上に、上述したような絶縁膜１３の材料を塗布することにより形成される。塗布する方法としては、例えば、ドロップキャスト法、ディップコーティング法、インクジェット法、スプレー法、スピンコート法、ロールコート法、ダイコート法、ドクターブレード法、回転塗布法、バー塗布法、スクリーン印刷法等の各種の方法を採用することができる。
絶縁膜１３の成膜厚さは、特に限定されないが、好ましくは５０〜５００ｎｍ、より好ましくは５０〜２００ｎｍである。
絶縁膜１３の成膜厚さは、特に限定されないが、好ましくは５０〜５００ｎｍ、より好ましくは５０〜２００ｎｍである。
また、本実施形態において、絶縁膜１３の表面の水接触角は６０°〜８０°の範囲である。水接触角を当該範囲に調整する方法としては、例えば、絶縁膜１３を形成するための塗膜形成時の乾燥過程の温度、時間等を調整して、塗膜表面からの溶剤の蒸発を均一化することで、表面張力変化を小さくして、得られる絶縁膜１３の表面を平滑化する方法、または、絶縁材料の分子構造において、膜表面の親水基、疎水基のバランスを調整する方法等がある。このような方法により、絶縁膜１３表面の水接触角を所望の範囲に調整することができる。
なお、絶縁膜１３上に形成する塗布型半導体層１６の積層性を向上させる観点から、絶縁膜１３の水接触角を７５°以下とすることが好ましい。一方、絶縁膜１３の水接触角が過度に小さいと塗布型半導体層１７の分子配向および結晶性が悪くなるおそれがあるため、絶縁膜１３の水接触角を５０°以上とすることが好ましい。
なお、絶縁膜１３上に形成する塗布型半導体層１６の積層性を向上させる観点から、絶縁膜１３の水接触角を７５°以下とすることが好ましい。一方、絶縁膜１３の水接触角が過度に小さいと塗布型半導体層１７の分子配向および結晶性が悪くなるおそれがあるため、絶縁膜１３の水接触角を５０°以上とすることが好ましい。
次に、図２Ａに示すように、絶縁膜１３上に、ソース電極１４及びドレイン電極１５を形成する。
ソース電極１４及びドレイン電極１５は、薄膜トランジスタの出力電極であり、導電性材料から構成することができる。ソース電極１４及びドレイン電極１５の材料としては、例えば、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いたペーストが挙げられる。また、例えば、金属や合金、透明導電膜材料を、全面にスパッタ法や蒸着法等によって成膜後、レジスト材料を用い、フォトリソグラフィー法やスクリーン印刷法で所望のレジストパターンを形成した後、酸等のエッチング液でエッチングすることにより所望のパターンを形成することができる。また、金属や合金、透明導電膜材料を、マスクを用いてスパッタ法や蒸着法で直接所望のパターンを形成することもできる。これらスパッタ法や蒸着法に使用できる金属材料としては、アルミニウム、モリブデン、クロム、チタン、タンタル、ニッケル、銅、銀、金、白金、パラジウム等が、透明導電膜材料としてはＩＴＯ等が挙げられる。
ソース電極１４及びドレイン電極１５は、薄膜トランジスタの出力電極であり、導電性材料から構成することができる。ソース電極１４及びドレイン電極１５の材料としては、例えば、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いたペーストが挙げられる。また、例えば、金属や合金、透明導電膜材料を、全面にスパッタ法や蒸着法等によって成膜後、レジスト材料を用い、フォトリソグラフィー法やスクリーン印刷法で所望のレジストパターンを形成した後、酸等のエッチング液でエッチングすることにより所望のパターンを形成することができる。また、金属や合金、透明導電膜材料を、マスクを用いてスパッタ法や蒸着法で直接所望のパターンを形成することもできる。これらスパッタ法や蒸着法に使用できる金属材料としては、アルミニウム、モリブデン、クロム、チタン、タンタル、ニッケル、銅、銀、金、白金、パラジウム等が、透明導電膜材料としてはＩＴＯ等が挙げられる。
次に、絶縁膜１３上に、薄膜トランジスタ素子１０の活性領域となる塗布型半導体層１７を形成（パターニング）する。本実施形態に係る塗布型半導体層１６のパターニング工程は、絶縁膜１３にフッ素化処理を施し、水接触角が８０°〜１１０°である疎水性領域１６を形成する工程と、絶縁膜１３上に、半導体材料を有機溶媒に溶解させた半導体溶液１７ａを塗布し、その後焼成することで、自己組織的に活性領域と非活性領域とをパターニングする工程と、に概略構成される。
疎水性領域１６を形成する工程について説明する。
まず、ソース電極１４及びドレイン電極１５を作製した絶縁膜１３上に、薄膜トランジスタのチャネル領域となる領域（塗布型半導体層１７の形成領域）のみをカバーする形でポジレジスト膜（不図示）をパターン形成する。
次に、フッ素化処理を施し、絶縁膜１３の表面のうち、ポジレジスト膜によりカバーされていない露出された領域（非形成領域）の表面をフッ素化し、図２Ｂに示すように疎水性領域１６を形成する。疎水性領域１６を形成した後は、ポジレジスト膜を有機溶剤を用いて剥離、除去する。
フッ素化処理としては例えば、含フッ素ガスを用いたプラズマ処理を採用することができ、この場合に用いるガスとしてＣＦ４ガスを例示できる。
まず、ソース電極１４及びドレイン電極１５を作製した絶縁膜１３上に、薄膜トランジスタのチャネル領域となる領域（塗布型半導体層１７の形成領域）のみをカバーする形でポジレジスト膜（不図示）をパターン形成する。
次に、フッ素化処理を施し、絶縁膜１３の表面のうち、ポジレジスト膜によりカバーされていない露出された領域（非形成領域）の表面をフッ素化し、図２Ｂに示すように疎水性領域１６を形成する。疎水性領域１６を形成した後は、ポジレジスト膜を有機溶剤を用いて剥離、除去する。
フッ素化処理としては例えば、含フッ素ガスを用いたプラズマ処理を採用することができ、この場合に用いるガスとしてＣＦ４ガスを例示できる。
疎水性領域１６を形成する際にプラズマ処理を採用した場合、プラズマの照射により非形成領域の絶縁膜１３がエッチングされ、絶縁膜１３の表面が荒れてしまうことがある。しかし、本実施形態では、塗布型半導体層１７を形成する領域以外の領域にフッ素化処理を施すため、塗布型半導体層１７の形成領域についてはプラズマ照射の影響を受けない。つまり、塗布型半導体層１７の形成するための半導体溶液１７ａの塗布する際には、プラズマ照射によって生じた絶縁膜１３の表面荒れの影響を受けることなく、本来の絶縁膜１３が有する濡れ性を維持した状態の絶縁膜１３表面に半導体溶液１７ａを塗布することができる。
また、本実施形態においては、疎水性領域１６へのプラズマ照射によるエッチングによって生じたエッチング溝の深さについても抑制した方が好ましい。これは、エッチング溝の深さが大きいと、後工程において絶縁膜１３上に半導体溶液１７ａを塗布する際に、半導体層１７の形成領域への半導体溶液１７ａの凝集が不十分となるおそれがあるためである。
具体的に説明すると、まず、本実施形態では、チャネル領域となる領域にのみ半導体層１７を形成することから、半導体層１７の非形成領域へはフッ素化処理を施し疎水性領域１６とし、チャネル領域の形成領域と非形成領域である疎水性領域１６とにパターニングする。このように、非形成領域を疎水化することにより、半導体溶液１７ａを塗布した際に、半導体層１７の形成領域は絶縁膜１３が備えている濡れ性が良好であることと、非形成領域には疎水性を付与したことから、半導体溶液１７ａは半導体層１７の形成領域へ自発的に凝集する。しかしながら、疎水性領域１６へのプラズマ照射によるエッチング量が多いと、絶縁膜１３表面上に生じるエッチング溝による段差が大きくなり、この大きな段差が半導体溶液１７ａの自発的な凝集を阻害し、その結果、半導体層１７のパターニング性が劣化してしまうおそれがある。
このようなことから、本実施形態では、プラズマ照射によって生じるエッチング溝の深さを小さく抑制することが好ましい。より具体的には、エッチング深さを２ｎｍ以下に制限することがより好ましい。さらに具体的には半導体層１７として用いる半導体材料の分子長に匹敵する、或いはこれ以下のエッチング深さとすることが望ましい。
また、このようにエッチング溝の深さを小さくするためには、プラズマを照射する際の出力（パワー）を小さくし、またプラズマの照射時間を短くすることで達成できる。なお、プラズマ照射の好ましい条件は用いる照射機器によって若干変動するが、パワーを２５〜１００Ｗの範囲、またプラズマの照射時間を１０〜３０秒の範囲とすることが好ましい。
具体的に説明すると、まず、本実施形態では、チャネル領域となる領域にのみ半導体層１７を形成することから、半導体層１７の非形成領域へはフッ素化処理を施し疎水性領域１６とし、チャネル領域の形成領域と非形成領域である疎水性領域１６とにパターニングする。このように、非形成領域を疎水化することにより、半導体溶液１７ａを塗布した際に、半導体層１７の形成領域は絶縁膜１３が備えている濡れ性が良好であることと、非形成領域には疎水性を付与したことから、半導体溶液１７ａは半導体層１７の形成領域へ自発的に凝集する。しかしながら、疎水性領域１６へのプラズマ照射によるエッチング量が多いと、絶縁膜１３表面上に生じるエッチング溝による段差が大きくなり、この大きな段差が半導体溶液１７ａの自発的な凝集を阻害し、その結果、半導体層１７のパターニング性が劣化してしまうおそれがある。
このようなことから、本実施形態では、プラズマ照射によって生じるエッチング溝の深さを小さく抑制することが好ましい。より具体的には、エッチング深さを２ｎｍ以下に制限することがより好ましい。さらに具体的には半導体層１７として用いる半導体材料の分子長に匹敵する、或いはこれ以下のエッチング深さとすることが望ましい。
また、このようにエッチング溝の深さを小さくするためには、プラズマを照射する際の出力（パワー）を小さくし、またプラズマの照射時間を短くすることで達成できる。なお、プラズマ照射の好ましい条件は用いる照射機器によって若干変動するが、パワーを２５〜１００Ｗの範囲、またプラズマの照射時間を１０〜３０秒の範囲とすることが好ましい。
また、本実施形態においては、上記フッ素化処理によって形成する疎水性領域１６の水接触角を８０°〜１１０°の範囲とし、また、絶縁膜１３及び疎水性領域１６それぞれの水接触角の差を２０°〜３０°の範囲内とする。
このように、活性領域となる半導体層１７の形成領域である絶縁膜１３と非活性領域となる疎水性領域１６それぞれの水接触角の差を２０°〜３０°とすることにより、効率的に半導体溶液１７ａの自発的な凝集を促すことができるとともに、微細な領域への半導体層１６のパターニング精度を高めることができる。その結果、薄膜トランジスタ素子の特性を向上させることができる。
このように、活性領域となる半導体層１７の形成領域である絶縁膜１３と非活性領域となる疎水性領域１６それぞれの水接触角の差を２０°〜３０°とすることにより、効率的に半導体溶液１７ａの自発的な凝集を促すことができるとともに、微細な領域への半導体層１６のパターニング精度を高めることができる。その結果、薄膜トランジスタ素子の特性を向上させることができる。
次に、塗布型半導体層１７を形成し、活性領域と非活性領域とをパターニングする工程について説明する。
まず、図２Ｃに示すように、上記フッ素化処理により表面の塗れ性・疎水性が制御された絶縁膜１３上に、半導体溶液１７ａを塗布する。
半導体溶液１７ａとしては半導体材料を有機溶媒に溶解させたものを用いる。なお、塗布法によって半導体層１７を成膜するため、用いる半導体材料は有機溶媒に溶解可能で塗布型のものであれば特に限定しないが、有機半導体や無機酸化物半導体を用いることができる。具体的には、低分子系の有機半導体材料にアルキル鎖などを付与して可溶化した半導体材料、高分子型の有機半導体材料、塗布型の酸化物半導体、金属酸化物材料、その他カーボンナノチューブやグラフェンなどを分散させた溶液を用いることができる。なお、半導体層１７の結晶方位の制御ならびに半導体材料の可溶性の観点から、低分子系の有機半導体材料或いは結晶性の高い半導体溶液を用いることが好ましい。
半導体溶液１７ａは、上記したような半導体材料を有機溶媒に溶解させることで得ることができる。なお、半導体溶液１７に対する半導体材料の濃度が高すぎると、半導体溶液１７ａを焼成し結晶化させる際に、疎水性領域１６でも結晶が析出するおそれがあるため、半導体溶液１７ａに対する半導体材料の濃度を２重量％以下とすることが好ましい。
また、半導体層１７の膜厚については特に限定しないが、半導体溶液１７ａの塗布量によって制御することができる。なお、半導体層１７の膜厚を制御する方法としては、予め半導体溶液１７ａ中にスペーサーを混合して上で絶縁膜１３上に塗布する方法も挙げられる。
まず、図２Ｃに示すように、上記フッ素化処理により表面の塗れ性・疎水性が制御された絶縁膜１３上に、半導体溶液１７ａを塗布する。
半導体溶液１７ａとしては半導体材料を有機溶媒に溶解させたものを用いる。なお、塗布法によって半導体層１７を成膜するため、用いる半導体材料は有機溶媒に溶解可能で塗布型のものであれば特に限定しないが、有機半導体や無機酸化物半導体を用いることができる。具体的には、低分子系の有機半導体材料にアルキル鎖などを付与して可溶化した半導体材料、高分子型の有機半導体材料、塗布型の酸化物半導体、金属酸化物材料、その他カーボンナノチューブやグラフェンなどを分散させた溶液を用いることができる。なお、半導体層１７の結晶方位の制御ならびに半導体材料の可溶性の観点から、低分子系の有機半導体材料或いは結晶性の高い半導体溶液を用いることが好ましい。
半導体溶液１７ａは、上記したような半導体材料を有機溶媒に溶解させることで得ることができる。なお、半導体溶液１７に対する半導体材料の濃度が高すぎると、半導体溶液１７ａを焼成し結晶化させる際に、疎水性領域１６でも結晶が析出するおそれがあるため、半導体溶液１７ａに対する半導体材料の濃度を２重量％以下とすることが好ましい。
また、半導体層１７の膜厚については特に限定しないが、半導体溶液１７ａの塗布量によって制御することができる。なお、半導体層１７の膜厚を制御する方法としては、予め半導体溶液１７ａ中にスペーサーを混合して上で絶縁膜１３上に塗布する方法も挙げられる。
次に、絶縁膜１３上に、半導体溶液１７ａを塗布した後に焼成工程を行う。具体的には、絶縁膜１３上に塗布した半導体溶液１７ａを、例えばホットプレート、オーブン等を用いて加熱、焼成し、有機溶媒を蒸発させることで、活性領域となる領域に、上述したような半導体材料からなる塗布型半導体層１７を形成することができ、図２Ｄに示すように、活性領域と非活性領域とにパターニングすることができる。なお、焼成する手段としては、上記ホットプレート、オーブンの他に、熱気流を用いた乾燥方法、真空加熱等を採用することができる。
焼成する温度が高すぎると、半導体溶液１７ａを焼成し結晶化させる際に、疎水性領域１６でも結晶が析出し、活性領域と非活性領域とのパターニング精度が劣化するおそれがあるため、焼成温度は、用いる半導体材料の沸点の１／２以下とすることが好ましい。
焼成する温度が高すぎると、半導体溶液１７ａを焼成し結晶化させる際に、疎水性領域１６でも結晶が析出し、活性領域と非活性領域とのパターニング精度が劣化するおそれがあるため、焼成温度は、用いる半導体材料の沸点の１／２以下とすることが好ましい。
以上説明した製造方法によって、本実施形態に係る薄膜トランジスタ素子１０を製造することができる。
なお、上記で説明した塗布型半導体層のパターニング方法は、ボトムゲート・ボトムコンタクト構造を有する薄膜トランジス素子における塗布型半導体層１７のパターニング方法であるが、上記のパターニング方法を、例えばトップゲート型構造の薄膜トランジス素子において適用する場合は、塗布型半導体層１７を形成する前に、別途ゲート絶縁膜１３とは異なる絶縁膜を基板１１上に形成することにより、薄膜トランジスタ素子を製造することが可能となる。
なお、上記で説明した塗布型半導体層のパターニング方法は、ボトムゲート・ボトムコンタクト構造を有する薄膜トランジス素子における塗布型半導体層１７のパターニング方法であるが、上記のパターニング方法を、例えばトップゲート型構造の薄膜トランジス素子において適用する場合は、塗布型半導体層１７を形成する前に、別途ゲート絶縁膜１３とは異なる絶縁膜を基板１１上に形成することにより、薄膜トランジスタ素子を製造することが可能となる。
以上説明した本実施形態に係る薄膜トランジスタの製造方法によれば、簡易で低コストである塗布方法を用い、結晶性及び微細領域のパターニング性に優れた半導体層をパターニングすることができる。その結果、移動度の高い微細な薄膜トランジスタ素子の製造が可能となり、トランジスタの素子特性を向上させることができる。
「第２実施形態」
次に、第２実施形態に係る薄膜トランジスタ素子２０の製造方法について図３Ａ〜図３Ｄを参照しながら説明する。図３Ａ〜図３Ｄは、本実施形態である薄膜トランジスタ素子２０、２０´の断面模式図であるが、この薄膜トランジスタ素子２０、２０´の特徴部分を見易くするために、一部の構成を省略して示している。なお、図３Ａ〜図３Ｄは第１実施形態と同様のボトムゲート・ボトムコンタクト型のトランジスタ素子であり、第１実施形態で示した部材と同一の部材については同一の符号を付して示している。
本実施形態に係る薄膜トランジスタ素子２０、２０´の製造方法は、上記第１実施形態における半導体溶液１７ａの塗布する工程までは同様であるため、それ以降の工程について詳細に説明することとする。
次に、第２実施形態に係る薄膜トランジスタ素子２０の製造方法について図３Ａ〜図３Ｄを参照しながら説明する。図３Ａ〜図３Ｄは、本実施形態である薄膜トランジスタ素子２０、２０´の断面模式図であるが、この薄膜トランジスタ素子２０、２０´の特徴部分を見易くするために、一部の構成を省略して示している。なお、図３Ａ〜図３Ｄは第１実施形態と同様のボトムゲート・ボトムコンタクト型のトランジスタ素子であり、第１実施形態で示した部材と同一の部材については同一の符号を付して示している。
本実施形態に係る薄膜トランジスタ素子２０、２０´の製造方法は、上記第１実施形態における半導体溶液１７ａの塗布する工程までは同様であるため、それ以降の工程について詳細に説明することとする。
まず、図３Ａに示すように、第１実施形態と同様の半導体溶液１７ａを塗布した後であって、第１実施形態における焼成工程の前に、フッ素化処理によって形成した疎水性領域１６が有する疎水性以上の疎水性を備えたパターニング用基板１８を、前工程で塗布した半導体溶液１７ａ上に配置する。なお、このとき、塗布した半導体溶液１７ａを基板１１上からこぼさない程度に配置したパターニング基板１８を基板１１方向に押し当てながら配置することが好ましい。そうすることで、半導体溶液１７ａの自発的な凝集をより促すことができる。
その後、第１実施形態と同様の焼成工程を行い有機溶媒を蒸発させることで、図３Ｂに示すように、活性領域となる領域に塗布型半導体層２７を形成することができ、活性領域と非活性領域とにパターニングすることができる。また、本実施形態のように、半導体溶液１７ａ上に大きな疎水性を有するパターニング用基板１８を配置することにより、より効率的に半導体溶液１７ａを自発的に凝集させることができるとともに、半導体溶液１７ａを基板１１の表面全体に均一な厚みに引き延ばし薄膜化させることができる。
その後、第１実施形態と同様の焼成工程を行い有機溶媒を蒸発させることで、図３Ｂに示すように、活性領域となる領域に塗布型半導体層２７を形成することができ、活性領域と非活性領域とにパターニングすることができる。また、本実施形態のように、半導体溶液１７ａ上に大きな疎水性を有するパターニング用基板１８を配置することにより、より効率的に半導体溶液１７ａを自発的に凝集させることができるとともに、半導体溶液１７ａを基板１１の表面全体に均一な厚みに引き延ばし薄膜化させることができる。
パターニング用基板１８としては、疎水性領域が有する疎水性以上の疎水性を備えた材料であれば特に限定することなく用いることができるが、半導体溶液１７ａを半導体層の形成領域へより効率的に自発的に凝集させる観点から、平坦性の高いプラスチック基板、ガラス基板、シリコン基板を用いることが好ましい。
パターニング用基板１８の表面は、フッ素樹脂によりコーティングされていることが好ましい。半導体溶液１７ａの自発的な凝集を促すには、半導体溶液１７ａ上に配置するパターニング基板１８の表面の疎水性を大きくすることが効果的である。そのため、パターニング基板１１の半導体溶液１７ａ側の表面をフッ素樹脂によってコーティングすることが好ましい。コーティング材料としてはフッ素ポリマー樹脂（例えばCytop、テフロン（登録商標）など）やポリスチレンなどの撥水性の高い高分子材料を用いたフィルム或いはこれらをコーティングした基板、または、疎水基を有する自己組織化単分子が好ましい。
また、パターニング基板１８の疎水性を大きくして半導体溶液１７ａの自発的な凝集を促すという観点から、パターニング用基板１８の水接触角が１０５°以上であることが好ましい。
また、パターニング基板１８の疎水性を大きくして半導体溶液１７ａの自発的な凝集を促すという観点から、パターニング用基板１８の水接触角が１０５°以上であることが好ましい。
また、図３Ｃ、Ｄに示すように、上記パターニング基板１８を半導体溶液１７ａ上に配置した後、半導体溶液１７ａを塗布した基板１１を、例えば、焼成手段であり加熱されたホットプレート上に設置するとともに、パターニング基板１８を水平方向（図中の矢印方向）に一定の速度でスライドさせることが好ましい。
このように、パターニング基板１８を水平方向にスライドさせながら焼成工程を行うことにより、パターニング基板１８のスライド移動によって半導体溶液１７ａの表面が徐々に露出するため、露出された半導体溶液１７ａ表面から順に焼成されて結晶化するとともに、結晶化した半導体溶液１７ａを半導体層２７´の形成領域へ凝集させて塗布型半導体層２７´を形成することができる。
このように、パターニング基板１８を水平方向にスライドさせながら焼成工程を行うことにより、パターニング基板１８のスライド移動によって半導体溶液１７ａの表面が徐々に露出するため、露出された半導体溶液１７ａ表面から順に焼成されて結晶化するとともに、結晶化した半導体溶液１７ａを半導体層２７´の形成領域へ凝集させて塗布型半導体層２７´を形成することができる。
また、パターニング基板１８をスライドさせる速度を１００ｍｍ／秒以下とすることが好ましい。パターニング基板１８をスライドさせる速度（移動速度）を遅くすることにより、半導体溶液１７ａの表面をゆっくりと徐々に露出させることができるため、焼成による結晶化をはかりながら半導体層２７´の形成領域へ凝集させることができる。そのため、パターニング基板１８の移動速度を１００ｍｍ／秒以下とすることが好ましい。
以上説明した本実施形態に係る薄膜トランジスタ２０、２０´の製造方法によれば、半導体溶液１７ａを塗布した後に、半導体溶液１７ａ上に、大きな疎水性を備えたパターニング用基板１８を配置し、より自発的に半導体溶液１７ａを半導体層２７、２７´の形成領域へ凝集させることができる。また、当該パターニング用基板１８をスライドさせながら焼結工程を行うことにより、露出された半導体溶液１７ａの表面から徐々に結晶化させつつ、半導体層２７´の形成領域へ凝集させることができ、結晶性及び微細領域のパターニング性に優れた半導体層２７´をパターニングすることができる。その結果、移動度の高い微細な薄膜トランジスタ素子２０、２０´の製造が可能となり、トランジスタの素子特性を向上させることができる。
「第３実施形態」
次に、第３実施形態に係る薄膜トランジスタ素子の製造方法について図４Ａ〜図４Ｃを参照しながら説明する。図４Ａ〜図４Ｃは、本実施形態である薄膜トランジスタ素子３０の断面模式図であるが、この薄膜トランジスタ素子３０の特徴部分を見易くするために、一部の構成を省略して示している。なお、図４Ａ〜図４Ｃは第１実施形態と同様のボトムゲート・ボトムコンタクト型のトランジスタ素子であり、第１実施形態で示した部材と同一の部材については同一の符号を付して示している。
本実施形態に係る薄膜トランジスタ素子３０の製造方法は、上記第１実施形態における半導体溶液の塗布する工程までは同様であるため、それ以降の工程について詳細に説明することとする。
次に、第３実施形態に係る薄膜トランジスタ素子の製造方法について図４Ａ〜図４Ｃを参照しながら説明する。図４Ａ〜図４Ｃは、本実施形態である薄膜トランジスタ素子３０の断面模式図であるが、この薄膜トランジスタ素子３０の特徴部分を見易くするために、一部の構成を省略して示している。なお、図４Ａ〜図４Ｃは第１実施形態と同様のボトムゲート・ボトムコンタクト型のトランジスタ素子であり、第１実施形態で示した部材と同一の部材については同一の符号を付して示している。
本実施形態に係る薄膜トランジスタ素子３０の製造方法は、上記第１実施形態における半導体溶液の塗布する工程までは同様であるため、それ以降の工程について詳細に説明することとする。
まず、図４Ａに示すように、第１実施形態と同様に、絶縁膜１３上に疎水性領域１６を形成した後、図４Ｂに示すように、半導体溶液１７ａを塗布する。
次に、図４Ｃに示すように、半導体溶液１７ａを加熱・焼成する前に、基板１１を水平方向に対して傾斜させることにより、半導体溶液１７ａを半導体層３７の形成領域（疎水性領域１６以外の領域）に凝集させるとともに半導体溶液１７ａに傾斜を持たせる。
次に、基板１１を傾斜された状態で基板１１を加熱、焼成する。これにより、空気に触れた半導体溶液１７ａの表面から有機溶剤が蒸発し始め、半導体溶液１７ａの傾斜方向に沿った方位に結晶が析出する。
つまり、図４Ｃに示すように、基板１１を接地面Ｇに対し、傾斜角度がθとなるよう傾斜させ、半導体溶液１７ａを半導体層３７の形成領域に凝集させるとともに半導体溶液１７ａに角度θの傾斜を持たせる。そしてこの状態で、凝集させた半導体溶液１７ａを焼成することにより、傾斜角度θを備えた結晶化した半導体層３７を得ることができる。
次に、図４Ｃに示すように、半導体溶液１７ａを加熱・焼成する前に、基板１１を水平方向に対して傾斜させることにより、半導体溶液１７ａを半導体層３７の形成領域（疎水性領域１６以外の領域）に凝集させるとともに半導体溶液１７ａに傾斜を持たせる。
次に、基板１１を傾斜された状態で基板１１を加熱、焼成する。これにより、空気に触れた半導体溶液１７ａの表面から有機溶剤が蒸発し始め、半導体溶液１７ａの傾斜方向に沿った方位に結晶が析出する。
つまり、図４Ｃに示すように、基板１１を接地面Ｇに対し、傾斜角度がθとなるよう傾斜させ、半導体溶液１７ａを半導体層３７の形成領域に凝集させるとともに半導体溶液１７ａに角度θの傾斜を持たせる。そしてこの状態で、凝集させた半導体溶液１７ａを焼成することにより、傾斜角度θを備えた結晶化した半導体層３７を得ることができる。
傾斜角度θは半導体溶液１７ａが基板１１から零れ落ちない程度に調整するのがよい。また、半導体溶液１７ａの傾斜角度θを調整することで結晶化後の半導体層３７の結晶方位を制御できるため、基板１１を傾斜させる際には、所望の結晶方位となるよう傾斜角度θを調整することが望ましい。
また、基板１１を傾斜させる工程と焼成工程を同時に行うこともできる。傾斜させる工程と焼成工程を同時に行うことにより、半導体溶液１７ａが基板１１の傾斜方向に沿って流動していくと同時に、この流動方向と同一方向に半導体溶液１７ａの結晶化が進むこととなる。なお、基板１１を傾斜させる工程と焼成工程を同時に行う際は、半導体溶液１７ａが非形成領域１６で焼成されないよう、焼成温度を、用いる半導体材料の沸点の１／２以下とすることが好ましい。
また、基板１１を傾斜させる工程と焼成工程を同時に行うこともできる。傾斜させる工程と焼成工程を同時に行うことにより、半導体溶液１７ａが基板１１の傾斜方向に沿って流動していくと同時に、この流動方向と同一方向に半導体溶液１７ａの結晶化が進むこととなる。なお、基板１１を傾斜させる工程と焼成工程を同時に行う際は、半導体溶液１７ａが非形成領域１６で焼成されないよう、焼成温度を、用いる半導体材料の沸点の１／２以下とすることが好ましい。
以上説明した本実施形態に係る薄膜トランジスタの製造方法によれば、半導体溶液１７ａを塗布した後に、基板１１を傾斜させ半導体溶液１７ａを半導体層３７の形成領域に凝集させた上で焼成するため、半導体溶液１７ａに傾斜を持たせるとともに、焼成により結晶化させた半導体層３７の結晶方位を基板１１の傾斜角度θによって制御することができる。
「第４実施形態」
次に、第４実施形態に係る薄膜トランジスタ素子４０の製造方法について説明する。なお、本実施形態についても、第１実施形態と同様のボトムゲート・ボトムコンタクト型の薄膜トランジスタ素子について説明することとし、第１実施形態で示した部材と同一の部材については同一の符号を付して説明する。
ここで、半導体層の結晶方位を制御する方法として上記第３実施形態では基板１１を傾斜させる手法について説明したが、本実施形態では、半導体溶液１７ａを塗布した後に、基板１１の側面方向から気体を吹き付ける方法を採用する。
次に、第４実施形態に係る薄膜トランジスタ素子４０の製造方法について説明する。なお、本実施形態についても、第１実施形態と同様のボトムゲート・ボトムコンタクト型の薄膜トランジスタ素子について説明することとし、第１実施形態で示した部材と同一の部材については同一の符号を付して説明する。
ここで、半導体層の結晶方位を制御する方法として上記第３実施形態では基板１１を傾斜させる手法について説明したが、本実施形態では、半導体溶液１７ａを塗布した後に、基板１１の側面方向から気体を吹き付ける方法を採用する。
まず、第１実施形態と同様の半導体溶液１７ａを塗布した後、半導体溶液１７ａを焼成する前に基板１１の側面方向から気体を吹き付けて、半導体溶液１７ａを半導体層４７の形成領域（疎水性領域１６以外の領域）に凝集させ、凝集させた半導体溶液１７ａに傾斜を持たせる。
つまり、半導体溶液１７ａを塗布した後に基板１１の側面方向から気体を吹き付けることにより、基板１１上の半導体溶液を半導体層の形成領域に凝集させるとともに、気体の風圧によって半導体溶液に傾斜した分布を持たせる。この状態で基板１１を加熱、焼成すると、半導体溶液１７ａの傾斜方向に沿った方位に結晶が析出し、基板１１に対して傾斜した半導体層３７を得ることができる。
なお、吹き付ける気体は特に限定せず、空気や不活性ガス等を例示できる。また、吹き付ける際の流量等の条件は半導体溶液１７ａが基板１１から零れ落ちない程度に適宜調整してよい。
つまり、半導体溶液１７ａを塗布した後に基板１１の側面方向から気体を吹き付けることにより、基板１１上の半導体溶液を半導体層の形成領域に凝集させるとともに、気体の風圧によって半導体溶液に傾斜した分布を持たせる。この状態で基板１１を加熱、焼成すると、半導体溶液１７ａの傾斜方向に沿った方位に結晶が析出し、基板１１に対して傾斜した半導体層３７を得ることができる。
なお、吹き付ける気体は特に限定せず、空気や不活性ガス等を例示できる。また、吹き付ける際の流量等の条件は半導体溶液１７ａが基板１１から零れ落ちない程度に適宜調整してよい。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
（実施例）
まず、プラスチック基板上にモリブデンからなるゲート電極５２をスパッタ法により成膜した。ゲート電極５２の膜厚は５０ｎｍとした。
次に、シクロオレフィンポリマー（ＣＯＰ；日本ゼオン社製）からなる絶縁膜をスピンコート法により２００ｎｍの厚みとなるよう成膜した。当該絶縁膜の表面の水接触角を測定したところ７０°であった。
次に、絶縁膜上に、金からなるソース電極５４と、金からなるドレイン電極５５を蒸着・フォトリソグラフィーを用いて形成した。
まず、プラスチック基板上にモリブデンからなるゲート電極５２をスパッタ法により成膜した。ゲート電極５２の膜厚は５０ｎｍとした。
次に、シクロオレフィンポリマー（ＣＯＰ；日本ゼオン社製）からなる絶縁膜をスピンコート法により２００ｎｍの厚みとなるよう成膜した。当該絶縁膜の表面の水接触角を測定したところ７０°であった。
次に、絶縁膜上に、金からなるソース電極５４と、金からなるドレイン電極５５を蒸着・フォトリソグラフィーを用いて形成した。
次に、ソース電極５４及びドレイン電極５５を作製した基板上に、薄膜トランジスタのチャネル領域（活性領域）となる塗布型半導体層の形成領域のみをカバーする形でポジレジスト膜をパターン形成した。
次に、フッ素化処理として含フッ素ガスを用いたプラズマ処理を施し、ポジレジスト膜により覆われていない露出された絶縁膜の表面をフッ素化し疎水性領域を形成した。本実施例ではＣＦ４ガスを用い、出力を２５Ｗ〜１００Ｗの低出力範囲、処理時間を１０秒〜３０秒の範囲でプラズマ処理した。得られた疎水性領域の表面の水接触角を測定したところ９８°〜１００°であった。また、フッ素化処理によって形成された疎水性領域のエッチング溝の深さを測定したところ２ｎｍ以下であった。
その後、ポジレジスト膜を有機溶剤を用いて剥離した。
次に、フッ素化処理として含フッ素ガスを用いたプラズマ処理を施し、ポジレジスト膜により覆われていない露出された絶縁膜の表面をフッ素化し疎水性領域を形成した。本実施例ではＣＦ４ガスを用い、出力を２５Ｗ〜１００Ｗの低出力範囲、処理時間を１０秒〜３０秒の範囲でプラズマ処理した。得られた疎水性領域の表面の水接触角を測定したところ９８°〜１００°であった。また、フッ素化処理によって形成された疎水性領域のエッチング溝の深さを測定したところ２ｎｍ以下であった。
その後、ポジレジスト膜を有機溶剤を用いて剥離した。
次に、以下に説明するパターニング方法によって塗布型半導体層５７を形成した。
まず、上記フッ素化処理により表面の塗れ性・疎水性が制御された絶縁膜上に、半導体溶液を塗布する。半導体溶液としては、（低分子有機半導体層）を、濃度が２重量％となるよう有機溶媒に溶解させたものを用いた。半導体溶液の塗布量は２０〜３０μｌとした。
次に、絶縁膜上に塗布した半導体溶液上に、フッ素ポリマー（Ｃｙｔоｐ）を表面コーティングした超疎水性（水接触角１１０°）のプラスチック基板（パターニング用基板）を基板方向に押し当てるように配置し、半導体溶液を基板表面全体に行き渡るよう引き延ばした。さらに、この状態で、基板を加熱されたホットプレート上に設置するとともに、半導体溶液上に配置したパターニング用基板を１０ｍｍ／秒の等速度でスライドさせた。これにより、半導体溶液の表面が徐々に露出し、露出された表面から順に焼成されて結晶化するとともに、結晶化した半導体溶液を半導体層の形成領域へ凝集させ、塗布型半導体層５７を形成することができた。
まず、上記フッ素化処理により表面の塗れ性・疎水性が制御された絶縁膜上に、半導体溶液を塗布する。半導体溶液としては、（低分子有機半導体層）を、濃度が２重量％となるよう有機溶媒に溶解させたものを用いた。半導体溶液の塗布量は２０〜３０μｌとした。
次に、絶縁膜上に塗布した半導体溶液上に、フッ素ポリマー（Ｃｙｔоｐ）を表面コーティングした超疎水性（水接触角１１０°）のプラスチック基板（パターニング用基板）を基板方向に押し当てるように配置し、半導体溶液を基板表面全体に行き渡るよう引き延ばした。さらに、この状態で、基板を加熱されたホットプレート上に設置するとともに、半導体溶液上に配置したパターニング用基板を１０ｍｍ／秒の等速度でスライドさせた。これにより、半導体溶液の表面が徐々に露出し、露出された表面から順に焼成されて結晶化するとともに、結晶化した半導体溶液を半導体層の形成領域へ凝集させ、塗布型半導体層５７を形成することができた。
以上説明したパターニング方法を用いて作製した塗布型半導体層５７を備えた薄膜トランジスタ素子の光学顕微鏡写真を図５に示す。図５に示す通り、所定の微細な領域に半導体層をパターニングおよび結晶化させることができた。
また、本実施例に係る薄膜トランジスタ素子の電気特性（ドレイン電流（Ｉｄ）―ゲート電圧（Ｖｇ）特性）のグラフを図６に示す。なお、図６中の「１．Ｅ−ｘ」は、１．０×１０−ｘを意味する。また、図６中の横軸はゲート電圧Ｖｇ（Ｖ）、縦軸はドレイン電流Ｉｄ（Ａ）である。
本実施例では、半導体層を微細にパターニングできるため、１．０ｐＡ（１．０×１０−１２Ａ）以下の低いオフ電流と高いオン・オフ比を実現することができた。
また、本実施例に係る薄膜トランジスタ素子の電気特性（ドレイン電流（Ｉｄ）―ゲート電圧（Ｖｇ）特性）のグラフを図６に示す。なお、図６中の「１．Ｅ−ｘ」は、１．０×１０−ｘを意味する。また、図６中の横軸はゲート電圧Ｖｇ（Ｖ）、縦軸はドレイン電流Ｉｄ（Ａ）である。
本実施例では、半導体層を微細にパターニングできるため、１．０ｐＡ（１．０×１０−１２Ａ）以下の低いオフ電流と高いオン・オフ比を実現することができた。
１０，２０，２０´，３０，４０・・・薄膜トランジスタ素子
１１・・・基板
１２，５２・・・ゲート電極
１３・・・絶縁膜
１４，５４・・ソース電極
１５，５５・・・ドレイン電極
１６・・・疎水性領域
１７，２７，２７´，３７，４７，５７・・・塗布型半導体層（半導体層）
１７ａ・・・半導体溶液
１８・・・パターニング用基板
θ・・・傾斜角度
Ｇ・・・接地面
１１・・・基板
１２，５２・・・ゲート電極
１３・・・絶縁膜
１４，５４・・ソース電極
１５，５５・・・ドレイン電極
１６・・・疎水性領域
１７，２７，２７´，３７，４７，５７・・・塗布型半導体層（半導体層）
１７ａ・・・半導体溶液
１８・・・パターニング用基板
θ・・・傾斜角度
Ｇ・・・接地面
Claims (13)
- 基板上に作製される薄膜トランジスタの製造方法であって、
絶縁膜上に活性領域となる塗布型半導体層を形成する際において、
水接触角が６０°〜８０°である前記絶縁膜にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域を形成する工程と、
前記絶縁膜上に、半導体材料を有機溶媒に溶解させた半導体溶液を塗布し、その後焼成することで、自己組織的に活性領域と非活性領域とをパターニングする工程と、
をこの順に備え、
前記絶縁膜が、シクロオレフィンポリマーまたはシクロオレフィン誘導体であり、前記絶縁膜及び前記疎水性領域それぞれの水接触角の差を２０°〜３０°の範囲内とすることを特徴とする薄膜トランジスタ素子の製造方法。 - 前記半導体材料が、有機半導体または無機酸化物半導体であることを特徴とする請求項１に記載の薄膜トランジスタ素子の製造方法。
- 前記半導体溶液に対する前記半導体材料の濃度が、２重量％以下であることを特徴とする請求項１または２に記載の薄膜トランジスタ素子の製造方法。
- 前記フッ素化処理が、含フッ素ガスを用いたプラズマ処理であることを特徴とする請求項１〜３の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記フッ素化処理によるエッチング深さを２ｎｍ以下に制限することを特徴とする請求項１〜４の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記焼成の温度が、前記半導体材料の沸点の１／２以下であることを特徴とする請求項１〜５の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記疎水性領域が有する疎水性以上の疎水性を備えたパターニング用基板を、前記半導体溶液上に配置することにより、前記半導体溶液を前記基板の表面全体に均一な厚みに引き延ばし薄膜化させることを特徴とする請求項１〜６の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記パターニング用基板の表面がフッ素樹脂によりコーティングされ、かつ前記パターニング用基板の水接触角が１０５°以上であることを特徴とする請求項７に記載の薄膜トランジスタ素子の製造方法。
- 前記パターニング基板を前記半導体溶液上に配置した後、前記半導体溶液を塗布した前記基板を前記焼成を行う装置に設置するとともに、前記パターニング基板を水平方向にスライドさせることを特徴とする請求項７または８に記載の薄膜トランジスタ素子の製造方法。
- 前記パターニング基板をスライドさせる速度を１００ｍｍ／秒以下とすることを特徴とする請求項７〜９の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記基板を水平方向に対して傾斜させて前記半導体溶液を前記疎水性領域以外の領域に凝集させ、凝集させた前記半導体溶液に傾斜を持たせることを特徴とする請求項１〜６の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 前記絶縁膜上に塗布した前記半導体溶液を焼成する前に、前記基板の側面から気体を吹き付けて前記半導体溶液を前記疎水性領域以外の領域に凝集させ、凝集させた前記半導体溶液に傾斜を持たせることを特徴とする請求項１〜６の何れか一項に記載の薄膜トランジスタ素子の製造方法。
- 絶縁膜上に塗布型半導体層をパターニングする方法であって、
水接触角が６０°〜８０°である前記絶縁膜にフッ素化処理を施すことにより水接触角が８０°〜１１０°である疎水性領域を形成する工程と、
前記絶縁膜上に、半導体材料を有機溶媒に溶解させた半導体溶液を塗布し、その後焼成することで、自己組織的に前記塗布型半導体層をパターニングする工程と、
をこの順に備え、
前記絶縁膜が、シクロオレフィンポリマーまたはシクロオレフィン誘導体であり、前記絶縁膜と前記疎水性領域との水接触角の差を２０°〜３０°の範囲内とすることを特徴とする塗布型半導体層のパターニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047330A JP6202714B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047330A JP6202714B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014175502A JP2014175502A (ja) | 2014-09-22 |
| JP6202714B2 true JP6202714B2 (ja) | 2017-09-27 |
Family
ID=51696436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013047330A Expired - Fee Related JP6202714B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6202714B2 (ja) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003058077A (ja) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法 |
| JP2006303199A (ja) * | 2005-04-21 | 2006-11-02 | Ricoh Co Ltd | パターン形成方法及び有機薄膜トランジスタ |
| KR20070052067A (ko) * | 2005-11-16 | 2007-05-21 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2007238724A (ja) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法 |
| JP2008028292A (ja) * | 2006-07-25 | 2008-02-07 | Seiko Epson Corp | 配線形成用基板、配線の形成方法、及びプラズマディスプレイの製造方法 |
| JP2008170515A (ja) * | 2007-01-09 | 2008-07-24 | Konica Minolta Holdings Inc | 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法 |
| JP2008198822A (ja) * | 2007-02-14 | 2008-08-28 | Seiko Epson Corp | パターン形成方法、電子装置の製造方法、および電子装置の製造装置 |
| US8017422B2 (en) * | 2007-06-19 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, method for manufacturing light emitting device, and light emitting device |
| JP5360737B2 (ja) * | 2008-02-29 | 2013-12-04 | 大日本印刷株式会社 | 有機トランジスタの製造方法および有機トランジスタ |
| JP5449736B2 (ja) * | 2008-10-09 | 2014-03-19 | 株式会社日立製作所 | ボトムゲート型有機薄膜トランジスタ及びその製造方法 |
| JP2011222974A (ja) * | 2010-03-23 | 2011-11-04 | Nippon Steel Chem Co Ltd | 有機半導体材料及び有機半導体素子 |
| JP2012174801A (ja) * | 2011-02-18 | 2012-09-10 | Nippon Hoso Kyokai <Nhk> | 半導体素子 |
| JP5866783B2 (ja) * | 2011-03-25 | 2016-02-17 | セイコーエプソン株式会社 | 回路基板の製造方法 |
| JP5853390B2 (ja) * | 2011-03-28 | 2016-02-09 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
| JP5750562B2 (ja) * | 2011-03-29 | 2015-07-22 | 国立研究開発法人産業技術総合研究所 | 三層積層型エラストマースランプ及びそれを用いた有機薄膜形成方法 |
| JP2012209485A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 有機素子の製造方法、有機分子結晶層の接合方法、細線状導電体の製造方法、有機素子および細線状導電体 |
-
2013
- 2013-03-08 JP JP2013047330A patent/JP6202714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014175502A (ja) | 2014-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4996846B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4961819B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4865999B2 (ja) | 電界効果トランジスタの作製方法 | |
| Li et al. | Large plate-like organic crystals from direct spin-coating for solution-processed field-effect transistor arrays with high uniformity | |
| US8940562B1 (en) | Fully-printed carbon nanotube thin film transistor backplanes for active matrix organic light emitting devices and liquid crystal displays | |
| WO2016202050A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2018082327A1 (en) | Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus | |
| JP5398910B2 (ja) | 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ | |
| US20160072086A1 (en) | Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array | |
| JP2007027525A (ja) | 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法 | |
| WO2013065276A1 (en) | Organic single crystal film, organic single crystal film array, and semiconductor device including an organic single crystal film | |
| JP2007095777A (ja) | 有機半導体薄膜の製造方法及び有機半導体薄膜並びに電界効果トランジスタ | |
| TWI297553B (ja) | ||
| Giri et al. | Selective solution shearing deposition of high performance TIPS-pentacene polymorphs through chemical patterning | |
| US20150123105A1 (en) | Off-center spin-coating and spin-coated apparatuses | |
| US20160013411A1 (en) | Method of manufacturing multi-layered thin films, multi-layered thin films formed by the same, method of manufacturing organic thin film transistor including the same, and organic thin film transistor manufactured by the same | |
| JP6202714B2 (ja) | 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法 | |
| JP2007158140A (ja) | 有機トランジスタ | |
| JP6393937B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ | |
| TW201834292A (zh) | 膜的製造方法 | |
| JP2018037486A (ja) | 薄膜トランジスタの製造方法 | |
| JP6061743B2 (ja) | 有機半導体膜の形成方法 | |
| WO2022222309A1 (zh) | 有机发光显示装置的制备方法以及有机发光显示装置 | |
| CN112210249B (zh) | 有机半导体单晶膜的制备方法 | |
| WO2009096525A1 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6202714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |