JP5303096B2 - プロセッサ - Google Patents

プロセッサ Download PDF

Info

Publication number
JP5303096B2
JP5303096B2 JP2005205951A JP2005205951A JP5303096B2 JP 5303096 B2 JP5303096 B2 JP 5303096B2 JP 2005205951 A JP2005205951 A JP 2005205951A JP 2005205951 A JP2005205951 A JP 2005205951A JP 5303096 B2 JP5303096 B2 JP 5303096B2
Authority
JP
Japan
Prior art keywords
wireless
film
memory
processor
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005205951A
Other languages
English (en)
Other versions
JP2006054446A (ja
JP2006054446A5 (ja
Inventor
舜平 山崎
清 加藤
潤 小山
豊 塩野入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005205951A priority Critical patent/JP5303096B2/ja
Publication of JP2006054446A publication Critical patent/JP2006054446A/ja
Publication of JP2006054446A5 publication Critical patent/JP2006054446A5/ja
Application granted granted Critical
Publication of JP5303096B2 publication Critical patent/JP5303096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Transceivers (AREA)

Description

本発明は、プラスチック材料を基板として、その上に薄膜トランジスタで集積回路を形成した無線プロセッサ又は無線メモリに関する。また本発明は、当該無線プロセッサ又は無線メモリを設けた半導体装置に関する。
厚さ数十ナノメートルの結晶性半導体膜を用いた薄膜トランジスタ(TFT)を利用して、画素部と駆動回路を同じガラス基板上に一体形成した液晶表示パネルが開発されている。また、結晶性に優れた高性能な多結晶シリコンを用いてコンピュータの中枢機能である中央処理装置(CPU:Central Processing unit)を作製する技術が報告されている(例えば、非特許文献1及び2参照)。画素部と駆動回路を同じガラス基板上に一体形成する場合、同一基板上にメモリも形成される。このような技術的進歩により、ガラス基板上に表示機能とCPUにより実現されるコンピュータの機能とを一体化するシステムパネルの実現性が高まっている。
一般的にメモリは、シリコンウェハを用いて作製されている。しかし、上記のようなシステムパネルは、薄型化、軽量化を目指しており、プラスチック若しくはプラスチックフィルムを基板として用いてメモリを形成することが期待される。なぜなら、プラスチック材料はシリコンウェハ、さらにはガラスと比べ、比重が低く軽量であり、耐衝撃性も高いという特徴を持っているからである。
しかしながら、一般的にプラスチック材料は、耐熱性が悪いので、プロセスの最高温度を低くしなければならず、メモリを構成する結晶性半導体膜を形成することができなかった。
Imaya, A., "CG Silicon technology and its application", AM−LCD 2003 Digest, p.1, 2003. Lee, B. Y., et al., "A CPU on a glass substrate using CG−Silicon TFTs", ISSCC Digest, p.164, 2003.
このような背景に鑑み、本発明はプラスチック若しくはプラスチックフィルム基板のように熱的に脆弱な基板に、多結晶半導体を用いて集積回路を形成したプロセッサ又はメモリであって、さらに無線で電力又は信号の送受信を行う無線プロセッサ又は無線メモリ、及び当該無線プロセッサ又は無線メモリを実装した半導体装置を提供することを課題とする。
上記課題を鑑み本発明は、熱的に脆弱なプラスチック基板等へ、集積回路を固定したプロセッサ又はメモリであって、無線、例えばアンテナ又は受光素子若しくは発光素子により信号又は電力の送受信を行うことを特徴とする。
島状に分離された複数の半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナとを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、無線プロセッサを対象物に固定するための接着手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、無線プロセッサを対象物に固定するための接着手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
アンテナを有することを特徴とする。
アンテナを介して電磁波により電源の供給を受けることができることを特徴とする。
集積回路は、SRAM、DRAM、又は不揮発性メモリを有することを特徴とする。
島状に分離された半導体膜は膜厚10nm乃至200nmであることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナとを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とがアンテナを介してデータ送受信を行うものであることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線プロセッサと、半導体装置とが受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする。
無線プロセッサはアンテナを有し、アンテナを介して無線プロセッサと半導体装置とがデータ送受信を行うものであることを特徴とする。
半導体装置は無線プロセッサインターフェースを有し、無線プロセッサインターフェースを用いて無線プロセッサと半導体装置とがデータ送受信を行うものであることを特徴とする。
無線プロセッサは、一つの半導体装置に対して複数設けられていることを特徴とする。
PCIインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェイスと、演算手段と、記憶手段とを有することを特徴とする。
PCIインターフェース、制御回路、及び電波インターフェースとを有する無線プロセッサ用のインターフェースと、演算手段と、記憶手段と、ハードディスクを有することを特徴とする。
記憶手段は、SRAM、DRAM、又は不揮発性メモリを有することを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、アンテナと、固定手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域と、受光素子若しくは発光素子と、固定手段とを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されていることを特徴とする。
アンテナを介して電磁波により電源の供給を受けることができることを特徴とする。
集積回路は、SRAM、DRAM、又は不揮発性メモリを有することを特徴とする。
集積回路は、ガラス基板上に形成された後、可撓性基板上に固定されたことを特徴とする。
PCIインターフェース、制御回路、及び電波インターフェースとを有する無線メモリ用のドライバと、演算手段と、記憶手段とを有することを特徴とする。
記憶手段は、SRAM、DRAM、又は不揮発性メモリを有することを特徴とする。
無線メモリとデータ転送を行うためのドライバを有することを特徴とする。
無線メモリを複数有することを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及びアンテナを有し、トランジスタは、可撓性基板上に固定されており、素子形成領域を有する集積回路が形成されている無線メモリと、半導体装置とが、アンテナを介してデータ送受信を行うものであることを特徴とする。
島状に分離された半導体膜のうち少なくとも1つの半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域、及び受光素子若しくは発光素子を有し、トランジスタは、可撓性基板上に固定されおり、素子形成領域を有する集積回路が形成されている無線メモリと、半導体装置とが、受光素子若しくは発光素子を用いてデータ送受信を行うものであることを特徴とする。
無線メモリはアンテナを有し、アンテナを介してデータ送受信を行うものであることを特徴とする。
半導体装置は、無線メモリドライバを有し、無線メモリドライバを用いてデータ送受信を行うものであることを特徴とする。
無線メモリは、一つの半導体装置に対して複数設けられていることを特徴とする。
無線メモリを複数有し、複数の無線メモリにはそれぞれ固有番号が記録されていることを特徴とする。
本発明は、無線でプロセッサを接続できる、つまり、プロセッサ及び半導体装置間において、無線で情報や電力を送受信することができることであり、プロセッサの増設を容易に行うことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。
本発明は、無線でメモリを接続できる、つまり、メモリ及び半導体装置間において、無線で情報や電力を送受信することができる。そして、メモリの増設を容易に行うことができる。このように、無線で電力又は信号を送受信することにより、メモリ、及びその半導体装置の高付加価値化を達成することができる。
また本発明は、プラスチック基板上に演算手段等のな集積回路(集積回路)を形成することにより、耐衝撃性や柔軟性に優れた無線プロセッサ又は無線メモリを得ることができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の無線プロセッサの構成について説明する。
図1には、無線プロセッサの代表的な回路構成を示す。図1において、無線プロセッサ5000は、RF回路5001、電源回路5002、クロック生成回路5003、データ復調回路5004、負荷変調回路5005、CPUインターフェース5006、演算処理手段(所謂CPUとしての機能を奏するため、以下CPUと表記する)5007、メモリ5008を有する。
無線プロセッサ5000は、RF回路の構成要素であるアンテナを介して電磁波により電源の供給を受けることができ、またデータ送受信を行うこともできる。電源はアンテナを介して供給する方式に変えて、電池(バッテリー)を内蔵する構成としてもよし、それらを組み合わせて用いてもよい。またデータ送受信手段として、受光素子又は発光素子を実装し、これらを用いた赤外線通信を行ってもよい。
RF回路5001に電磁波が供給されると、電源回路5002で電源の生成、クロック生成回路5003でクロック信号の生成、データ復調回路5004でデータの復調を、それぞれ行う。また、負荷変調回路5005によって送信するデータに合わせた負荷変調を行う。CPUインターフェース5006は、外部システムとCPU間のデータ通信を制御するユニットである。
メモリ5008は、CPU5007のワーク領域として揮発性のSRAMやDRAMを備えてもよいし、電源を供給されない期間もデータを保持することができる不揮発性メモリを備えてもよい。不揮発性メモリとしては、フラッシュメモリやEEPROMが代表的であり、記憶素子として、浮遊ゲートや量子ドット構造のトランジスタや強誘電体記憶素子などを使用することができる。なお、外部のメモリを使用する構成とすれば、無線プロセッサ内部にはメモリを設けないことも可能である。
なお、無線プロセッサは、プラスチック基板又はプラスチックフィルム基板(これらを合わせて可撓性基板とも表記する)上に形成することができる。詳細には、RF回路5001、電源回路5002、クロック生成回路5003、データ復調回路5004、負荷変調回路5005、CPUインターフェース5006、CPU5007、メモリ5008(これらが集積回路に相当する)は、絶縁表面を有する可撓性基板110上に形成された、厚さが10nm乃至200nmであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されたトランジスタを有する素子形成領域を用いて形成することができる。具体的なトランジスタとしては、薄膜トランジスタ(TFT)を用いることができる。またRF回路を構成するアンテナは、プラスチック基板等の可撓性基板上に固定されてもよいし、基板とは別に形成され接続される形態であってもよい。詳細な作製方法は、以下の実施の形態12又は13で説明する。その結果、耐衝撃性や柔軟性に優れた無線プロセッサを得ることができる。
次に、本発明の無線プロセッサを組み込んだシステムの構成例を図2に示す。図2は、半導体装置5100と無線プロセッサ5109を有するシステムである。半導体装置5100は、パーソナルコンピュータなどの代表的な構成に加えて、無線プロセッサインターフェース5108を備えていることを特徴とする。図2において、半導体装置5100は演算処理手段(CPU)5101、記憶手段5102、PCIバスに接続されるグラフィックス5103、グラフィックスに接続されるディスプレイ5104、バスインターフェース(例えばサウスブリッジなど)5105、インターフェース5105に接続されるハードディスク5106やキーボード5107、無線プロセッサインターフェース5108などを有する。記憶手段5102として例えば、DRAM、SRAM、又は不揮発性メモリを用いることができる。無線プロセッサインターフェース5108は、アンテナを介して無線プロセッサ5109とのデータ送受信を行う。また無線プロセッサ5109が受光素子又は発光素子を有し、半導体装置がその一方を有する場合、赤外線通信を用いてデータ送受信を行うことができる。
なお、図2では、無線プロセッサインターフェース5108はPCIバスに接続される形態を示したが、サウスブリッジに接続される形態や、他のバスに接続される形態であってもよい。
また、半導体装置5100は、代表的にはパーソナルコンピュータである場合で説明したが、PDA、ゲーム機器あるいはDVDなど、CPUやASICを組み込んだ様々な半導体装置であっても同様である。
本発明の特徴は、無線でプロセッサを接続できる、つまり、プロセッサ及び半導体装置間において、無線で情報や電力を送受信することができることであり、プロセッサの増設を容易に行うことができる。例えば、無線プロセッサインターフェースの通信可能距離を1mm〜50cm程度とした場合、無線プロセッサをーソナルコンピュータ本体のどこに張り付けても無線プロセッサインターフェースが認識できる。そして、このように無線プロセッサインターフェースの設計を行うことが好ましい。無線プロセッサは、例えばマグネットやシール等の接着手段により、本体に張り付けるなどの形態が便利である。すなわち本発明の無線プロセッサは、対象物に固定する接着手段を有することを特徴とする。
その結果、図3に示すように、半導体装置の一形態であるパーソナルコンピュータの本体5401に、無線プロセッサ5404を張り付けるだけでプロセッサの機能をシステムに組み込むことが可能となる。無線で電力又は信号を送受信することにより、プロセッサ、及び半導体装置の高付加価値化を達成することができる。またパーソナルコンピュータは、ディスプレイ5402、キーボード5403を有している。
このようにプロセッサを増設することで、複数のプロセッサを用いた並列計算を行ったり、CPUの負荷を軽減することが可能となる。なお、無線プロセッサは、アンテナを介したシリアルのデータ転送であるため、システムとのデータ通信が比較的少ないような用途で使用することが好ましい。
このように、電力又は信号の送受信を無線で行うことにより、コネクターの接続不良等をなくすことができる。また各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。またアンテナのみで電力を受信する場合、バッテリー等を実装する必要がなく、更なる軽量化を達成することができる。
(実施の形態2)
本実施の形態では、図4を用いて、無線プロセッサインターフェース5200の回路構成例を説明する。
図4に示した無線プロセッサインターフェース5200は、PCIバスに接続される構成であり、PCIインターフェース5201、制御回路5202、電波インターフェース5203を有する。電波インターフェース5203は、通信方式に依存し、適用可能な通信方式として、電磁誘導方式やマイクロ波方式、などが挙げられる。
そして電波インターフェース5203は、例えば図5に示すように、データ送信経路5708とデータ受信経路5709、発振回路5701、アンテナ5704を有する。このような電波インターフェース5203において、送信データがデータ送信経路5708に入力されると、変調回路5702において発振回路5701からの信号を変調し、増幅回路5703において増幅されて、アンテナ5704に送られる。一方、アンテナ5704からの受信信号がデータ受信経路5709に入力されると、バンドパスフィルタ5707によって無線プロセッサからの応答信号のみが拾われる。これを増幅回路5706にて増幅したのち、復調回路5705にて復調し、制御回路へ送られる。なお、制御信号としては、イネーブル信号、周波数調整用信号、スタンバイ信号などが挙げられる。
また図4における制御回路5202は、システム本体から無線プロセッサを制御するアプリケーションソフトウェアとの通信および命令の実行、無線プロセッサとの通信、および信号のコーディングとデコーディングを行う。また、暗号化と解読、認証、衝突に対する処理といった処理も必要に応じて行う。なお、同一の無線プロセッサと通信していることを確認するためには、例えば、定期的に無線プロセッサに付与したID番号を読み出して認証を行うとよい。
PCIインターフェース5201は、制御回路5202とシステム本体とのデータ通信を、PCIバスを介して行うためのインターフェースである。本実施形態では、PCIバスへの接続例を示したが、他のバスであっても、PCIインターフェース部分を接続するバスに合わせたバスインターフェースに置き換えることで、無線プロセッサをシステム本体に組み込むことが可能となる。
(実施の形態3)
本発明の無線プロセッサは、一つの無線プロセッサインターフェースによって複数の無線プロセッサを接続することが可能である。本実施の形態では、このような形態の例を、図6を用いて説明する。
図6は無線プロセッサインターフェース5302を有する半導体装置5301と、複数の無線プロセッサ5303〜5305を有するシステムである。
無線プロセッサインターフェース5302が複数の無線プロセッサを認識し制御する構成について説明する。まず、個々の無線プロセッサが固有のID番号を有する場合について述べ、次に個々の無線プロセッサが全く同一で、固有のID番号を有さない場合について述べる。いずれにせよ、無線プロセッサがシステムに組み込まれた状態では、個々の無線プロセッサはシステム内で認証が可能なID番号を有し、システムはそのID番号を呼び出すことでそのID番号を有する無線プロセッサと選択的に通信することができる。無線プロセッサは付与されたID番号に一致した場合のみに通信を行うようなコマンドを有することで、このような選択的な通信が可能となる。
複数の無線プロセッサを認識するためには、上述したようにシステム内で認証が可能なID番号をシステムが取得する必要がある。例えば、図7(A)に記載のフローチャートに示すような方式によって、通信可能領域に入った無線プロセッサのID番号を取得することができる。まず、システムは、定期的に通信可能領域に入った全ての無線プロセッサのIDを読み出す。すなわち、定期的にシステムは、全ての無線プロセッサに呼びかける手段を有する。このとき通信可能領域に無線プロセッサが一つもない場合には、応答がないため、システムは何も処理をしない。この場合、再度ID読出しを行えばよい。また通信可能領域に無線プロセッサが一つ以上存在する場合には、システムが、正常に読出しができる場合(読み出し成功)と、衝突によって読み出しに失敗する場合(衝突あり)がある。正常に読出しができた場合には、ID番号を取得することに成功する。そして読み出したID番号がシステム内で登録されていなければ、新たにシステムに登録する。一方、衝突によって読み出しに失敗した場合には、再度ID読出しを行えばよい。
この方式は、無線プロセッサからID番号を送信するタイミングが無線プロセッサ間で共通である場合には、複数の無線プロセッサによる衝突を避けることが難しく、ID番号を取得することが困難となる。しかし本方式を有効に機能させるため、無線プロセッサごとにID番号を送信するタイミングを異ならせる、または読出しを行うごとにID番号を送信するタイミングを変えるなどの方法がある。具体的には、ID番号に基づいて送信タイミングを決めるとか、ID番号を読み出すたびに乱数を発生し、これに基づいてID番号の送信タイミングを決めるとよい。なお、本方式において、無線プロセッサインターフェースは、例えば、受信タイミングを複数の区間に分け、複数回受信したうちの衝突がなかったデータを採用する方式を用いるとよい。
また、図7(B)に示すようなフローチャートによって、通信可能領域に入った無線プロセッサのID番号を取得することもできる。図7(B)は、図7(A)のように全ての無線プロセッサに呼びかける手段以外に、一部分の無線プロセッサにだけ呼びかける手段を有することが特徴である。例えば、ID番号をビットごとにマスク可能であって、マスクしないビットが一致すれば応答するようなコマンドを無線プロセッサが有するとする。そして、呼びかける対象となる無線プロセッサを絞っていくことでID番号を取得することができる。
具体的には、まず任意のID番号を有する無線プロセッサを対象として、システムはID番号を読み出す。すなわちID番号の全ビットをマスクして読出しを行う。衝突がない場合には、図7(A)と同様の処理を行う。衝突があった場合には、対象となるID番号の集合を分割し、その一つを選んで(対象チップの限定)、再度読出しを行う。その後反応がなかった場合には、分割した別の一つを選んで(対象チップのシフト)、再度読出しを行い、全体のIDを網羅する。読出しが成功した場合には、取得したID番号が新規の番号であればシステムに登録し、既に登録済みのものであれば何もせずに、対象チップのシフトを行う。また、衝突があった場合には対象となるID番号をさらに分割して限定し再読出しを行う。
例えば、ID番号を16ビットとし、全IDを対象として衝突があった場合に、15ビットをマスク(あるいは、ID番号のうちの1ビットを指定)して、2回に分けて読み出しを行う。その中で、衝突があった場合にはさらに、1ビットずつマスクするビット数を減らしていって、読出しを繰り返す。
また、別の方法として、衝突したビットを判定できる場合には、衝突したビットの値を0か1に限定して、それぞれ再読み出しを行えばよい。
このように1ビットずつ指定して、かつ全体をサーチするように対象チップを選ぶことで、高速なID番号の取得を行うことが可能となる。
以上、無線プロセッサがID番号を不揮発性のデータとして有する場合について述べたが、固有IDを有さない無線プロセッサに対しても、複数のチップを制御することが可能である。例えば、無線プロセッサは揮発性のメモリに記録されたID番号を有し、通信可能領域に入るとID番号がランダムにセットされる構成とすればよい。ID番号として32ビットもあれば、異なるチップ間でID番号が偶然一致する確率は実質0%である。このID番号は、通信可能領域に入っている間は変わらないので、システム内でのID番号として使用することができる。
一つの無線プロセッサインターフェースによって複数の無線プロセッサを駆動する形態は、半導体装置の小型化において好適である。特に、無線プロセッサの性能が内部CPUの性能で律速される場合にそのような構成が好ましい。一方、無線プロセッサのパフォーマンスがデータ転送速度によって律速される場合には、複数の無線プロセッサインターフェースを設けたほうが、性能が向上するため好ましい。
複数の無線プロセッサを制御する方法としては、代表的には時分割方式があげられる。その他に、周波数を分割する方式や、空間的に区別する方式を採用することも可能である。
(実施の形態4)
本システムの特徴は、無線でプロセッサを接続できることであり、システムへのプロセッサの増設を容易に行うことができる。このようにプロセッサを増設することで、複数のプロセッサを用いた並列計算を行うことが可能となる。本実施の形態では、本体内蔵のプロセッサをマスター、複数の無線プロセッサをスレーブとした構成での並列計算の例を説明する。
無線プロセッサに限らず、並列計算では、データ転送速度が性能の律速となることが多い。従って、プロセッサ間のデータ転送の少ないプログラムが並列計算には適している。そのような例としては、乱数を用いて様々な値を確率的に評価するモンテカルロ計算などをあげることができる。
モンテカルロ計算は、乱数をもとにして確率的なプロセスを何度も繰り返すことで、真の値を評価する方法である。例えば、一辺が1の正方形内に含まれる図形について、0以上1以下の一様乱数の組できまる座標(x,y)がその図形に含まれる確率から図形の面積Sを評価することを考える。座標が図形に含まれれば1、含まれなければ0として、n回の試行でk回含まれたとすると、その図形の面積はおよそk/nであると評価される。その誤差は、nが大きい程小さく、1/(√n)で減少してゆく。なお、ここで用いるn及びkは正の整数である。
例えば、スレーブとなる複数の無線プロセッサは、確率的なプロセスに相当する、(x,y)が図形に含まれるかどうかを判定するプログラム、を内部メモリにそれぞれコピーしておけば、外部から乱数を取得するだけで、独立にモンテカルロ計算を進めることができる。複数の無線プロセッサは、外部から乱数をn回取得して、k回図形に含まれた場合に、数値nとkを外部に返信する。そして、全ての無線プロセッサの試行結果(回数N)の平均をとり、それを基に最終的な図形の面積を1/(√N)程度の誤差範囲で求めることができる。
このようなプログラムでは、プロセッサ間のデータ通信が少なく、並列計算を効率よく実行することができる。なお、マスターは複数のスレーブの制御を行うが、その合間にスレーブ同様にモンテカルロ計算を行ってもよい。
(実施の形態5)
本システムの特徴は、無線でプロセッサを接続できることであり、システムへのプロセッサの増設を容易に行うことができる。本実施の形態では、このようなシステムの応用例として、非互換CPUを無線プロセッサとして設ける例を説明する。
CPUには、ペンティアム(登録商標)を始めとして様々な種類があるが、それぞれが異なる命令セットを有していることから、マシン語レベルのプログラムを共有することはできない。一方で、異なるCPU上のアプリケーションソフトが両方使用できる環境が望ましい場合は多々ある。このような問題に対し、本発明の無線プロセッサとして、本体のプロセッサと非互換のプロセッサを増設することで、追加したプロセッサ用のソフトウェアも実行することが可能となる。
実際には、アプリケーションソフトウェアは通常OS(operating system)上で実行されることや、データ構造の違いなどから、無線プロセッサインターフェースでの処理が多少必要となるが、形態としては図8に示すようになる。
図8において、本体のCPU5501と無線プロセッサ5509内部のCPU5510に互換性がなく、ハードディスク5506は、CPU5501用のソフトウェアやデータと、CPU5510用のソフトウェアやデータの両方を格納している。システムはCPU5501上で動作するオペレーションシステム上に構築されているとし、無線プロセッサ5509は該オペレーションシステムによって認識され、システムへの組み込みや切り離しを行う、つまり、CPU5510は該オペレーションシステムによって制御される構成とする。
このような構成において、CPU5510上で動作するソフトウェアを実行する場合には、オペレーションシステムはCPU5510を呼び出してこれを実行させる。CPU5510は無線プロセッサ内メモリ5511にプログラムやデータを転送し、該プログラムを実行する。無線プロセッサインターフェース5508は、CPU5510がこの動作を行い、かつOSとのデータのやりとりをスムーズに行うための制御を行う。
以上のようにして、本体のプロセッサと非互換のプロセッサを増設することで、通常のソフトウェアに加えて、追加した無線プロセッサ用のソフトウェアも実行することが可能なシステムを構築することができる。
(実施の形態6)
本実施の形態では、無線プロセッサの応用例として、特定のアプリケーションソフトウェアがインストールされている形態例を説明する。
例えば、あるアプリケーションソフトウェアがインストールされた無線プロセッサを携帯するだけで、無線プロセッサインターフェースが対応している半導体装置では、無線プロセッサを実装(張り付けるなど)することで、そのアプリケーションソフトウェアを使用することが可能となる。
また、ハードウェアとしてライセンスを付与する形態とし、内部のソフトウェアは読み出せないようにすることで、不法なコピーを防ぐことのできるライセンス形態を実現することができる。従来は、CD−ROMを用いてソフトウェアをリリースする場合には、複数のハードウェアに不法にインストールすることが可能であったり、これを防ぐために、ハードウェアのシリアル番号を登録するような煩わしい手続きが必要であった。
しかし本発明の無線プロセッサを、ハードウェアとしてライセンスを付与する方式とすることで、不法なインストールを防止し、シリアル番号の登録といった手続きが不要なライセンス形態を実現することが可能となる。
無線プロセッサの応用例として、特定のアプリケーションソフトウェアがインストールされている形態を説明する。例えば、あるアプリケーションソフトウェアがインストールされた無線プロセッサを携帯することで、無線プロセッサインターフェースが対応している電子機器では、無線プロセッサを実装(張り付けるなど)するだけで、そのアプリケーションソフトウェアを使用することが可能となる。
また、特定のアプリケーションソフトウェアがインストールされた無線プロセッサ毎にライセンスを付与する形態とし、格納されたソフトウェアを読み出せない構成とすることで、不法なコピーを防ぐことのできるライセンス形態を実現することができる。
従来のアプリケーションソフトウェアのリリースは、CD−ROMやネットワークを用いて通常行われている。しかしながら、このようにソフトウェアのみにライセンスを付与する方法は、不法なコピーが容易に行われ好ましくない。また、これを防ぐために、ソフトウェアを使用するハードウェアのシリアル番号を登録する方法が通常行われるが、このような手続きは煩わしいという問題があった。
上述のように、特定のアプリケーションソフトウェアがインストールされた無線プロセッサごとにライセンスを付与する方式とすれば、無線プロセッサがソフトウェアを実行するために、内部のソフトウェアをいったん外部にロードする必要はなく、ソフトウェアを不正にコピーすることは実質的に不可能である。従って、ライセンスを付与した個数以上に不正に出回ることはない。また、無線プロセッサを貼り付けてシステムに実装するだけで、使用することができるため、複数のパ−ソナルコンピュータを使用する場合にもライセンスは一つでよく、かつ、使用する全てのパ−ソナルコンピュータのシリアル番号を登録する必要もない形態を実現することができる。
(実施の形態7)
本実施の形態では、無線メモリの形態について説明する。
図9には、無線メモリ3000の代表的な回路構成を示す。図9において、無線メモリ3000は、RF回路3003、電源回路3004、クロック生成回路3005、データ復調回路3006、負荷変調回路3007、メモリインターフェース3008、メモリ3009、3010を有する。メモリ3009、3010としては、それぞれ不揮発性メモリ3009、揮発性メモリ3010を用いることができる。
無線メモリ3000は、RF回路の構成要素であるアンテナを介して電磁波により電源の供給を受けることができ、またデータの送受信を行うことができる。またデータ送受信手段として、受光素子又は発光素子を実装し、これらを用いた赤外線通信を行ってもよい。
RF回路3003に電磁波が供給されると、電源回路3004で電源の生成、クロック生成回路3005でクロック信号の生成、データ復調回路3006でデータの復調を、それぞれ行う。また、負荷変調回路3007によって送信するデータに合わせた負荷変調を行う。メモリインターフェース3008は、外部装置と不揮発性メモリ3009や揮発性メモリ3010とのデータ通信を制御するユニットであり、受信した命令やアドレス、データに従って読みだしや書き込みを行う。
本発明は、電源を供給されない期間もデータを保持するために、不揮発性メモリを内蔵することが好ましい。なお、電池を内蔵する場合には、不揮発性メモリを有さない揮発性メモリのみの構成でもよい。不揮発性メモリ3009は、フラッシュメモリやEEPROMが代表的であり、記憶素子として、浮遊ゲートやシリコンドット構造のトランジスタや強誘電体記憶素子などを使用することができる。また、ワークメモリなどの一時的なメモリとして、SRAMやDRAMといった揮発性メモリを有していても良い。
なお、無線メモリは、プラスチック基板又はプラスチックフィルム基板(これらを合わせて可撓性基板とも表記する)上に形成することができる。詳細にはRF回路3003、電源回路3004、クロック生成回路3005、データ復調回路3006、負荷変調回路3007、メモリインターフェース3008、メモリ3009、3010(これらが集積回路に相当する)は、絶縁表面上に形成された、厚さが10nm乃至200nmであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタを有する素子形成領域を有するように形成されすることができる。具体的なトランジスタとして、薄膜トランジスタ(TFT)を用いることができる。またRF回路を構成するアンテナは、プラスチック基板等の可撓性基板上に固定されてもよいし、基板とは別に形成され接続される形態であってもよい。詳細な作製方法は、以下の実施の形態12又は13で説明する。その結果、耐衝撃性や柔軟性に優れた無線メモリを得ることができる。
次に、無線メモリをシステムに組み込むことのできる半導体装置の構成例を図10に示す。図10に示す半導体装置3200は、代表的にはパーソナルコンピュータである。半導体装置3200は、PCIインターフェース3202やDRAMインターフェース3203を内蔵する演算手段(所謂CPUとしての機能を奏するため、以下CPUと表記する)3201、DRAM3204、PCIバスに接続されるグラフィックス3206、グラフィックスに接続されるディスプレイ3208、サウスブリッジ3205、サウスブリッジ3205に接続されるROM3209やキーボード3210、無線メモリドライバ3207(以下、単にドライバとも呼ぶ)などによって構成される。無線メモリのドライバ3207は無線を介して無線メモリ3211を駆動する。
なお、図10では、無線メモリのドライバ3207がPCIバスに接続される形態を示したが、CPUに接続されてもよいし、サウスブリッジに接続される形態であってもよい。
また、半導体装置3200は、パーソナルコンピュータの他に、PDA、ゲーム機器あるいはDVDなど、CPUやASICを組み込んだ様々な半導体装置であっても同様である。
本発明の特徴は、無線で電源供給やデータ通信を行うことである。これにより、従来のカード型の半導体メモリを抜き差しする手間を要さず、ドライバと通信可能な位置に無線メモリを配置する、例えば貼り付けるだけでメモリを実装することが可能となる。また、非接触であることから信頼性も向上する。またコネクターの接続不良等をなくすことができ、各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。
パーソナルコンピュータは、ドライバの通信可能距離を1mm〜50cm程度とし、無線メモリをパーソナルコンピュータの本体表面のどこに張り付けてもドライバが認識できるように設計を行うことが好ましい。また、無線メモリはマグネットで本体に張り付けるなどの形態が便利である。その結果、例えば図11に示すように、パーソナルコンピュータの本体3401に無線メモリ3404を張り付けるだけでメモリを実装することが可能となる。無線で電力又は信号を送受信することにより、メモリ、及び半導体装置の高付加価値化を達成することができる。図11は、本体3401、ディスプレイ3402、キーボード3403、無線メモリ3404を有するパーソナルコンピュータの模式図である。
(実施の形態8)
本実施の形態では、無線メモリのドライバの回路構成例を示す。
図12に示した無線メモリドライバ3301は、PCIバスに接続される構成であり、PCIインターフェース3302、制御回路3303、電波インターフェース3304を有する。
電波インターフェース3304は、通信方式に依存するが、一般的には図5に示す電波インターフェース5203と同じ構成からなる。なお、本発明に適用可能な通信方式として、電磁誘導方式やマイクロ波方式、などが挙げられる。図5に示した電波インターフェース5203は、データ送信経路5708とデータ受信経路5709、発振回路5701、アンテナ5704を有する。送信データがデータ送信経路5708に入力されると、変調回路5702において発振回路5701からの信号を変調し、増幅回路5703において増幅されて、アンテナ5704に送られる。一方、アンテナ5704からの受信信号がデータ受信経路5709に入力されると、バンドパスフィルタ5707によって無線メモリからの応答信号のみが拾われる。これは増幅回路5706にて増幅したのち、復調回路5705にて復調し、制御回路へ送られる。なお、制御信号としては、イネーブル信号、周波数調整用信号、スタンバイ信号などが挙げられる。
制御回路3303は、システム本体から無線メモリを制御するアプリケーションソフトウェアとの通信および命令の実行、無線メモリとの通信、および信号のコーディングとデコーディングを行う。また、暗号化と解読、認証、衝突に対する処理といった処理も必要に応じて行う。なお、同一の無線メモリと通信していることを確認するためには、例えば、定期的に無線メモリに付与したID番号を読み出して認証し、その間の通信データに対するチェックサム(例えばパリティチェック)を行うとよい。
PCIインターフェース3302は、制御回路3303とシステム本体とのデータ通信を、PCIバスを介して行うためのインターフェースである。本実施の形態では、PCIバスへの接続例を示したが、他のバスであっても、PCIインターフェース部分を接続するバスに合わせたバスインターフェースに置き換えることで、無線メモリをシステム本体に組み込むことが可能となる。
(実施の形態9)
本発明は、無線メモリの抜き差しする手間を要さないだけでなく、一つのドライバによって複数の無線メモリを駆動することが可能である。本実施の形態では、この様子を、図13を用いて説明する。
図13には、無線メモリドライバ3102を有する半導体装置3101と、複数の無線メモリ3103〜3105を有するシステムを示す。
無線メモリドライバ3102が複数の無線メモリを認識し制御する構成について説明する。まず、個々の無線メモリが固有のID番号を有する場合について述べ、次に個々の無線メモリが全く同一で、固有のID番号を有さない場合について述べる。いずれにせよ、無線メモリがシステムに組み込まれた状態では、個々の無線メモリはシステム内で認証が可能なID番号を有し、システムはそのID番号を呼び出すことでそのID番号を有する無線メモリと選択的に通信することができる。無線メモリは付与されたID番号に一致した場合のみに通信を行うようなコマンドを有することで、このような選択的な通信が可能となる。
複数の無線メモリを認識するためには、上述したようにシステム内で認証が可能なID番号をシステムが取得する必要がある。例えば、図7(A)に示すようなフローチャートに示すような方式によって、通信可能領域に入った無線メモリのID番号を取得することができる。まず、システムは定期的に通信可能領域に入った全ての無線メモリのIDを読み出す。通信可能領域に無線メモリが一つもない場合には応答がなく、何も処理をしない。通信可能領域に無線メモリが一つ以上存在する場合には、正常に読出しができる場合と、衝突によって読み出しに失敗する場合がある。正常に読出しができた場合には、ID番号を取得することに成功する。そして読み出したID番号がシステム内で登録されていなければ、新たにシステムに登録する。一方、衝突によって読み出しに失敗した場合には、再度ID読出しを行う。
この方式は、無線メモリからID番号を送信するタイミングが無線メモリ間で共通である場合には、複数の無線メモリによる衝突がさけられず、ID番号を取得することが困難となる。しかし本方式を有効に機能させるため、無線メモリごとにID番号を送信するタイミングを異ならせる、または読出しを行うごとにID番号を送信するタイミングを変えるなどの方法によって、この方法を有効に機能させることができる。例えば、ID番号に基づいて送信タイミングを決めるとか、ID番号を読み出すたびに乱数を発生し、これに基づいてID番号の送信タイミングを決めるとよい。なお、本方式において、ドライバは、例えば、受信タイミングを複数の区間に分け、複数回受信したうちの衝突がなかったデータを採用する方式を用いるとよい。
また、図7(B)に示すようなフローチャートによって、通信可能領域に入った無線メモリのID番号を取得することもできる。図7(B)は、図7(A)のように全ての無線メモリに呼びかける手段以外に、一部分の無線メモリにだけ呼びかける手段を有することが特徴である。例えば、ID番号をビットごとにマスク可能であって、マスクしないビットが一致すれば応答するようなコマンドを無線メモリが有するとする。そして、呼びかける対象となる無線メモリを絞っていくことでID番号を取得することができる。
具体的には、まず任意のID番号を有する無線メモリを対象として、システムはID番号を読み出す。すなわちID番号の全ビットをマスクして読出しを行う。衝突がない場合には、図7(A)と同様の処理を行う。衝突があった場合には、対象となるID番号の集合を分割し、その一つを選んで(対象チップの限定)、再度読出しを行う。その後反応がなかった場合には、分割した別の一つを選んで(対象チップのシフト)、再度読出しを行い、全体をスイープする。読出しが成功した場合には、取得したID番号が新規の番号であればシステムに登録し、既に登録済みのものであれば何もせずに、対象チップのシフトを行う。また、衝突があった場合には対象となるID番号をさらに分割して限定し再読出しを行う。
例えば、ID番号を16ビットとし、全IDを対象として読み出しを行い、衝突があった場合に、15ビットをマスク(あるいは、ID番号のうちの1ビットを指定)して、2回に分けて読み出しを行う。その中で、衝突があった場合にはさらに、1ビットずつマスクするビット数を減らしていって、読出しを繰り返す。
また、別の方法として、衝突したビットを判定できる場合には、衝突したビットの値を0か1に限定して、それぞれ再読み出しを行えばよい。
このように1ビットずつ指定して、かつ全体をサーチするように対象チップを選ぶことで、高速なID番号の取得を行うことが可能となる。
以上、無線メモリがID番号を不揮発性のデータとして有する場合について述べたが、固有IDを有さない無線メモリに対しても、複数のチップを制御することが可能である。例えば、無線メモリは揮発性のメモリに記録されたID番号を有し、通信可能領域に入るとID番号がランダムにセットされる構成とすればよい。ID番号として32ビットもあれば、異なるチップ間でID番号が偶然一致する確率は実質0%である。このID番号は、通信可能領域に入っている間は変わらないので、システム内でのID番号として使用することができる。
パーソナルコンピュータなど、多くのシステムでは、バスを用いてデータ転送を行うために、同時に複数のメモリにアクセスことはほとんどない。そのようなシステムでは、一つのドライバを内蔵して複数の無線メモリを駆動する形態が適しており、半導体装置の小型化において、優れている。勿論、複数のドライバを設けても構わない。
(実施の形態10)
本実施の形態では、本発明の無線メモリと、無線タグとを対比して説明する。
本発明の無線メモリは、アンテナを介して通信を行い、かつメモリを有しており、無線タグと比較的近い構成を有する。しかしながら、無線タグは、タグが付与された物体を区別するために、異なるIDを有することが必須である。一方、本発明の無線メモリは、必ずしも全てのメモリに異なるIDを付与する必要はない。例えば、無線メモリがドライバの通信可能域に入った時点で、ドライバが無線メモリに内蔵される揮発性メモリに識別番号を書き込む方式でもよい。
また、無線メモリは、通信の仕様、必要なメモリ容量、連続動作時間など、仕様や用途において、無線タグと全く異なる。無線メモリは、ドライバの仕様と一致すればよいため設計の自由度が高いという利点がある。また無線メモリは、メモリ容量が大きく、さらに接続したまま使用することから連続動作時間が長くできる、などの利点があげられる。
(実施の形態11)
本実施の形態では、本発明の応用として、無線メモリに特定のソフトウェアが格納されている形態を説明する。
例えば、あるアプリケーションソフトウェアを格納した無線メモリを携帯することで、ドライバが対応している半導体装置では、無線メモリを張り付けるなどし、実装するだけで、そのアプリケーションソフトウェアを使用することが可能となる。これは例えばCDROMを持ち歩くことと似ているが、無線メモリは、非接触であり信頼性が高いこと、実装が簡単であること、においてCDROMよりも優れている。
(実施の形態12)
本実施の形態では、トランジスタとして、薄膜トランジスタを用い、SPOP法により集積回路を作製する工程について説明する。
まず図14(A)に示すように絶縁表面を有する第1の基板210上に、金属膜11を形成する。なお、第1の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。なお金属膜の膜厚は、10nm〜200nm、好ましくは50nm〜75nmとなるように形成すればよい。
金属膜の代わりに、上記金属が窒化された(例えば、窒化タングステンや窒化モリブデン)膜を用いても構わない。また金属膜の代わりに上記金属の合金(例えば、タングステン(W)とモリブデン(Mo)との合金:WxMo1-X)膜(0<x<1)を用いてもよい。この場合、成膜室内に第1の金属(W)及び第2の金属(Mo)といった複数のターゲットを用いたり、第1の金属(W)と第2の金属(Mo)との合金のターゲットを用いたスパッタリング法により形成すればよい。また更に、金属膜に窒素や酸素を添加してもよい。添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成したりすればよく、又はターゲットとして窒化金属を用いてもよい。
このように金属膜の形成方法を適宜設定することにより、剥離工程を制御することができ、プロセスマージンを広げることができる。具体的には、剥離するための加熱温度の制御や、加熱処理の要否までも制御することができる。
その後、金属膜11上に素子形成領域を有する被剥離層12を形成する。この被剥離層では、珪素を有する酸化膜が金属膜と接するように積層されている。またさらに、被剥離層はアンテナを有してもよい。被剥離層12は、金属膜や基板からの不純物やゴミの侵入を防ぐため、金属膜と接する領域に、窒化珪素膜、窒化酸化珪素膜等の窒素を有する絶縁膜を設けると好ましい。当該絶縁膜は、薄膜トランジスタの下地膜として機能する。
珪素を有する酸化膜は、スパッタリング法やCVD法により酸化シリコン、酸化窒化シリコン等を形成すればよい。なお珪素を有する酸化膜の膜厚は、金属膜の約2倍以上であることが望ましい。本実施の形態では、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を150nm〜200nmの膜厚として形成する。
この珪素を有する酸化膜を形成するときに、金属膜上に当該金属を有する酸化物(金属酸化物)13が形成される。また金属酸化物は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより金属膜表面に形成される薄い金属酸化物を用いることもできる。更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い200〜350℃程度に加熱して形成してもよい。
金属酸化物の膜厚は、0.1nm〜1μm、好ましくは0.1nm〜100nm、更に好ましくは0.1nm〜5nmとなるように形成すればよい。
なお、珪素を有する酸化膜や下地膜等を合わせて絶縁膜と表記する。すなわち、金属膜と、金属酸化物と、絶縁膜と、半導体膜とが積層された構造となっている。また金属膜、及び金属酸化膜を剥離層と表記することができる。
また半導体膜に所定の作製工程を施し、厚さが10nm乃至200nmであって島状に分離された半導体膜により、少なくともチャネル形成領域が形成される薄膜トランジスタ(TFT)を形成する。この半導体素子が、図1に示すRF回路5001、電源回路5002、クロック生成回路5003、データ復調回路5004、負荷変調回路5005、CPUインターフェース5006、CPU5007、メモリ5008を構成する。また、図9に示すRF回路3003、電源回路3004、クロック生成回路3005、データ復調回路3006、負荷変調回路3007、メモリインターフェース3008、不揮発性メモリ3009、揮発性メモリ3010を構成することもできる。そして半導体素子を保護する保護膜として、半導体素子上にDLC或いは窒化炭素等の炭素を有する絶縁膜、又は窒化珪素或いは窒化酸化珪素等の窒素を有する絶縁膜を設けると好ましい。
以上のような被剥離層12を形成後、具体的には金属酸化物形成後に適宜加熱処理を行い、金属酸化物を結晶化させる。例えば、金属膜にW(タングステン)を用いる場合、400℃以上で加熱処理を行うと、WOx(x=2〜3)の金属酸化物が結晶状態となる。このような加熱処理は、選択される金属膜により温度や要否を決定すればよい。すなわち剥離を容易に行うために、必要に応じて金属酸化物を結晶化しておけばよい。
また被剥離層12が有する半導体膜を形成後に加熱を行うと、半導体膜の水素を拡散させることができる。この水素により金属酸化物の価数に変化が起こる場合もある。
更に加熱処理は、半導体素子の作製と兼用させて工程数を低減させてもよい。例えば、結晶性半導体膜を形成する場合の加熱炉やレーザ照射を用いて加熱処理を行うことができる。
次いで、図14(B)に示すように被剥離層12を、支持基板14へ第1の接着剤15により貼り付ける。なお、支持基板14は第1の基板210よりも剛性の高い基板を用いることが好ましい。第1の接着剤15としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱による剥離する熱剥離型或いは水により剥離する水溶性の接着剤、又は両面テープ等を使用するとよい。
そして、金属膜11が設けられている第1の基板210を、物理的手段を用いて剥離する(図14(C))。図面は模式図であるため記載していないが、結晶化された金属酸化物の層内、又は金属酸化物の両面の境界(界面)で剥がれる。金属酸化物の両面の境界とは、金属酸化物と金属膜との界面又は金属酸化物と被剥離層との界面であり、これら界面のいずれかから剥がれる。こうして、被剥離層12を第1の基板210から剥離することができる。
このとき剥離を容易に行うため、基板の一部を切断し、切断面における剥離界面、すなわち金属膜と金属酸化物との界面付近にカッター等で傷を付けるとよい。
次いで図14(D)に示すように、剥離した被剥離層12を、第2の接着剤16により転写体となる第2の基板(例えばプラスチック基板等の可撓性基板)110に貼り付け、固定する。被剥離層12にアンテナが形成されている場合、素子形成領域とアンテナは、同時に前記第2の基板上に固定される。第2の接着剤16としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤或いは樹脂添加剤等の接着剤又は両面テープ等を用いればよい。また第2の基板が接着性を有する場合は、第2の接着剤は要しない。
第2の基板としては、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート又はポリエーテルスルフォン等のプラスチック材料等を用いることができる。このような第2の基板をプラスチック基板と表記する。このようなプラスチック基板は、フレキシブル(可撓)性を有し、さらに軽量である。またプラスチック基板へコーティング処理することによって、表面の凹凸を低減させたり、硬性、耐性や安定性を高めておいてもよい。
次いで、第1の接着剤15を除去し、支持基板14を剥がす(図14(E))。具体的には、第1の接着剤を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。
なお第1の接着剤の除去と、第2の接着剤の硬化は一工程で行ってもよい。例えば、第1の接着剤と第2の接着剤とを、それぞれ熱剥離型樹脂と熱硬化型樹脂、又は紫外線剥離型樹脂と紫外線硬化型樹脂とを用いる場合、一度の加熱や紫外線照射により除去と硬化とを行うことができる。
以上のようにして、プラスチック基板に固定された集積回路を形成することができる。
なお金属酸化物13は、集積回路において全て除去されている場合、又は一部或いは大部分が被剥離層下面に点在(残留)している場合がある。金属酸化物13が残留している場合は、エッチング等により除去した後に、プラスチック基板等の可撓性基板へ固定してもよい。更にこのとき、珪素を有する酸化膜を除去しても構わない。
このような本発明の集積回路は、シリコンウェハで作製されたICの膜厚が50μm程度であるのに対し、厚さが10nm乃至200nmであって、島状に分離された半導体膜を用いて形成するため非常に薄くなる。その結果、本発明の無線プロセッサ又は無線メモリは非常に薄く、フレキシブル性を有し、軽量なものとすることができる。さらに、耐衝撃性や柔軟性に優れた無線プロセッサ又は無線メモリを得ることができる。
また、シリコンウェハで作製されたICのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がなく、また、厚さのバラツキも、半導体膜等の成膜時におけるばらつきに依存することになるので、大きくても数百nm程度であり、バックグラインド処理による数〜数十μmのばらつきと比べて格段に小さく抑えることができる。
このようにSPOP法を用いることにより、素子形成領域が形成された基板を再利用することができ、結果としてプロセッサ又はメモリの1つ辺りの値段を下げることができる。また素子形成領域が形成された基板は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。
(実施の形態13)
本実施の形態では、上記実施の形態と異なる方法により素子形成領域を可撓性基板に固定する方法について説明する。
図15(A)に示すように絶縁基板210に、剥離層30、演算処理手段100、記憶手段102、電源回路103、インターフェース104を有する素子形成領域45を有する被剥離層を順次形成する。本実施の形態では、素子形成領域45上にアンテナ105を有する場合を説明する。もちろん、素子形成領域45とアンテナ105の構成はこれに限定されない。なお素子形成領域45を有する被剥離層の構成又はその作製方法は、実施の形態12と同様であるため、説明を省略する。
剥離層30は、珪素を有する膜又は金属膜を用いることができる。珪素を有する膜の状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、及び結晶性半導体のいずれでもよい。なおSASは、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体が含まれる。これらの剥離層30は、スパッタリング法、又はプラズマCVD法等によって形成することができる。また剥離層30は、0.03μm〜1μmの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、0.03μm以下とすることも可能である。
珪素を有する剥離層には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元素を活性化させてもよい。これら元素を添加することにより、剥離層の反応速度、つまりエッチングレートを改善することができる。
また被剥離層は、素子形成領域45がエッチングされないために、剥離層30と接する領域に絶縁膜を形成する。当該絶縁膜は、薄膜トランジスタの下地膜として機能することができる。絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。例えば3層の積層構造を用いる場合、第1の絶縁膜として酸化珪素膜、第2の絶縁膜として酸化窒化珪素膜、第3の絶縁膜として酸化珪素膜を用いることができる。これら絶縁膜は、絶縁基板(第1の基板)210等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層、及びTFTの半導体膜との密着性が低いことが懸念される。そこで、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を設ける3層の積層構造とするとよい。
このように形成された状態で、素子形成領域45以外に、剥離層30が露出するような開口部(溝又は穴等)32を形成する。そして穴34が設けられた支持基板33を絶縁基板210上へ、接着剤38を用いて固定する。接着剤38には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。
そして図15(B)に示すように、穴34を介して、開口部32へエッチング剤35を導入する。その結果、剥離層30を除去することができる。剥離層に金属膜を用いた場合、少なくとも反応物がエッチング剤と反応することにより、除去することができる。
エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用することができる。例えばフッ化ハロゲンとして、ClF3(三フッ化塩素)を使用することができる。このようなエッチング剤により、選択的に剥離層30をエッチングする。より具体的には、減圧CVD装置を用い、温度:350℃、ClF3の流量:300sccm、気圧:6Torr(6×133Pa)、時間:3hの条件で剥離層を除去することができる。
このように剥離層30を除去し、絶縁基板210を剥離し、プラスチック基板又はプラスチックフィルム基板等の可撓性基板110上に、接着剤(図示せず。)を用いて素子形成領域45を固定することができる。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。
このように無線メモリを形成する場合、絶縁基板210を再利用することができ、結果として無線メモリの1つ辺りの値段を下げることができる。また絶縁基板210は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。
(実施の形態14)
本実施の形態では、上記実施の形態と異なる剥離層を用いて、素子形成領域を可撓性基板に固定する方法及び、薄膜トランジスタの作製工程について説明する。
本実施の形態において、剥離層に金属を用いる。剥離層として用いる金属は、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。
これらの金属膜は、スパッタリング法、又はプラズマCVD法等によって形成することができる。具体的な作製方法は、スパッタリング法を用いる場合、金属をターゲットして、第1の基板上に形成すればよい。なお金属膜の膜厚は、10nm〜200nm、好ましくは50nm〜75nmとする。また金属膜の代わりに、窒化された金属膜(窒化金属膜)を用いても構わない。また更に、金属膜に窒素や酸素を添加してもよい。例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気とし、スパッタリング法により金属膜を形成したり、更にターゲットとして窒化金属を用いてもよい。このとき、金属膜に上記金属の混合物(例えば、WとMoとの合金:W(x)Mo(1-x))を用いる場合、成膜室内に第1の金属(W)及び第2の金属(Mo)といった複数のターゲット、又は第1の金属(W)と第2の金属(Mo)との合金のターゲットを配置してスパッタリング法により形成すればよい。
そして、金属膜上に、当該金属を有する酸化物、窒化物、又は窒化酸化物を形成する。これら金属を有する酸化物、窒化物、又は窒化酸化物をあわせて、反応物とも表記する。例えば、金属膜にタングステン(W)、モリブデン(Mo)、またはW及びMoの混合物を用いる場合、当該金属を有する酸化物、窒化物、又は窒化酸化物は、W、Mo、またはW及びMoの混合物の酸化物、窒化物若しくは窒化酸化物となる。
このような反応物は、金属膜表面上に、酸化物、窒化物、又は窒化酸化物を有する膜を形成するときに形成される。
本実施の形態では、図16(A)のようにWを有する金属膜211上に、酸化珪素膜212を形成する。すると、Wを有する金属膜211表面に、Wを有する酸化膜、例えばWOx(x=2〜3)213(以下、反応物213ともいう)が形成される。また同様に、Wを有する金属膜211上に、窒化珪素膜を形成すると、Wを有する窒化膜が形成され、Wを有する金属膜211上に、窒化酸化珪素膜を形成すると、Wを有する窒化酸化膜が形成されうる。
反応物のうち、上記酸化物を形成する手段として、金属膜に対して、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理する方法がある。更に他の方法としては、金属膜形成後、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い200〜350℃程度に加熱して薄い酸化膜を形成してもよい。
このように形成される金属膜、及び反応物を選択することによって、エッチング速度を制御することができる。
このように金属膜表面に形成された反応物は、その後の工程の熱処理等により化学的な状態に変化が生じることがある。例えば、Wを有する酸化膜が形成される場合、酸化タングステン(WOx(x=2〜3))は、価数に変化が生じる。
そして、金属膜、及び当該金属を有する反応物を剥離層として用いることができる。
その後、酸化珪素膜212上に、薄膜トランジスタの下地膜として機能する絶縁膜36を形成する。絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。例えば2層の積層構造を用いる場合、第1の絶縁膜として窒化珪素膜36a、第2の絶縁膜として酸化窒化珪素膜36bを用いることができる。これら絶縁膜により、絶縁基板210等からの不純物拡散を低減することができる。
その後、半導体膜を形成し、所定の形状にパターニングして、島状の半導体膜214を形成する。
半導体膜214は、非晶質半導体、非晶質状態と結晶状態とが混在したSAS、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。
本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれらを組み合わせて用いることができる。
レーザ照射を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。レーザビームとしては、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、Y23レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
またさらにレーザビームの入射角θを、半導体膜に対して0<θ<90度となるようにしてもよい。その結果、レーザビームの干渉を防止することができる。
なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。
またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザビームの発振周波数は10MHz以上であって、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を使用する。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザビームを照射するようにしてもよい。これにより、レーザビームの照射による半導体表面の荒れを抑えたり、平坦性を高めることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
またSiH4とF2、又はSiH4とH2を用いて微結晶半導体膜を形成し、その後上記のようなレーザ照射をおこなって結晶化してもよい。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を500〜550℃で2〜20時間かけて加熱する。このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、所謂水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、600〜950℃に加熱しても構わない。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、GeF4、又はF2等のフッ素系ガスと、SiH4、又はSi26等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。
このように形成された半導体膜は、第1のN型TFT215、第2のN型TFT216、P型TFT217、容量素子218として用いることができる。またTFTの構造は、いずれの構造を有してもよく、高濃度不純物領域のみを有するシングルドレイン構造、低濃度不純物領域を有するLDD構造、低濃度不純物領域がゲート電極と重なっているGOLD構造を採ることができる。本実施の形態では、第1のN型TFT及びP型TFTをシングルドレイン構造、第2のN型TFTをLDD構造とする場合で説明する。
まず図16(A)に示すように、容量素子218となる半導体膜に不純物元素を添加する。本実施の形態では、N型を有する不純物元素、例えば燐(P)等を添加することができる。このとき、TFT領域の半導体膜には、不純物元素が添加されないよう、マスク219で覆う。マスクは、レジストマスクを用いることができる。
その後図16(B)に示すように、ゲート絶縁膜として機能する絶縁膜303を形成する。絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。
本実施の形態では、窒化珪素膜を用いる。
なお、窒化珪素膜は、酸化珪素膜と比較して比誘電率が高い。そのため、ゲート絶縁膜の膜厚が多少厚くなっても、不要なゲート容量の発生を低減することができ、好ましい。このように、TFT等が微細化するにつれ、比誘電率の高い絶縁材料を用いて、ゲート絶縁膜を形成するとよい。
そして、ゲート電極として機能する導電膜を形成する。ゲート電極304は、単層であっても積層であってもよく、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができる。本実施の形態では、第1の導電膜304aとして膜厚10〜50nm、例えば30nmの窒化タンタル膜を形成し、第2の導電膜304bとして膜厚200〜400nm、例えば370nmのタングステン膜を順次形成する。
そして、第1及び第2の導電膜304a、304bを所定の形状となるようにエッチングする。本実施の形態では、端部にテーパを有するように形成する。
さらに、第1及び第2の導電膜304a、304bをエッチングしてもよく、本実施の形態では、図16(C)に示すように、端部のテーパがなくなるように、つまり端部が垂直となるようにエッチングする。このとき、第1の導電膜304aと、第2の導電膜304bとのエッチングレートが異なるエッチング剤を用いることにより、第1の導電膜304aを積極的にエッチングすることもできる。
微細なゲート長を有するTFTを形成するため、導電膜の幅を短くするとよい。そのため、導電膜をエッチングするために設けられたマスク、例えばレジストマスクを細める工程を行ってもよい。例えば、酸素プラズマにより、レジストマスクを細めることができる。
図17(A)に示すように、P型TFT217を覆うマスク、例えばレジストマスク220を形成する。その後、N型を付与する元素、例えば燐(P)を、半導体膜214に添加する。そして、元素添加量を制御することにより、低濃度不純物領域221が、形成される。そして、レジストマスク220を除去する。
その後、図17(B)に示すように、第1及び第2のN型TFT215、216の一部を覆うマスク、例えばレジストマスク222を形成し、さらにN型を付与する元素を、半導体膜214に添加する。そして、元素添加量を制御することにより、高濃度不純物領域223が、形成される。このとき、第2のN型TFT216が有する不純物領域は、第2の導電膜304aが非常に薄いため、すべて高濃度不純物領域とすることができる。また、レジストマスク222と同時に、第2の導電膜304bのみを覆うレジストを形成した後、該元素を添加し、高濃度不純物領域を形成してもよい。
またレジストマスク222の代わりに、サイドウォールを設け、高濃度不純物領域を形成してもよい。
このとき、P型TFTへ該元素が添加されないように、再度レジストマスク220を形成する。または、前工程において、レジストマスク220を除去することなく、用いてもよい。
次いで、P型TFT217を形成するため、図17(C)に示すように、N型TFT215、216及び容量素子218を覆うマスク、例えばレジストマスク224を形成する。そして、P型を付与する元素、例えばホウ素(B)を、半導体膜214に添加する。このとき、元素添加量を制御することにより、不純物領域230を形成することができる。ここで、高濃度又は低濃度と表現しないのは、不純物濃度の高低は相対的であり、P型TFTの不純物領域は1つであるため、不純物領域として表現している。
その後、適宜加熱処理を行い、半導体膜の欠陥を緩和する。例えば、図18(A)に示すように、絶縁膜225、絶縁膜226を順に形成した後、加熱処理を行うことができる。絶縁膜225、226としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。本実施の形態では、絶縁膜225にはSiOxNyを用い、絶縁膜226にはSiNxOyを用いる。これら絶縁膜中に含まれる水素により、半導体膜のダングリングボンドを低減することができる。
その後、層間絶縁膜227を形成し、平坦性を高めることができる。このような層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構造される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料を有する絶縁膜として、窒素を有する絶縁膜を用いると、Na等のアルカリイオンの侵入を防ぐことができる。
次いで、高濃度不純物領域223、及び不純物領域230が露出するように、層間絶縁膜227、絶縁膜225、226、ゲート絶縁膜303に開口部を形成する。そして、開口部に配線として機能する導電膜228を形成する。
その後、保護膜として機能する絶縁膜を形成してもよい。保護膜として機能する絶縁膜は、窒素を有すると好ましい。
このように薄膜トランジスタが形成された状態で、TFT又は容量素子等が形成された素子形成領域以外に、反応物213が露出するような開口部(溝又は穴等)32を形成する。本実施の形態では、P型TFT217と、容量素子218との間に開口部32を形成する。そして図15(B)と同様に、穴34が設けられた支持基板33を絶縁基板210へ、接着剤等を用いて固定する。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。
その後、穴34を介して、開口部32へエッチング剤35を導入する。その結果、剥離層30を除去することができる。本実施の形態における剥離層は、絶縁基板上に形成された金属膜211と、反応物213とであり、これらを除去することにより絶縁基板を剥離することができる。なお剥離層に金属膜を用いた場合、少なくとも反応物がエッチング剤と反応することにより、支持基板33を剥離することができる。
エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用することができ、化学的に剥離層を除去することができる。例えばフッ化ハロゲンとして、ClF3(三フッ化塩素)を使用することができる。特に、剥離層が、Wとその酸化物であるWO3である場合、ClF3との反応速度が高く、剥離層の除去を短時間で行うことができ、好ましい。エッチング剤を用いて化学的に剥離層を除去すると、反応残留等の発生を低減することができるため好ましい。
また上記のように化学的に剥離層を除去する方法以外に、応力を加えて物理的に除去する方法がある。特に上記のように、Wを有する酸化膜が形成される場合、酸化タングステン(WOx(x=2〜3))は、価数に変化が生じると、物理的手段により剥離しやすい状態となることができ、好ましい。
また化学的に除去する方法と、物理的に除去する方法とを組み合わせてもよい。その結果、より簡便に、短時間で剥離層を除去することができる。
このように剥離層を除去し、絶縁基板210を剥離し、プラスチック基板又はプラスチックフィルム基板等の可撓性基板上に、接着剤を用いて素子形成領域を固定することができる。接着剤には、紫外線硬化樹脂、熱硬化樹脂等の樹脂材料、又は両面テープ等を用いることができる。
このように無線メモリを形成する場合、絶縁基板210を再利用することができ、結果として無線メモリの1つ辺りの値段を下げることができる。また絶縁基板210は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。
(実施の形態15)
本実施の形態では、無線プロセッサ又は無線メモリに用いるTFTの構成及びその作製方法について説明する。
図19(A)に示すように、絶縁基板210上に金属膜211、当該金属を有する酸化膜213、酸化珪素膜212を順に設ける。金属膜にWを用いる場合、Wを有する酸化膜(WOx(x=2〜3))213が形成される。そして、下部電極として機能する導電膜53(下部電極53ともいう)を形成する。導電膜53は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。導電膜53は、マスク、例えばレジストマスクを用いて、所定の形状にエッチングする。このとき、例えば、酸素プラズマにより、レジストマスクを細めることができる。このような工程により、ゲート電極となる導電膜53を細めることができる。
図19(B)は、導電膜53の上面図を示し、a−bにおける断面図が図19(A)に相当する。
そして、図20(A)に示すように、下地膜として機能する絶縁膜36を形成する。本実施の形態において、第1の絶縁膜として窒化珪素膜36a、第2の絶縁膜として酸化窒化珪素膜36bを形成するが、この積層順に限定されるものではない。
次に、所定の形状を有する半導体膜214、半導体膜を覆って設けられたゲート絶縁膜303、ゲート電極として機能する導電膜304aを順に設ける。導電膜304aを所定の形状にパターニングするため、マスク、例えばレジストマスクを形成する。このとき、下部電極としての導電膜53を用いた裏面露光により所定の形状を有するレジストマスク54を形成することができる。そして、当該レジストマスク54を用いて、導電膜304aを所定の形状にパターニングする。
また図20(B)は、導電膜304a上にレジストマスクが設けられた上面図を示し、a−bにおける断面図が図20(A)に相当する。
その後図21(A)に示すように、パターニングされた導電膜304aを用いて、半導体膜214に不純物元素を添加する。
そして、下部電極53と、導電膜304aを別に制御するため、それぞれ配線を設ける。このとき、下部電極53と配線とを接続するコンタクトホールを設けるため、導電膜304aの一部を除去する。このとき、導電膜304a上にマスク、例えばレジストマスクを設けて、導電膜304aの一部をエッチングすればよい。
また図21(B)は、一部がエッチングされた導電膜304aの上面図を示し、a−bにおける断面図が図21(A)に相当する。
なお下部電極53と、導電膜304aとを同じように制御する場合、上記のように導電膜304aの一部を除去する必要はない。下部電極53上に設けられるゲート絶縁膜303にコンタクトホールを形成し、当該コンタクトホールに導電膜304aを形成することにより、下部電極53と、導電膜304aとは接続することができる。
次いで図22(A)に示すように、ゲート電極を積層構造とするため、導電膜304bを形成してもよい。本実施の形態では、マスク、例えばレジストマスクを用いて、導電膜304bを所定の形状にパターニングすることができる。そして、導電膜304bを設けた状態で、不純物元素を添加してもよい。このとき、導電膜304aに重なるように、低濃度不純物領域を形成することができる。
その後、ゲート電極を覆って、絶縁膜305を形成する。絶縁膜305は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。本実施の形態では、酸化窒化珪素を用いる。特に、プラズマCVD法により絶縁膜305を形成することで、多くの水素を有することができる。この水素によって半導体膜214のダングリングボンドを低減することができ、好ましい。そのため、絶縁膜305を設けた状態で、加熱処理を施すとよい。
次いで、絶縁膜305を覆って、層間絶縁膜306を形成し、平坦性を高めることができる。このような層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Na等のアルカリイオンの侵入を防ぐことができる。
なお、絶縁膜305形成後の加熱処理は、層間絶縁膜306を形成後に行っても構わない。
その後、層間絶縁膜306、絶縁膜305、ゲート絶縁膜303にコンタクトホールを形成し、不純物領域と接続する配線307を形成する。
またさらに配線上に、保護膜として機能する絶縁膜を形成してもよい。このような絶縁膜は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。特に、不純物元素の侵入を防ぐためには、窒素を有する絶縁膜を用いると好ましい。
また図22(B)は、配線307、下部電極に接続される配線、及びゲート電極に接続される配線が設けられたの上面図を示し、a−bにおける断面図が図22(A)に相当する。なお、導電膜304bは図示しない。
このようにして下部電極を有するTFTを形成することができる。下部電極を有するTFTは、ゲート電極と別に制御することができる。そのため、微細なTFTを形成する場合、ゲート電極にオフとなる信号を入力するときであっても、電流が流れてしまうことがある。このとき、下部電極を制御することにより、正確にオフ状態とすることができる。その結果、低消費電力化を図ることができる。
また下部電極により、しきい値電圧(Vth)を制御することもできる。
(実施の形態16)
本実施の形態では、上記実施の形態と異なるTFTの構成について説明する。
図23はトップゲート型のTFTを適用する一例を示している。第1の基板210上に金属膜211と、金属膜表面に形成され、剥離層として機能する反応物213と、窒化珪素膜36aと酸化窒化珪素膜36bが積層された第1の絶縁膜36が形成され、その上に素子形成領域(これを含む層を素子形成層と表記する)45が設けられている。少なくとも第1の絶縁膜301は、半導体膜302に対する下地膜として機能する。また半導体膜302を覆って、ゲート絶縁膜として機能する第2の絶縁膜303が設けられている。第2の絶縁膜303の上には、半導体膜302に対応してゲート電極304として機能する導電膜が形成され、その上層に保護層として機能する第3の絶縁膜305、層間絶縁膜として機能する第4の絶縁膜306が設けられている。さらに層間絶縁膜306の上方には、保護層として機能する第5の絶縁膜308を形成してもよい。
半導体膜302は、結晶構造を有する半導体(結晶性半導体)で形成されており、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
レーザ光を照射して結晶化する場合には、連続発振レーザ光を照射して結晶化することができる。または、繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1〜100ピコ秒である高繰返周波数超短パルス光を照射することによって、半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このようなレーザ光を照射する結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm2/V・sec以上を実現することができる。
剥離層として機能する反応物213は、タングステン(W)を有しており、被剥離層との界面で剥離を確実に行うためには、400℃以上の温度での加熱処理が必要であることは上述の通りである。この加熱工程は、半導体膜の熱結晶化工程と併用することができる。
ゲート電極304は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、上記金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と、当該金属から成る第2層とを積層させた構造としてもよい。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した所謂ハット形状としてもよい。このとき第1層を金属窒化物とすることで、バリア性を高めることができる。この場合、第2層の金属が、第2の絶縁膜303やその下層の半導体膜302に拡散することを防ぐことができる。
半導体膜302、第2の絶縁膜303、ゲート電極304などを組み合わせて構成されるトランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体膜を上下にゲート電極で挟むデュアルゲート構造を適用することができる。
第4の絶縁膜306は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成することができる。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理によって形成された酸化珪素を用いることもできる。例えば、シロキサン結合を含む塗布膜を形成しておいて、200乃至400℃での熱処理により形成可能な絶縁層を用いることができる。第4の絶縁膜306として、塗布法で形成する絶縁膜を用いると表面を平坦化することができる。また、リフローにより絶縁膜を平坦化することができる。このように平坦化された絶縁膜上に、配線を形成するとその断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。
第4の絶縁膜306上に配線307を形成する。配線はチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料との組み合わせで形成することが好ましい。
その後、可撓性基板へ転写する。そして接着手段を介して、半導体装置に貼り付けることができる。
図24は、ボトムゲート型のTFTを適用する一例を示している。第1の基板210上に剥離層として機能する反応物213と絶縁膜36が形成され、その上に素子形成領域45が設けられている。素子形成領域45には、ゲート電極304、ゲート絶縁膜として機能する第2の絶縁膜303、半導体膜302、チャネル保護層309、保護層として機能する第3の絶縁膜305、層間絶縁層として機能する第4の絶縁膜306が設けられている。さらにその上方には、保護層として機能する第5の絶縁膜308を形成してもよい。第5の絶縁膜308は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有するように形成することができる。配線307は、第3の絶縁膜305上又は第4の絶縁膜306上に形成することができる。
その後、可撓性基板へ転写する。そして接着手段を介して、半導体装置に貼り付けることができる。
このように、集積回路に用いられる薄膜トランジスタは、トップゲート型であっても、ボトムゲート型であってもよい。またトップゲート型と、ボトムゲート型を組み合わせて用いてもよい。すなわち、本発明は、薄膜トランジスタの構成には限定されない。
(実施の形態17)
本実施の形態では、アンテナを集積回路に一体形成する場合について、図25を用いて説明する。
実施の形態16のように、第5の絶縁膜308で覆われた素子形成領域45を形成する。第5の絶縁膜308は、実施の形態16の材料により形成することができる。またアンテナ材料にCu等の拡散が懸念される導電材料を用いる場合、第5の絶縁膜308は窒素を有する絶縁膜を少なくとも有するように形成するとよい。また集積回路を実装する無線メモリは、手で触れることが考えられるため、Na等のアルカリ金属の拡散が懸念される。そこで、第5の絶縁膜308は、窒素を有する絶縁膜を少なくとも有するように形成するとよいといえる。
その後、アンテナ502を形成する。アンテナは、印刷法、スパッタリング法、液滴吐出法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。組み合わせた方法として例えば、スパッタリング法、液滴吐出法、印刷法、フォトリソグラフィー法及び蒸着法のいずれかにより第1のアンテナを形成し、メッキ法(無電解メッキ、又は電解メッキ)により第1のアンテナを覆うように第2のアンテナを形成した、積層型アンテナがある。アンテナを液滴吐出法、又は印刷法により形成する場合、導電膜をパターニングする必要がないため、作製工程を低減することができ好ましい。
アンテナ材料には、Ag(銀)、Al(アルミニウム)、Au(金)、Cu(銅)、Pt(白金)等の導電材料を用いることができる。上記材料のうち配線抵抗が懸念される場合、アンテナを厚くすることにより配線抵抗を低減することができる。また、アンテナ形成面積が広いときには、アンテナの幅を広くすることで配線抵抗を低減することができる。また上述したように積層型アンテナとし、抵抗の低い材料で覆うことで配線抵抗を低減してもよい。一方、Cuのように抵抗が低いが、その拡散が懸念される導電材料は、アンテナの被形成面及び/又はアンテナの周囲を覆うように窒素を有する絶縁膜を形成するとよい。
液滴吐出法においては、溶媒としてテトラデカンに混入されたAgをノズルより滴下して、アンテナを形成することができる。このときAgの密着性を高めるため、アンテナ用基板上に酸化チタン(TiOx)からなる下地膜を形成してもよい。
アンテナには、接続端子503を形成するとよい。当該接続端子により、簡便に集積回路が有する配線と接続することができる。なお接続端子は、必ずしも設ける必要はなく、またアンテナの形状及び配置は図25に限定されるものではない。
以上のように形成されたアンテナに、圧力を加えて平坦性を向上させてもよい。その結果、アンテナを薄膜化することができる。加圧に加えて、加熱を施してもよく、さらに加圧処理と加熱処理とを同時に行うこともできる。液滴吐出法を用いる場合、溶媒を除去するために加熱処理を行う必要があるときは、加圧処理と加熱処理とを同時に行うとよい。
また、配線と、アンテナ502とを接続するため、第5の絶縁膜308に開口部を形成する。このとき、接続端子503の下方に開口部を形成すればよい。
以上、アンテナ502を配線上の第5の絶縁膜308に形成する場合を説明したが、配線と同一層に形成してもよい。
本実施の形態では、アンテナを集積回路上に直接形成する場合を説明したが、集積回路とは別の基板に、アンテナを形成し、これを張り合わせてもよい。
このように形成されるアンテナを実装することにより、無線メモリを形成することができる。
そして集積回路の剥離方法は、上記実施の形態のいずれかを用いることができる。
次いで、可撓性基板101の裏面に接着手段116を形成する。接着手段116には、マグネットやシール材を用いることができる。接着手段により、半導体装置等の本体へ、無線メモリを固定することができる。
(実施の形態18)
本実施の形態では、無線プロセッサ又は無線メモリ内の回路等に適用するTFT構造について説明する。
本発明の無線プロセッサは、代表的には実施形態(図1参照)で説明したような構成を有する。これらを構成する回路ブロックは、それぞれ異なる動作特性が要求される場合があり、対応して、素子構造も最適化することが好ましい。本実施の形態では、代表して無線プロセッサの構成について説明するが、無線メモリに対しても同様である。
例えば、無線プロセッサへの入力信号は電磁波であるから、入力端子に近い素子は、電磁界が強いほど高電圧が印加される。また、このような高電圧が生じないようにリミッタ回路が設けられる場合には、リミッタ回路には大電流が流れ得る。そのような素子には信頼性の高い素子構造を採用することが好ましく、例えば、シングルドレイン構造よりもLDD構造を採用する、又は、ゲート絶縁膜を厚くするといった構造を採用することが好ましい。無線プロセッサにおいて、このようなLDD構造やゲート絶縁膜を厚くしたTFT構造は、RF回路5001に接続される回路の入力部分に適用するとよい。例えば電源回路5002に接続される回路の入力部分、クロック生成回路5003に接続される回路の入力部分、又はデータ復調回路5004に接続される回路の入力部分が挙げられる。また、LDD構造やゲート絶縁膜を厚くしたTFT構造は、リミッタ回路に適用するとよい。
一方、クロック生成回路5003や電源回路5002は、最も周波数の高い入力信号を入力とするために、高速動作が要求される。従って、そのような回路を構成する素子には高速動作が可能なTFT構造を採用することが好ましい。例えば、チャネル長を短くする、シングルドレイン構造とする、又は、ゲート絶縁膜を薄くする、といった構造を採用することが好ましい。
また、入力信号は、容量素子を介してアンテナ部分と内部回路を切り離す場合が多い。その場合、容量素子の2端子の電位の大小関係がいれかわることからMOS容量を用いることができない。そのような容量素子には、例えば、膜質の優れたゲート絶縁膜を活かして、半導体活性層にあらかじめドープを行った容量素子を用いることが好ましい。無線プロセッサにおいて、このようなTFT構造を有する容量素子としては、電源回路5002、クロック生成回路5003、又はデータ復調回路5004の入力部分に用いられる容量素子が挙げられる。
一方、CPUインターフェース5006やメモリ5008、CPU5007では、デジタル信号が扱われ、動作周波数も入力信号と比べて低いため、例えばLDD構造といった、信頼性を重視した構成を採用するとよい。
(実施の形態19)
本発明の無線プロセッサ又は無線メモリを実装した半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら半導体装置の具体例を図26、図27に示す。
図26(A)はテレビ受像器であり、筐体5601、支持台5602、表示部5603などにより構成されている。テレビ受像器には本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ5604を本体に張り付けるなどして実装することで、無線メモリ5604に格納されたデータをテレビ受像器に読み込んで使用することが可能となる。
図26(B)はノート型のパーソナルコンピュータであり、本体5611、筐体5612、表示部5613、キーボード5614などにより構成されている。ノート型のパーソナルコンピュータには本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ5615を本体に張り付けるなどして実装することで、無線メモリ5615に格納されたデータをノート型のパーソナルコンピュータに読み込んで使用することが可能となる。
図26(C)は携帯情報端末であり、本体5621、表示部5622、操作キー5623、モデム5624等を含む。携帯情報端末には本発明の無線メモリのドライバが組み込まれている。本発明の無線メモリ5625を本体に張り付けるなどして実装することで、無線メモリ5625に格納されたデータを携帯情報端末に読み込んで使用することが可能となる。
図26(D)は電子ブックであり、本体5631、表示部5632、操作キー5633等を含む。また、電子ブックには本発明の無線メモリ5634のドライバが組み込まれている。本発明の無線メモリ5634を本体に張り付けるなどして実装することで、無線メモリ5634に格納されたデータを電子ブックに読み込んで使用することが可能となる。
図27(A)は携帯情報端末であり、本体2001、表示部2002、操作キー2003、モデム2004等を含み、本発明の無線プロセッサ2005が貼り付けられている。図27(A)ではモデム2004が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体2001に内蔵されていてもよい。本発明の無線プロセッサインターフェースにより、プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。
図27(B)は携帯電話機であり、本体2101、表示部2102、音声入力部2103、音声出力部2104、操作キー2105、外部接続ポート2106、アンテナ2107等を含み、本発明の無線プロセッサ2108が貼り付けられている。なお、表示部2102は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。
図27(C)は電子カードであり、本体2201、表示部2202、接続端子2203等を含み、電子カードの近距離に本発明の無線プロセッサ2204が配置されている。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。勿論電子カードに、無線プロセッサを貼り付けてもよい。なお、図27(C)では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の無線プロセッサを用いることができる。
図27(D)は電子ブックであり、本体2301、表示部2302、操作キー2303等を含み、本発明の無線プロセッサ2304が貼り付けられている。また電子ブックには、モデムが本体2301に内蔵されていてもよい。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。
図27(E)はシート型のパーソナルコンピュータであり、本体2401、表示部2402、キーボード2403、タッチパッド2404、外部接続ポート2405、電源プラグ2406等を含み、本発明の無線プロセッサ2407が貼り付けられている。本発明の無線プロセッサインターフェースにより、無線プロセッサを容易に組み込むことが可能となり、機能や性能の向上を行うことが可能となる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態の電子機器は実施の形態1乃至18に示したいずれの構成とも組み合わせて実施することができる。
本発明の無線プロセッサを示した図である 本発明の無線プロセッサ及び半導体装置を示した図である 本発明の無線プロセッサをパーソナルコンピュータに実装した図である 本発明の無線プロセッサインターフェースを示した図である 本発明の電波インターフェースを示した図である 本発明の無線プロセッサ及び半導体装置を示した図である 本発明の無線プロセッサ又は無線メモリの使用形態を示した図である 本体のプロセッサと非互換である、本発明の無線プロセッサを増設した場合の図である 本発明の無線メモリを示した図である 本発明の無線メモリを示した図である 本発明の無線メモリを示した図である 本発明の無線メモリを示した図である 本発明の無線メモリを示した図である 本発明の無線プロセッサ又は無線メモリを示した図である 本発明の無線プロセッサ又は無線メモリを示した図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリの作製工程図である 本発明の無線プロセッサ又は無線メモリを示した図である 本発明の無線プロセッサ又は無線メモリを示した図である 本発明の無線プロセッサ又は無線メモリ及びアンテナを示した図である 本発明の無線メモリを実装した半導体装置を示した図である 本発明の無線プロセッサを実装した半導体装置を示した図である
符号の説明
11 金属膜
12 被剥離層
13 酸化物
14 支持基板
15 第1の接着剤
16 第2の接着剤
30 剥離層
32 開口部
33 支持基板
34 穴
35 エッチング剤
36 絶縁膜
36a 窒化珪素膜
36b 酸化窒化珪素膜
45 素子形成領域
53 導電膜
54 レジストマスク
100 演算処理手段
101 可撓性基板
102 記憶手段
103 電源回路
104 インターフェース
105 アンテナ
110 可撓性基板
116 接着手段
210 第1の基板
211 金属膜
212 酸化珪素膜
213 反応物
214 島状の半導体膜
215 N型TFT
216 N型TFT
217 P型TFT
218 容量素子
219 マスク
220 レジストマスク
221 低濃度不純物領域
222 レジストマスク
223 高濃度不純物領域
224 レジストマスク
225 絶縁膜
226 絶縁膜
227 層間絶縁膜
228 導電膜
230 不純物領域
301 第1の絶縁膜
302 半導体膜
303 絶縁膜
304 ゲート電極
304a 第1の導電膜
304b 第2の導電膜
305 絶縁膜
306 絶縁膜
307 配線
308 第5の絶縁膜
309 チャネル保護層
502 アンテナ
503 接続端子
2001 本体
2002 表示部
2003 操作キー
2004 モデム
2005 無線プロセッサ
2101 本体
2102 表示部
2103 音声入力部
2104 音声出力部
2105 操作キー
2106 外部接続ポート
2107 アンテナ
2108 無線プロセッサ
2201 本体
2202 表示部
2203 接続端子
2204 無線プロセッサ
2301 本体
2302 表示部
2303 操作キー
2304 無線プロセッサ
2401 本体
2402 表示部
2403 キーボード
2404 タッチパッド
2405 外部接続ポート
2406 電源プラグ
2407 無線プロセッサ
3000 無線メモリ
3003 RF回路
3004 電源回路
3005 クロック生成回路
3006 データ復調回路
3007 負荷変調回路
3008 メモリインターフェース
3009 不揮発性メモリ
3010 揮発性メモリ
3101 半導体装置
3102 無線メモリドライバ
3103 無線メモリ
3104 無線メモリ
3105 無線メモリ
3200 半導体装置
3201 CPU
3202 PCIインターフェース
3203 DRAMインターフェース
3204 DRAM
3205 サウスブリッジ
3206 グラフィックス
3207 無線メモリドライバ
3208 ディスプレイ
3209 ROM
3210 キーボード
3211 無線メモリ
3301 無線メモリドライバ
3302 PCIインターフェース
3303 制御回路
3304 電波インターフェース
3401 本体
3402 ディスプレイ
3403 キーボード
3404 無線メモリ
5000 無線プロセッサ
5001 RF回路
5002 電源回路
5003 クロック生成回路
5004 データ復調回路
5005 負荷変調回路
5006 CPUインターフェース
5007 CPU
5008 メモリ
5100 半導体装置
5101 CPU
5102 記憶手段
5103 グラフィックス
5104 ディスプレイ
5105 インターフェース
5106 ハードディスク
5107 キーボード
5108 無線プロセッサインターフェース
5109 無線プロセッサ
5200 無線プロセッサインターフェース
5201 PCIインターフェース
5202 制御回路
5203 電波インターフェース
5301 半導体装置
5302 無線プロセッサインターフェース
5303 無線プロセッサ
5304 無線プロセッサ
5305 無線プロセッサ
5401 本体
5402 ディスプレイ
5403 キーボード
5404 無線プロセッサ
5501 CPU
5506 ハードディスク
5508 無線プロセッサインターフェース
5509 無線プロセッサ
5510 CPU
5511 メモリ
5601 筐体
5602 支持台
5603 表示部
5604 無線メモリ
5611 本体
5612 筐体
5613 表示部
5614 キーボード
5615 無線メモリ
5621 本体
5622 表示部
5623 操作キー
5624 モデム
5625 無線メモリ
5631 本体
5632 表示部
5633 操作キー
5634 無線メモリ
5701 発振回路
5702 変調回路
5703 増幅回路
5704 アンテナ
5705 復調回路
5706 増幅回路
5707 バンドパスフィルタ
5708 データ送信経路
5709 データ受信経路


Claims (2)

  1. 第1のアンテナ、マグネット、及び可撓性基板上に設けられたトランジスタを用いた素子形成領域を有するプロセッサであって、
    前記プロセッサは、前記マグネットによってパーソナルコンピュータの本体に貼り付けられ、
    前記パーソナルコンピュータは、ディスプレイを有し、
    前記パーソナルコンピュータの本体は、第2のアンテナを有し、
    前記プロセッサと前記パーソナルコンピュータは、前記第1のアンテナ及び前記第2のアンテナを介して無線によりデータの送受信を行うプロセッサであって、
    前記プロセッサは、ID番号を有し、前記ID番号が読み出された場合に認識されることを特徴とするプロセッサ。
  2. 第1のアンテナ、マグネット、及び可撓性基板上に設けられたトランジスタを用いた素子形成領域を有するプロセッサであって、
    前記プロセッサは、前記マグネットによってパーソナルコンピュータの本体に貼り付けられ、
    前記パーソナルコンピュータは、ディスプレイを有し、
    前記パーソナルコンピュータの本体は、第2のアンテナを有し、
    前記プロセッサと前記パーソナルコンピュータは、前記第1のアンテナ及び前記第2のアンテナを介して無線によりデータの送受信を行うプロセッサであって、
    前記プロセッサは、前記パーソナルコンピュータの一つに対して複数設けられおり、
    前記複数のプロセッサは、それぞれID番号を有し、前記ID番号が異なるタイミングで読み出され、前記ID番号が読み出されたプロセッサが選択的に認識されることを特徴とするプロセッサ。
JP2005205951A 2004-07-14 2005-07-14 プロセッサ Expired - Fee Related JP5303096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205951A JP5303096B2 (ja) 2004-07-14 2005-07-14 プロセッサ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004207824 2004-07-14
JP2004207810 2004-07-14
JP2004207810 2004-07-14
JP2004207824 2004-07-14
JP2005205951A JP5303096B2 (ja) 2004-07-14 2005-07-14 プロセッサ

Publications (3)

Publication Number Publication Date
JP2006054446A JP2006054446A (ja) 2006-02-23
JP2006054446A5 JP2006054446A5 (ja) 2008-09-04
JP5303096B2 true JP5303096B2 (ja) 2013-10-02

Family

ID=36031680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205951A Expired - Fee Related JP5303096B2 (ja) 2004-07-14 2005-07-14 プロセッサ

Country Status (1)

Country Link
JP (1) JP5303096B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425094B1 (ko) 2010-06-10 2014-08-01 에스티에스반도체통신 주식회사 고체 상태 디스크
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876900A (ja) * 1994-09-08 1996-03-22 Iwaki Electron Corp Ltd カードコンピュータ
JP2001076108A (ja) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd 非接触icカード通信装置
JP3715518B2 (ja) * 2000-08-23 2005-11-09 日本電信電話株式会社 非接触応答装置
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4481632B2 (ja) * 2003-12-19 2010-06-16 株式会社半導体エネルギー研究所 薄膜集積回路

Also Published As

Publication number Publication date
JP2006054446A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
KR101328152B1 (ko) 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치
JP5072210B2 (ja) 半導体装置の作製方法
US9941115B2 (en) Method for manufacturing semiconductor device
US7840188B2 (en) Semiconductor device
KR101261031B1 (ko) 트랜지스터를 포함하는 장치의 제작방법
KR101191094B1 (ko) 무선 칩 및 그 제조 방법
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
US7696024B2 (en) Semiconductor device and manufacturing method thereof
US20080203477A1 (en) Semiconductor device
US20070052088A1 (en) Integrated circuit device
US20100245190A1 (en) Heatlth data collecting system and semiconductor device
US20070159353A1 (en) Film-like article and method for manufacturing the same
JP5132169B2 (ja) 半導体装置の作製方法
JP5303096B2 (ja) プロセッサ
JP4731919B2 (ja) フィルム状物品
JP5137356B2 (ja) 集積回路装置
JP5072217B2 (ja) 半導体装置の作製方法
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP5072196B2 (ja) 半導体装置の作製方法
JP4749102B2 (ja) 半導体装置の作製方法
JP4624093B2 (ja) 半導体装置及びidタグ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees