JP4624093B2 - 半導体装置及びidタグ - Google Patents
半導体装置及びidタグ Download PDFInfo
- Publication number
- JP4624093B2 JP4624093B2 JP2004362417A JP2004362417A JP4624093B2 JP 4624093 B2 JP4624093 B2 JP 4624093B2 JP 2004362417 A JP2004362417 A JP 2004362417A JP 2004362417 A JP2004362417 A JP 2004362417A JP 4624093 B2 JP4624093 B2 JP 4624093B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- line
- supply line
- transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
ル内の記憶素子であるトランジスタのゲート電極に接続されている。
本発明の半導体素子を有する半導体装置について、図1を用いて説明する。IDタグを含む半導体装置、データ保持手段(メモリセルアレイ)11及び電源制御手段21の2つの要素を含むことを特徴とする。
ここでは、REB線がHiレベル、CEB線がLoレベルの時には読み出しをせず、REB線がLoレベル、CEB線がLoレベルの時には読み出しを行う形態について説明する。なお、図3のタイミングチャートは、あるタイミング(時間)における各配線の電位を示す波形を表す。また、各配線の電位を示す波形の中で、点線で示している部分は、浮遊状態(不定状態、フローティング状態等)であることを示す。さらに、ビット線Bxとワード線Wyによって選択されるメモリセルに記憶されているデータはHiレベル(1)、ビット線Bx+1とワード線Wyによって選択されるメモリセルに記憶されているデータはLoレベル(0)とする。
本発明の半導体装置の一形態であるパネルについて図6(A)、図6(B)、図7を用いて説明する。パネルは、基板406上に、複数の画素を有する画素部401と、複数のトランジスタを含む駆動回路402、403を有する(図6(A)参照)。駆動回路402、403は、基板406に一体形成せずに、外付けにしたり、COG方式等により基板406上に実装したりしてもよい。従って、表示手段とは、画素部401のみ、又は画素部401と駆動回路402、403に相当する。また、パネルは、基板406上に、VRAM(Video Random Access Memory)、RAM又はROMに相当する記憶手段404と、CPU405を有する。さらに、パネルは、基板406上に、駆動回路402、403、記憶手段404及びCPU405を制御する信号を供給する入力端子409を有する。入力端子409には、接続フィルム408を介して、ビデオ信号等の信号や電位が供給される。また、パネルは、画素部401と駆動回路402、403を囲むシール材(図示せず)を有し、基板406と対向基板407は、前記シール材により貼り付けられている。なお、図示するパネルでは、対向基板407は、画素部401と駆動回路402、403上のみに設けているが、基板406全面に設けてもよい。但し、CPU405は、発熱する恐れがあるため、前記CPU405に接するように、放熱板を設けるとよい。
本発明のIDタグ(RFIDタグ、ICタグ、電子タグともいう)の構成について、図8(A)〜図8(E)を用いて説明する。本発明のIDタグ306は、記憶手段301、制御手段302及び電源発生手段303を含む半導体集積回路(ICチップ)と、アンテナ305とを有する(図8(A)参照)。なお、半導体集積回路としては、単結晶半導体基板を用いた半導体素子(MOSFET、バイポーラトランジスタ、インダクタ等)、又は半導体薄膜を用いた半導体素子(TFT、有機トランジスタ、ダイオード、MIM素子等)で形成することができる。
本実施の形態では、半導体装置の作製方法、主にフレキシブル基板への半導体集積回路の転写工程について、図12(A)〜図13(C)を用いて説明する。
本実施の形態では、本発明の半導体装置に内蔵される半導体集積回路の製造方法、特に上記実施の形態と異なる剥離工程について説明する。薄膜トランジスタ等、その他の構成は、上記実施の形態と同様であるため同一番号を付し、説明を省略する。
実施の形態4又は実施形態5において、アンテナが形成されている第2の基板を用いて作製した半導体装置について図16を用いて説明する。
12 出力バス
13 メモリセル
14 セレクタ回路
15 第一のデコーダ回路
16 第二のデコーダ回路
17 プリチャージ手段
18 トランジスタ
19 トランジスタ
21 電源制御手段
22 高電位電圧電源線(VDD)
23 低電位電圧電源線(VSS)
24 記憶素子
25 記憶素子
31 トランジスタ
32 トランジスタ
33 インバータ
34 アナログスイッチ
35 アナログスイッチ
36 アナログスイッチ
401 画素部
402 駆動回路
403 駆動回路
404 記憶手段
405 CPU
406 基板
407 対向基板
408 接続フィルム
409 入力端子
411 TFT
412 容量素子
414 配向膜
415 液晶層
416 配向膜
417 対向電極
418 シール材
419 素子群
420 素子群
421 基板
422 制御部
423 命令レジスタ
428 偏光板
450 パッド
301 記憶手段
302 制御手段
303 電源発生手段
304 半導体集積回路(ICチップ)
305 アンテナ
306 IDタグ
307 リーダライタ
308 基板
309 TFT群
310 基板
311 導電層
312 絶縁層
313 基板
315 接着剤
320 リーダライタ
321 表示部
322 品物
323 IDタグ
324 リーダライタ
325 IDタグ
326 商品
331 導電層
335 アンテナ
336 絶縁膜
337 配線
338 配線
341 層間絶縁膜
345 アンテナ
348 アンテナ
349 層間絶縁膜
351 アンテナ
353 基板
354 接着剤
361 アンテナ
363 基板
364 接着剤
800 基板
801 金属膜
802 酸化物膜
803 金属酸化膜
804 下地膜
805 半導体膜
806 TFT
807 ゲート絶縁膜
808 ゲート電極
809 層間絶縁膜
810 配線
811 層間絶縁膜
812 パッド
813 保護層
814 両面テープ
815 基板
816 基板
817 接着剤
818 フレキシブル基板
819 剥離層
821 溝
822 気体又は液体
371 フレキシブル基板
372 アンテナ
374 絶縁膜
375 ドレイン電極
9101 本体
9102 表示部
9301 本体
9302 表示部
9201 本体
9202 表示部
9701 表示部
9702 表示部
9104 駆動回路
9103 機能回路
9601 本体
9602 ICチップ
9603 モジュール端子
9604 RAM
9605 ROM
9606 CPU
9607 RAM
Claims (6)
- メモリセルを複数有するデータ保持手段と、電源制御手段と、を有し、
前記メモリセルは、ワード線と、前記ワード線と交差するように設けられたビット線と、第1の電源線と、第2の電源線と、トランジスタと、を有し、
前記トランジスタのゲートは前記ワード線に電気的に接続され、
前記トランジスタのソースとドレインの一方は前記ビット線に電気的に接続され、
複数の前記メモリセルのうち少なくとも1つのメモリセルにおいて、前記トランジスタのソースとドレインの他方は前記第1の電源線に電気的に接続され、複数の前記メモリセルのうち他のメモリセルにおいて、前記トランジスタのソースとドレインの他方は前記第2の電源線に電気的に接続され、
前記電源制御手段は、第1の電圧電源線と、第2の電圧電源線と、第1のスイッチと、第2のスイッチと、を有し、
前記第1のスイッチは、アドレス選択線の電位に応じて前記第1の電圧電源線と前記第1の電源線との導通・非導通を制御し、
前記第2のスイッチは、前記アドレス選択線の電位に応じて前記第2の電圧電源線と前記第2の電源線との導通・非導通を制御し、
前記第1の電圧電源線に与えられる電位は、前記第2の電圧電源線に与えられる電位よりも高いことを特徴とする半導体装置。 - メモリセルを複数有するデータ保持手段と、電源制御手段と、セレクタ回路と、を有し、
前記メモリセルは、ワード線と、前記ワード線と交差するように設けられたビット線と、第1の電源線と、第2の電源線と、トランジスタと、を有し、
前記トランジスタのゲートは前記ワード線に電気的に接続され、
前記トランジスタのソースとドレインの一方は前記ビット線に電気的に接続され、
複数の前記メモリセルのうち少なくとも1つのメモリセルにおいて、前記トランジスタのソースとドレインの他方は前記第1の電源線に電気的に接続され、複数の前記メモリセルのうち他のメモリセルにおいて、前記トランジスタのソースとドレインの他方は前記第2の電源線に電気的に接続され、
前記電源制御手段は、第1の電圧電源線と、第2の電圧電源線と、第1のスイッチと、第2のスイッチと、を有し、
前記セレクタ回路は、第3のスイッチを有し、
前記第1のスイッチは、アドレス選択線の電位に応じて前記第1の電圧電源線と前記第1の電源線との導通・非導通を制御し、
前記第2のスイッチは、前記アドレス選択線の電位に応じて前記第2の電圧電源線と前記第2の電源線との導通・非導通を制御し、
前記第3のスイッチは、前記アドレス選択線の電位に応じて前記ビット線と出力バスとの導通・非導通を制御し、
前記第1の電圧電源線に与えられる電位は、前記第2の電圧電源線に与えられる電位よりも高いことを特徴とする半導体装置。 - 請求項2において、
前記第3のスイッチは、N型トランジスタ及びP型トランジスタを有するアナログスイッチであることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一において、
前記第1のスイッチ及び前記第2のスイッチの各々は、N型トランジスタ及びP型トランジスタを有するアナログスイッチであることを特徴とする半導体装置。 - 請求項1乃至4のいずれか一に記載の半導体装置は、マスクROM、PROM、EPROM、EEPROM、またはフラッシュメモリであることを特徴とする半導体装置。
- 請求項1乃至5のいずれか一に記載の半導体装置を搭載したことを特徴とするIDタグ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362417A JP4624093B2 (ja) | 2003-12-19 | 2004-12-15 | 半導体装置及びidタグ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423752 | 2003-12-19 | ||
JP2004362417A JP4624093B2 (ja) | 2003-12-19 | 2004-12-15 | 半導体装置及びidタグ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005203079A JP2005203079A (ja) | 2005-07-28 |
JP2005203079A5 JP2005203079A5 (ja) | 2008-01-17 |
JP4624093B2 true JP4624093B2 (ja) | 2011-02-02 |
Family
ID=34829371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004362417A Expired - Fee Related JP4624093B2 (ja) | 2003-12-19 | 2004-12-15 | 半導体装置及びidタグ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4624093B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1803154B1 (en) | 2004-09-09 | 2010-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
EP1770610A3 (en) * | 2005-09-29 | 2010-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2007043602A1 (en) * | 2005-10-14 | 2007-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system using the semiconductor device |
WO2007060904A1 (en) | 2005-11-25 | 2007-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
JP2010079984A (ja) * | 2008-09-25 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置の駆動方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001527683A (ja) * | 1998-03-20 | 2001-12-25 | シリコン アクエリアス インコーポレイテッド | ダイナミックランダムアクセスメモリ製造プロセスを用いて製造される電気的にプログラム可能なリードオンリメモリおよびそのプログラム方法 |
WO2002023553A1 (de) * | 2000-09-13 | 2002-03-21 | Siemens Aktiengesellschaft | Organischer datenspeicher, identifizierungsmarke (rfid-tag) mit organischem datenspeicher, verwendungen eines organischen datenspeichers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137194A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 半導体記憶装置 |
JPH0736425B2 (ja) * | 1989-01-31 | 1995-04-19 | 株式会社東芝 | 半導体記憶装置 |
JPH0689591A (ja) * | 1992-09-09 | 1994-03-29 | Nippon Telegr & Teleph Corp <Ntt> | 読み出し専用メモリ |
JPH0773689A (ja) * | 1993-09-03 | 1995-03-17 | Nec Kyushu Ltd | 半導体記憶回路 |
-
2004
- 2004-12-15 JP JP2004362417A patent/JP4624093B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001527683A (ja) * | 1998-03-20 | 2001-12-25 | シリコン アクエリアス インコーポレイテッド | ダイナミックランダムアクセスメモリ製造プロセスを用いて製造される電気的にプログラム可能なリードオンリメモリおよびそのプログラム方法 |
WO2002023553A1 (de) * | 2000-09-13 | 2002-03-21 | Siemens Aktiengesellschaft | Organischer datenspeicher, identifizierungsmarke (rfid-tag) mit organischem datenspeicher, verwendungen eines organischen datenspeichers |
Also Published As
Publication number | Publication date |
---|---|
JP2005203079A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319633B2 (en) | Semiconductor device | |
JP6513875B2 (ja) | 半導体装置 | |
KR101328152B1 (ko) | 무선 프로세서, 무선 메모리, 정보 처리 시스템, 및반도체장치 | |
KR101304955B1 (ko) | 반도체 장치 및 그 동작 방법 | |
CN1925155B (zh) | 集成电路装置 | |
JP5072210B2 (ja) | 半導体装置の作製方法 | |
EP3640925B1 (en) | Method for manufacturing flexible array substrate | |
TWI409703B (zh) | 半導體裝置 | |
JP2005204493A (ja) | 半導体装置及び半導体装置の駆動方法 | |
JP5358731B2 (ja) | 半導体装置 | |
TW201901856A (zh) | 半導體裝置 | |
JP5256310B2 (ja) | 半導体装置 | |
US9384439B2 (en) | Semiconductor device and communication system | |
JP4624093B2 (ja) | 半導体装置及びidタグ | |
JP2006109429A (ja) | 無線チップ | |
JP5303096B2 (ja) | プロセッサ | |
JP5376704B2 (ja) | 半導体装置 | |
JP4989847B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |