JPS58137194A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＭＯ８ＦＥＴ（絶縁ゲート型電界効果トラ
ンジスタ）で構成された続出し専用の半導体記憶装置に
関する。

固定マスク＃Ｍｌ（、ＯＭ　（リード・オンリー・メモ
リ）又はプログラマブルＲＯＭのメモリアレイは第１図
に示すように、列方向に配置させた配憶用ＭＯ８ＦＥＴ
ＱＭのドレインが共通接続されて、データ１ＩＩＤＩな
いしＤｍが構成され、行方向に配置された記憶用ＭＯ８
ＦＥＴＱＭのゲートが共通接続され又ワードｌｉ　Ｗ　
ｔないしＷｎが構成されている。上記データ線り、ない
しＤｍは、カラム選択スイッチＭＯ８ＦＢＴＱＹ□ない
しＱ、ｍ’ｔ’介して共通データ嶺ＯＤに接続されてい
る。上記ワードＭＩ　Ｗ　＋　ないしＷ　は、Ｘデコー
ダ回路Ｘ−Ｄｏ凡の出力信号で択一的に選択される。着
た、上記スイッチＭＯ８Ｆｍｌ！１ＴＱＹ、ないしＱＹ
ｍ　ｋｌ、Ｙデ：ｙ−ダ回路Ｙ−ＤＯｈの出力信号で択
一的に選択される。

この共通データｉＩ／ｌｌ０Ｄは、センス７７１８人の
入力端子に接続されている。すなわち、増幅ＭＯ８ＦＥ
ＴＱ、のソースに上記共通データ、＠ＯＤがｍ繞され、
ぞのケートにＭｏ５Ｆ口ＴＱｔ　−Ｑｔで形成された分
圧電圧がバイアス電圧として印加されている。上記増＄
ＭＯＩ９ＦｇＴＱ、のドレインに負荷ＭＯ８ＦｇＴＱ、
が設けられ、ゲート接地、ソース入力のセンスアンプが
構成される。

オた、上記共通データーＯＤと電源電圧■。、との間に
は、上記バイアス電圧を受けるクランプ用ＭＯ８ＦｇＴ
Ｑ、が設けられている。

このクランプ用Ｍ０８ＦＢＴＱ、は、選択された記憶用
ＭＯ８ＦｇＴＱＭがオンして、接地電位のようなロウレ
ベルｖｌＩ！み出したとき、共通データ＠ＯＤが必要以
上にロウレベルに低下することを防止する。これにより
、ロウレベル読み出し後のハイレベル読み出しの動作ス
ピードの低下を防止する。

ところが、選択されたワード−の記憶用Ｍ０８ＦＦ、Ｔ
ＱＭがオンしている場合、そのデーターは接地電位のよ
うなロウレベルまで低下している。

したがって、次の選択動作でハイレベルｔ−ｍ−み出す
とき、データーのハイレベルの立ち上りスピードが遅く
なるという欠点がある。

この発明の目的は、読み出し動作の高速化を図った半導
体記憶１ｔｔｒＩｔを提供することｋある。

この発明の他の目的は、以下の説明及び図面から明らか
Ｋなるであろう。

以下、この発明を実施例とともに詳細に説明する。

第２図には、この発明の一実施例の回路図が示されてい
る。

メモリアレイＭ−ＡｈＹは、列方向に配置された記憶用
Ｍ　ＯＳ　ｋ’　Ｅ　Ｔ　Ｑ　Ｍのドレインが共通接続
されて、データＡＩＤ、ないしＤｍが構成され、行方向
に配憶された記憶用ＭＯ８ＦＷＴＱＭのゲートが共通接
続されて、ワードｌＩＩ　Ｗ　ｔ　ないしＷｎが構成さ
れる。この実施例では、データ層り、ないしＤｍの読み
出しロウレベルが必要以上に落ち込むのを防止し又、そ
の高速動作を図るために各データ線ＤＩ　ないしＤｍと
電源電圧■ＣＣとの間にクランプ用ＭＯ８ＦｇＴＱ□な
いしＱｌｍが設けられている。これらのＭＯ８ＦＥＴＱ
ｕないしＱｓｍのゲートには、分圧Ｍ　ＯＳ　Ｆ　ＩＥ
　Ｔ　Ｑ’＋　−Ｑ’＊で形成されたクランプ用の基準
電圧が印加されている。

なお、各データ＠　Ｄ　ｔないしＤｍには、負荷手段な
いしプリチャージ手段が設けられるものであるが、同図
では省略されている。

さらに、この実施例では、特に制限されないが非選択デ
ータ層の記憶用ＭＯ８ＦＥＴＱＭでの無効な電流消費を
削減するために、列方向に配置された配憶用ＭＯ８Ｆｇ
ＴＱＭのソースが共通接続されている。そして、この共
通ソースと接地電位の間には、スイッチＭＯ８ＦＥＴＱ
Ｙ−ないしＱ　Ｙ′−が設けられている。

上記各データｌｌＩＤ１ないしＤｍは、カラム選択スイ
ッチＭ　０８　Ｆ　ＥＴ　Ｑｙ　＊ないしＱＹｍｖ介し
て共通データ＠０ＤｆＣ＊Ｍｌ、ｉＬれ−Ｃいｌ。

上記ワード１１　Ｗ　＋ないしＷｎは、Ｘデコーダ回路
Ｘ−Ｄｏｎの出力信号で択一的に選択される。

着た、上記カラム選択スイッチＭ　Ｏ８ｋ’　ｆＥ　Ｔ
ＱＹｌなゝ゛ＬＱ！ｍ及びスイッチＭｏ５ｋ゛ｉ、ｒｃ
ａＹ；ないしＱＹＩＴｌは、それぞれＹデコーダｌ！２
１路Ｙ−Ｄ。

凡の出力信号により択一的に選択される。

これらノＸ、　　Ｙテコ−１ｒ回ｕＸ−１）ＯＲ，Ｙ　
−ＤＯ）ｌの人力には、図示しないアドレスバッファ回
路からのアドレス信号が印刀口される。

上記共通データーＣＤは、センスアンプＳＡの入力端子
に接続され又いる。すなわち、増＠ＭＯ８ＦＥＴＱ４の
ソースに上記共通データー〇Ｄが接続され、そのケート
ＫＭＯ８）’ＥＴＱ、、Ｑ。

で形成された分圧電圧がバイアス電圧として印７ＪＯさ
れている。上記ＭＯ８ＦｇＴＱ、のドレインには負荷Ｍ
Ｏ８ＦＥＴＱ、が設けられ、グー）ＷＩ地のソース人力
のセンスアンプが構成される。

なお、上記各データーＤ１ないしＤｍにクランプ用Ｍ　
ＯＳ　Ｆ　Ｅ　Ｔ　Ｑｓ＋ないしＱｌｍが設けられてい
るので、共通データ縁Ｏａでの電圧クランプが必要がな
いため、第１図に示すようなりランプ用Ｍｏ５ｔ’ｇＴ
Ｑｉが削除しである。

また、センスアンプＳＡの出力信号ＯＵＴは、図示しな
い出力バッファ回路に伝えられ、ここから読み出しＷ１
１信号が得られる。

固足マスク型ＲＯＭでは、以上の各回路が公知の半導体
集積回路技術によって、１個の半導体基板上において形
成される。

また、プログラマブルＲＯＭでは、上記各回路の他Ｋ１
．電気的書き込みのための高電圧が選択された記憶用Ｍ
Ｏ８ＦＥＴＱＭのドレイン及びゲートに印加する回路が
付加される。この場合、記憶用ＭＯ８ＦｇＴＱＭ＆Ｃは
、公知のように書き込み情報を保持するためのフローテ
ィングゲートが設けられるものである。

この場合、固定マスク型）ｔＯＭにあっては、記憶用Ｍ
Ｏ８ＦＢＴＱＭのゲート膜厚等を書き込みデータに応じ
て異ならせることにより、ワード縁適訳電圧に対するそ
のしきい値電圧を異ならせるものである。−万、プログ
ラマブル凡ＯＭにあっては、上記電気的書き込みにより
フローティングゲートの電荷蓄積の有無により、上紀固
足マスクｆ！ｉ凡ＯＭと同様に、そのしきい値電圧を異
ならせるものである。したがって、読み出し動作という
観点から見た場合、固定マスク型ｉ（、ＯＭもプログラ
マブルにＯＭも、同様の動作を行なうものである。

この実施例では、各データＩｌｋクラン１用ＭＯ８Ｆ　
ＥＴ　Ｑｓ＋ないし９８ｍが設けられているのでワード
線選択に対してオンし１いる記憶用ＭＯ８ＦＥＴがあっ
ても、そのデータ線のレベルは接地電位のようなロウレ
ベルまで大きく低下しない。

したがって、任意のアドレス＠ＩＫロウレベル読み出し
後ハイレベルの反転銃み出しが行なわれるものとし又も
、データー及び共通チーターの信号振幅が必要最小に小
さくできるから、高速読み出しが実現できる。

また、列方向に配置された記憶用Ｍ　０８　ｋ’　ｇ　
ＴＱＭのソースを共通化し℃、スイッチＭＯ８ＦＥＴＱ
Ｙ’ｌないしＱＹｒｎを設けた場合には、ワード層が選
択され、データ線が非選択とされる（ｍｌ）個の記憶用
ＭＯ８ＦＥＴＱＭのうち、オンしているものがあっても
、上記スイッチＭ　０８　Ｆ　Ｅ　ＴＱＹ’、等がオフ
しているので、無効な電流消費を防止することができる
から、大幅な低消費電力化を図ることができる。

なり、プログラマブルｉｔ　ＯＭ　Ｋあっ工は、書き込
み動作において、Ｓ択されたテータ層には高電圧の下に
比較的太きな電流が供給される。この場合、Ｐ記共通ソ
ースに設けられオフし℃いるスイッチＭ０８ＦｇＴＱＹ
−等のオン抵抗によっ又、共通ソースの電位が上昇する
。このため、この選択されたデータ１ｌｌｋ設けられ、
ワード線が非選択とされる（ｎ−ＩＮｍの非選択記憶用
ＭＯ８ＦｇＴＱＭのしきい値電圧を、その基板効果によ
って鳥（することができる。したがって、非選択記憶用
ＭＯ８に’ｇＴＱＭの書き込み時の高電圧によるリーク
電流が小さくできることより、選択された記憶用ＭＯ８
ＦＥＴＱｍへの書き込み電流が太き（できるため、書き
込み動作の＾連化も図られるという利点を有する。

また、士紀プログラマブルｋＬＯＭにおける書き込み時
に、クランプ用Ｍ　０８　Ｆ　ＥＴ　Ｑｓ＋等は、理論
的にはオフするものであるが、そのリーク電流を防止す
るため、書き込み制御信号等圧よりそのゲート電圧を接
地電圧のようなロウレベルに切り換えるようにするもの
としてもよい。

この発明は前記実施例に＠足されない。

センスアンプＳＡの具体的構成は、樵々変史できるもの
である。また、アドレスバッファ回路。

デコーダ回路等の周辺回路は、ダイナミック型縮理回路
又はスタティック型論理回路のいずれで構成するもので
あってもよい。

また、第２図のメモリアレイＭ−ＡＲＹにおいて、列方
向に配置された記憶用Ｍ　ＯＳＦ　Ｅ　Ｔ　Ｑ　Ｍのソ
ースの共通化に替え、行方向に配置された記憶用ＭＯ８
ＦＥＴＱＭのソースを共通化するとともに、接地電位と
の間に対応するワード巌選択信号を受けるスイッチＭＯ
Ｓ　Ｆ　ＥＴを設けるものとしてもよい。このスイッチ
ＭＯ８ＦＥＴを設けた場合には、プログラマブルＲＯＭ
において、選択されたワード線の記憶用ＭＯ８ＦＢＴＱ
Ｍのソースのみが接地ラインと接続される。したがって
、選択されたデータ線に供給される高電圧によって、非
選択の配憶用ＭＯ８ＦｇＴＱ、へのＩＪ−り［ｆｉを確
実に防止することができる。

【図面の簡単な説明】

第１図は、この□発明に先立って考えられている半導体
記憶装置の一例を示す回路図、第２図は、この発明の一
実施例を示す回路図である。 Ｍ−ｋｋＬＹ・・・メモＩＪアレイ、Ｘ−ＤＯ）Ｌ−Ｘ
ｆデコーダ回路Ｙ−１）ＯＫ・・・Ｙデコーダ回路、８
Ａ・・・センスアンプ。 代理人　弁理士　　薄　１）利　辛二′り＼°°゛フ −２−一・

Claims (1)

1. 【特許請求の範囲】 Ｉｌｌ数の記憶用ＭＯ８ＦＥＴと、列方向に配置された
   記憶用ＭＯ８ＦＥＴのドレインが共通接続されたデータ
   層と、行方向に配置された記憶用Ｍｏｓｐｇ’ｒのゲー
   トが共通接続されたワード層とからなるメモリアレイな
   含む半導体記憶装置において、そのグー）Ｋ７５ｉ足の
   足電圧が印加されたフラング用ｖｏｓｐｇ’ｒが上記デ
   ータ１ＩＶｃｉｌ続されてなることｖ４１１黴とする半
   導体記憶装置。 ２、上記列方向に配置された記憶用ＭＯ８ＦＥＴは、そ
   のソースが共通接続されており、上記共通接続されたソ
   ースと接地電位との間にデータａｍ択信号を受けるＭｏ
   ５ｔ’ｇ’ｒが設けられてなることｖ４Ｉ黴とする特許
   請求の範囲第１項記載の半導体記憶装置。