JP5072196B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、プラスチック材料を基板として、その上に薄膜トランジスタで集積回路を形成した半導体装置、具体的にはプロセッサに関する。また本発明は、当該半導体装置を有する通信システムに関する。

厚さ数十ナノメートルの結晶性半導体膜を用いた薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）を利用して、画素部と駆動回路を同じガラス基板上に一体形成した液晶表示パネルが開発されている。また、結晶性に優れた高性能な多結晶シリコンを用いてコンピュータの中枢機能である中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）を作製する技術が報告されている（例えば、非特許文献１及び２参照）。このような技術的進歩により、ガラス基板上に表示機能とＣＰＵにより実現されるコンピュータの機能とを一体化するシステムパネルの実現性が高まっている。

液晶表示パネルはさまざまな電子機器に付する表示手段として応用されているが、主に携帯型電子機器向けのディスプレイ用基板として、プラスチック若しくはプラスチックフィルムを基板として用いることが検討されている。プラスチック材料はガラスと比べ、比重が低く軽量であり、耐衝撃性も高いことから薄型化も可能であるという特徴を持っている。

しかしながら、一般的にプラスチック材料は、耐熱性が悪いので、プロセスの最高温度を低くしなければならず、今日でも高品質な結晶性半導体膜を形成することができなかった。従って、上述のようなシステムパネルを実現することは不可能であった。
Imaya, A., "CG Silicon technology and its application", AM-LCD 2003 Digest, p.1, 2003. Lee, B. Y., et al., "A CPU on a glass substrate using CG-Silicon ＴＦＴs", ISSCC Digest, p.164, 2003.

このような背景に鑑み、本発明はプラスチック基板のように熱的に脆弱な基板に、多結晶半導体を用いて高機能集積回路を形成した半導体装置であって、さらに無線で電力又は信号の送受信を行う半導体装置、及びその通信システムを提供することを課題とする。

上記課題を鑑み本発明は、ストレス・ピール・オフ（以下、「ＳＰＯＰ（Ｓｔｒｅｓｓ ｐｅｅｌ ｏｆｆ ｐｒｏｃｅｓｓ）」ともいう。）法等の剥離方法を用い、熱的に脆弱なプラスチック基板へ、高機能集積回路を固定した半導体装置、具体的にはプロセッサであって、無線、例えばアンテナ又は受光素子により電力又は信号の送受信を行うことを特徴とする。またアンテナや受光素子もプラスチック基板上へ形成することができる。

具体的な本発明の一形態は、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタを有する素子形成領域、及びアンテナを有し、トランジスタは、プラスチック基板上に固定されており、素子形成領域により集積回路が形成されていることを特徴とする半導体装置である。

また別の本発明の一形態は、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタを有する素子形成領域、及び受光素子を有し、トランジスタは、プラスチック基板上に固定されており、素子形成領域により集積回路が形成されていることを特徴とする半導体装置である。

厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタは、例えば薄膜トランジスタを用いることができる。

プラスチック基板は、ポリカーボネート、ポリアリレート、ポリエーテルスルホンから選ばれた一種を用いることができる。

このようなアンテナが実装された半導体装置は、無線により、具体的にはアンテナを用いて、リーダ／ライター装置より電力又は信号を受け取る通信システムを提供することができる。また受光素子が実装された半導体装置も、無線により、具体的にはアンテナ又は受光素子を用いて、リーダ／ライター装置より電力又は信号を受け取る通信システムを提供することができる。

本発明は、電力又は信号の送受信を無線で行うことにより、コネクターの接続不良等をなくすことができる。また各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。また無線で電力を受信することができるため、バッテリー等を実装する必要がなく、更なる軽量化を達成することができる。

また本発明は、プラスチック基板上に演算手段等の高機能な集積回路（高機能集積回路）を形成することにより、耐衝撃性や柔軟性に優れた半導体装置、具体的にはプロセッサを得ることができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、プラスチック基板に固定されるプロセッサの構成について説明する。

図１（Ａ）には、演算処理手段（所謂ＣＰＵとしての機能を奏する）１００、記憶手段１０２、電源回路１０３、インターフェース（Ｉ／Ｆ）１０４、及びアンテナ１０５を有するプロセッサ１０８を示す。記憶手段１０２は、メモリを用いることができ、例えばＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、不揮発性メモリが挙げられる。アンテナ１０５は電源回路１０３に接続され、アンテナから受信される電力が電源回路１０３へ入力され、演算処理手段１００、記憶手段１０２、インターフェース（Ｉ／Ｆ）１０４へ当該電力を供給することができる。

図１（Ａ）に示すプロセッサ１０８は、電力又は信号の送受信を無線、具体的にはアンテナを利用して行うことにより、コネクターの接続不良等をなくすことができる。またプロセッサに多くの配線が設けられた状態に起因する、取り扱い上の不具合等をなくすことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。

また演算処理手段１００、記憶手段１０２、電源回路１０３、インターフェース（Ｉ／Ｆ）１０４（これらが高機能集積回路に相当する）は、絶縁表面１１０上に形成された、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタを有する素子形成領域を有するように形成されている。具体的なトランジスタとして、薄膜トランジスタ（ＴＦＴ）を用いることができる。

図１（Ｂ）には、光を用いて信号を受信する場合のプロセッサの構成を例示する。図１（Ａ）の構成に加えて、図１（Ｂ）に示す構成は光を受光する必要があるため、受光素子１２０を有する。受光素子１２０は、絶縁表面１１０上に形成されたフォトダイオードを用いることができる。なおフォトダイオードは、上記薄膜トランジスタと同一工程により、作製することができる。図１（Ｂ）に示すプロセッサ１０８は、受光素子１２０を用いて、信号を受信し、アンテナ１０５を用いて電力を受信することができる。その結果、信号と電力を別々に受信することができるため、それぞれの回路の負担、信号処理の負担を軽減することができる。そして、プロセッサ１０８は、多くの信号を受信することが可能となる。

また図１（Ｂ）に示したプロセッサは、図１（Ａ）と同様に、コネクターの接続不良等をなくすことができる。またプロセッサに多くの配線が設けられた状態に起因する、取り扱い上の不具合等をなくすことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。

図１（Ａ）（Ｂ）に示すプロセッサは、例えばＳＰＯＰ法を用いることで、プロセス温度の制限を受けることなく多結晶半導体膜を用いて高機能集積回路を形成し、それをそのまま剥離してプラスチック基板（プラスチックフィルムも含まれる）上に固定したものであるので、当初の集積回路の性能を損なうことがない。その結果、軽量化が図られ、耐衝撃性に優れたプロセッサを得ることができる。軽量化を図るため、プラスチック基板に変えて、研磨されて薄型化されたガラス基板を用いることができる。また、このように多数の高機能集積回路が形成されたプロセッサをシステム化されたプロセッサと呼ぶ。

なお本発明の高機能集積回路は、ＳＰＯＰ法に作製された薄膜トランジスタに限定されるものではない。連続発振型のレーザ照射（ＣＷレーザ）や、パルス発振型のレーザ照射（パルスレーザ）により、プラスチック基板上に多結晶半導体膜を形成し、薄膜トランジスタを作製してもよい。またＳＰＯＰ法以外の剥離方法であって、例えば、ガラス基板に形成された剥離層をレーザ照射により除去し、プラスチック基板上に素子形成領域を固定してもよい。また、ガラス基板をエッチング等により除去し、プラスチック基板上に素子形成領域を固定してもよい。

次に、演算処理手段１００の構成例について説明する。本実施の形態では、ＲＩＳＣ構造を有する演算処理手段１００を例にとって説明する。ＲＩＳＣ構造はＣＩＳＣ構造と比較すると、１命令当たりのクロック数が決まっていることから、単純な構造であり、またパイプライン処理を行うことを特徴とする。

図７には、実行ユニット（２００）として、整数演算ユニット：ＡＬＵ１（２０１）、ＡＬＵ２（２０２）、ロードストアユニット（２１８）、分岐予測ユニット（２０９）、浮動小数点演算ユニット：ＦＰＵ１（２０３）、ＦＰＵ２（２０４）を有し、汎用レジスタ（２１５）、１次データキャッシュ（２０６）、データキャッシュコントローラ（２１６）、命令キャッシュコントローラ（２１７）、１次命令キャッシュ（２１１）、バスインターフェース（２１２）、２次キャッシュ（２１３）を有する演算処理手段１００を示す。

このような演算処理手段１００において、ＡＬＵ１（２０１）、ＡＬＵ２（２０２）は整数演算を行い、ＦＰＵ１（２０３）、ＦＰＵ２（２０４）は浮動小数点演算を行う。各演算結果は汎用レジスタ（２１５）に格納される。命令キャッシュコントローラ（２１７）は外部メモリからの命令フェッチ、デコード、および１次命令キャッシュ（２１１）の制御を行う。また、分岐予測ユニット（２０９）に従い、分岐予測を行う。また、データキャッシュコントローラ（２１６）は外部バス、１次データキャッシュ（２０６）、ロードストアユニット（２１８）間のデータの流れを制御する。バスインターフェース（２１２）は外部バスとＣＰＵ内部とのインターフェース部である。なお、本実施の形態では２次キャッシュ（２１３）を設ける構成としたが、設けなくても構わない。

図７に示す演算処理手段１００は、ＣＰＵとして比較的単純な構成であることから、当該演算処理手段が占有する面積を小さくでき、また低消費電力化を図ることができる。その結果、ＩＤチップ等の小型の半導体装置に用いると好適である。

図８には、図７と異なる演算処理手段１００の構成を示す。図８には、実行ユニット（２００）として、整数演算ユニット：ＡＬＵ１（２０１）、ＡＬＵ２（２０２）、浮動小数点演算ユニット：ＦＰＵ１（２０３）、ＦＰＵ２（２０４）、メモリインターフェース（メモリＩＦ）（２０５）を有し、１次データキャッシュ（２０６）、リザベーションステーション（２０７）、命令デコーダ（２０８）、分岐予測ユニット（２０９）、命令フェッチユニット（２１０）、１次命令キャッシュ（２１１）、バスインターフェース（２１２）、２次キャッシュ（２１３）を有する演算処理手段１００を示す。図８に示す演算処理手段１００は、リザベーションステーション２０７を設けたことを特徴とする。

このような演算処理手段１００において、ＡＬＵ１（２０１）、ＡＬＵ２（２０２）は整数演算を行い、ＦＰＵ１（２０３）、ＦＰＵ２（２０４）は浮動小数点演算を行う。各演算結果は汎用レジスタ（図示せず）に格納される。命令フェッチユニット（２１０）は外部メモリや１次命令キャッシュ（２１１）から命令フェッチを行い、命令デコーダ（２０８）は、分岐予測ユニット（２０９）の情報に基づいて命令をデコードする。リザベーションステーション（２０７）はデコードした命令を実行ユニットにて実行するためのスケジューリングを行うブロックである。そして、実行ユニットの結果は、１次データキャッシュ（２０６）に格納される。バスインターフェース（２１２）は外部バスとＣＰＵ内部とのインターフェース部である。なお、本実施の形態では２次キャッシュ（２１３）を設ける構成としたが、設けなくても構わない。

このようなリザベーションステーション（２０７）を設けることで、命令のスケジューリングを行い、パイプライン処理効率を向上し、動作速度を改善することができる。

図９には、図７及び図８と異なる演算処理手段１００の構成を示す。図９には、実行ユニット（２００）として、整数演算ユニット：ＡＬＵ１（２０１）、ＡＬＵ２（２０２）、浮動小数点演算ユニット：ＦＰＵ１（２０３）、ＦＰＵ２（２０４）、メモリインターフェース（メモリＩＦ）（２０５）を有し、１次データキャッシュ（２０６）、リザベーションステーション（２０７）、１次命令キャッシュ（２１１）、バスインターフェース（２１２）、２次キャッシュ（２１３）、リネームユニット（２２０）、命令発行ユニット（２２１）、０次キャッシュ（２２２）、プリデコーダ（２２３）を有する演算処理手段１００を示す。なお汎用レジスタ２１５は、図７と同様に有しているため、説明を省略する。図９に示す演算処理手段１００は、パイプライン処理の効率を向上させるため、リザベーションステーション２０７の他に、リネームユニット２２０を設けたこと、また命令のデコードを２段階に分けたことを特徴とする。

このような演算処理手段１００において、ＡＬＵ１（２０１）、ＡＬＵ２（２０２）は整数演算を行い、ＦＰＵ１（２０３）、ＦＰＵ２（２０４）は浮動小数点演算を行う。各演算結果は汎用レジスタ（図示せず）に格納される。プリデコーダ（２２３）は１次命令キャッシュから命令フェッチを行い、プリデコードを行い、０次キャッシュ（２２２）に格納する。命令発行ユニット（２２１）は０次キャッシュからプリデコードされたコードをフェッチし、分岐予測ユニット２０９の情報に基づいてこれをデコードする。リザベーションステーション（２０７）はデコードされた命令を実行ユニットにて実行するためのスケジューリングを行う。リネームユニット（２２０）の情報に基づき、高度な最適化を行うことができる。そして、実行ユニットの結果は、１次データキャッシュ（２０６）に格納される。バスインターフェース（２１２）は外部バスとＣＰＵ内部とのインターフェース部である。なお、本実施の形態では２次キャッシュ（２１３）を設ける構成としたが、設けなくても構わない。

本実施の形態では、リザベーションステーション（２０７）の他にリネームユニット（２２０）を設けたことにより高度な最適化を行い、また、デコードを２段階に分けることにより動作速度の向上を実現している。

なお、本発明の演算処理手段１００の構成は、図７乃至図９のいずれかに記載の構成に制約されず、上記の要素のうち必要のないものは適宜削除してもよく、また他の要素を適宜追加してもよい。また、公知の演算処理手段、つまりＣＰＵの構成を用いることも可能である。例えば複合命令セットコンピュータ（CISC：Complex Instruction Set Computer）構造又は縮小命令セットコンピュータ（RISC：Reduced Instruction Set Computer）構造を用いることが可能である。図１３にはＣＩＳＣ構造を有する演算処理手段を示す。演算処理手段は、演算装置（ＡＬＵ）１、汎用レジスタ２、命令解析部３等を有する。本発明はこのようなＣＩＳＣ構造を有する演算処理手段を用いることができる。またVLIW(Very Long Instruction Word)を採用することもできる。またさらにバス幅も、８ｂｉｔから３２ｂｉｔ、又はそれ以上であっても構わない。

（実施の形態２）
本実施の形態では、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタとして、薄膜トランジスタを用い、ＳＰＯＰ法により高機能集積回路を作製する工程について説明する。

まず図２（Ａ）に示すように第１の基板１０上に、金属膜１１を形成する。なお、第１の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、若しくはこれらの積層を用いることができる。金属膜の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとなるように形成すればよい。

金属膜の代わりに、上記金属が窒化された（例えば、窒化タングステンや窒化モリブデン）膜を用いても構わない。また金属膜の代わりに上記金属の合金（例えば、ＷとＭｏとの合金：Ｗ_xＭｏ_1-X）膜を用いてもよい。この場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲットを用いたり、第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを用いたスパッタリング法により形成すればよい。またさらに、金属膜に窒素や酸素を添加してもよい。添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成したりすればよく、又はターゲットとして窒化金属を用いてもよい。

このように金属膜の形成方法を適宜設定することにより、剥離工程を制御することができ、プロセスマージンを広げることができる。具体的には、剥離するための加熱温度の制御ができ、さらには加熱処理の要否までも制御することができる。

その後、金属膜１１上に素子形成領域を有する被剥離層１２を形成する。この被剥離層では、珪素を有する酸化膜が金属膜と接するように積層されている。またさらに、被剥離層はアンテナを有してもよい。被剥離層１２は、金属膜や基板からの不純物やゴミの侵入を防ぐため、金属膜と接する領域に、窒化珪素（ＳｉＮ）膜、窒化酸化珪素（ＳｉＯＮやＳｉＮＯ）膜等の窒素を有する絶縁膜を設けると好ましい。当該絶縁膜は、薄膜トランジスタの下地膜として機能する。

珪素を有する酸化膜は、スパッタリング法やＣＶＤ法により酸化珪素、酸化窒化珪素等を形成すればよい。なお珪素を有する酸化膜の膜厚は、金属膜の約２倍以上であることが望ましい。本実施の形態では、シリコンターゲットを用いたスパッタリング法により、酸化珪素膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。

この珪素を有する酸化膜を形成するときに、金属膜上に当該金属を有する酸化物（金属酸化物）１３が形成される。また金属酸化物は、硫酸、塩酸若しくは硝酸を有する水溶液、硫酸、塩酸若しくは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより金属膜表面に形成される薄い金属酸化物を用いることもできる。さらに他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して形成してもよい。

金属酸化物の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、さらに好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。

なお、珪素を有する酸化膜や下地膜等を合わせて絶縁膜と表記する。すなわち、金属膜と、金属酸化物と、絶縁膜と、半導体膜とが積層された構造となっている。また、金属膜、及び金属酸化膜を剥離層と表記することができる。

次いで半導体膜に所定の作製工程を施し、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成される半導体素子を形成する。半導体素子としては、例えば薄膜トランジスタ（ＴＦＴ）を適用することができる。この半導体素子が、演算処理手段１００、記憶手段１０２、電源回路１０３、インターフェース（Ｉ／Ｆ）１０４を構成する。そして半導体素子を保護する保護膜として、半導体素子上にＤＬＣ若しくは窒化炭素（ＣＮ）等の炭素を有する絶縁膜、又は窒化珪素（ＳｉＮ）若しくは窒化酸化珪素（ＳｉＮＯやＳｉＯＮ）等の窒素を有する絶縁膜を設けると好ましい。

以上のような被剥離層１２を形成後、具体的には金属酸化物形成後に適宜加熱処理を行う。加熱処理により、金属酸化物を結晶化させることができる。例えば、金属膜にＷ（タングステン）を用いる場合、４００℃以上で加熱処理を行うと、ＷＯ₂又はＷＯ₃の金属酸化物が結晶状態となる。このような加熱処理は、選択される金属膜によって加熱温度を決定すればよい。さらには、選択される金属膜によっては、加熱処理の要否を決定することもできる。すなわち剥離を容易に行うために、必要に応じて金属酸化物を結晶化しておけばよい。

また被剥離層１２が有する半導体膜を形成後に加熱を行うと、半導体膜の水素を拡散させることができる。この水素により金属酸化物の価数に変化が起こる場合もある。

さらに加熱処理は、半導体素子の作製と兼用させて工程数を低減させてもよい。例えば、結晶性半導体膜を形成するための加熱炉やレーザ照射を用いた加熱処理と兼用させることができる。

次いで、図２（Ｂ）に示すように被剥離層１２を、支持基板１４へ第１の接着剤１５により貼り付ける。なお、支持基板１４は第１の基板１０よりも剛性の高い基板を用いることが好ましい。第１の接着剤１５としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱による剥離する熱剥離型若しくは水により剥離する水溶性の接着剤、又は両面テープ等を使用するとよい。

そして、金属膜１１が設けられている第１の基板１０を、物理的手段を用いて剥離する（図２（Ｃ））。図面は模式図であるため記載していないが、結晶化された金属酸化物の層内、又は金属酸化物の両面の境界（界面）で剥がれる。金属酸化物の両面の境界とは、金属酸化物と金属膜との界面又は金属酸化物と被剥離層との界面であり、これら界面のいずれかから剥がれる。こうして、被剥離層１２を第１の基板１０から剥離することができる。

このとき剥離を容易に行うため、基板の一部を切断し、切断面における剥離界面、つまり金属膜と金属酸化物との界面付近にカッター等で傷を付けてもよい。

次いで図２（Ｄ）に示すように、剥離した被剥離層１２を、第２の接着剤１６により転写体となる第２の基板（例えばプラスチック基板）１７に貼り付け、固定する。第２の接着剤１６としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤若しくは樹脂添加剤等の接着剤又は両面テープ等を用いればよい。また第２の基板が接着性を有する場合は、第２の接着剤は要しない。

第２の基板としては、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート又はポリエーテルスルホン等のプラスチック基板等を用いることができる。このようなプラスチック基板は、フレキシブル性を有し、さらに軽量である。またプラスチック基板へコーティング処理することによって、表面の凹凸を低減させたり、硬性、耐性や安定性を高めておいてもよい。また軽量化を達成するために、研磨されたガラス基板を用いてもよい。

次いで、第１の接着剤１５を除去し、支持基板１４を剥がす（図２（Ｅ））。具体的には、第１の接着剤を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。

なお第１の接着剤の除去と、第２の接着剤の硬化は一工程で行ってもよい。例えば、第１の接着剤と第２の接着剤とを、それぞれ熱剥離型樹脂と熱硬化型樹脂、又は紫外線剥離型樹脂と紫外線硬化型樹脂とを用いる場合、一度の加熱や紫外線照射によって除去と硬化とを行うことができる。

以上のようにして、プラスチック基板に固定された高機能集積回路を形成することができる。

なお金属酸化物１３は、高機能集積回路において全て除去されている場合、又は一部若しくは大部分が被剥離層下面に点在（残留）している場合がある。金属酸化物１３が残留している場合は、エッチング等により除去した後に、プラスチック基板へ固定してもよい。さらにこのとき、珪素を有する酸化膜を除去しても構わない。

このような本発明の高機能集積回路は、シリコンウェハで作製されたＩＣの膜厚が５０μｍ程度であるのに対し、厚さが１０ｎｍ乃至２００ｎｍであって、島状に分離された半導体膜を用いて形成するため非常に薄くなる。その結果、本発明のプロセッサは非常に薄く、フレキシブル性を有し、軽量なものとすることができる。その結果、耐衝撃性や柔軟性に優れたプロセッサを提供することができる。

また、シリコンウェハで作製されたＩＣのように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がなく、また、厚さのバラツキも、半導体膜等の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度であり、バックグラインド処理による数〜数十μｍのばらつきと比べて格段に小さく抑えることができる。

このようにＳＰＯＰ法を用いることにより、素子形成領域が形成された基板を再利用することができ、結果としてプロセッサ１つ辺りの値段を下げることができる。また素子形成領域が形成された基板は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。

（実施の形態３）
金属膜を利用したＳＰＯＰ法であっても、選択的に除去できる剥離層を形成し、当該剥離層を除去し、素子形成領域をプラスチック基板上に固定してもよい。本実施の形態では、選択的に剥離層を除去する場合について説明する。

図３（Ａ）に示すように絶縁表面１１０に、剥離層３０、素子形成領域３１を有する被剥離層を順次形成する。素子形成領域３１は、演算処理手段１００、記憶手段１０２、電源回路１０３、インターフェース（Ｉ／Ｆ）１０４、及びアンテナ１０５を有する。なお素子形成領域３１を有する被剥離層の作製方法又は構成は、実施の形態２と同様であるため、説明は省略する。

剥離層３０は、珪素を有する膜であればよく、その状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体が含まれる。これらの剥離層３０は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができる。また剥離層３０は、３０ｎｍ〜１μｍの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、３０ｎｍ以下とすることも可能である。

また剥離層３０には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元素を活性化させてもよい。これら元素を添加することにより、剥離層の反応速度、つまりエッチングレートを改善することができる。

また被剥離層は、素子形成領域３１がエッチングされないために、剥離層３０と接する領域に絶縁膜を形成する。当該絶縁膜は、薄膜トランジスタの下地膜として機能することができる。絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造をもちいることができる。例えば３層の積層構造を用いる場合、第１の絶縁膜として酸化珪素膜、第２の絶縁膜として酸化窒化珪素膜、第３の絶縁膜として酸化珪素膜を用いることができる。これら絶縁膜は、絶縁表面１１０等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層、及びＴＦＴの半導体膜との密着性が低いことが懸念される。そこで、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を設ける３層の積層構造とするとよい。

このように形成された状態で、素子形成領域３１以外に、剥離層３０が露出するような溝３２又は穴等を形成し、当該溝３２又は穴等へエッチング剤３５を導入する。例えば、図３（Ｂ）に示すように、穴３４等が設けられた支持基板３３を絶縁表面１１０へ固着し、当該穴３４及び溝３２へエッチング剤３５を導入する。その結果、剥離層３０を除去することができる。

エッチング剤としては、フッ化ハロゲンを含む気体又は液体を使用することができる。例えばフッ化ハロゲンとして、ＣｌＦ₃（三フッ化塩素）を使用することができる。このようなエッチング剤により、選択的に剥離層３０をエッチングする。より具体的には、減圧ＣＶＤ装置を用い、温度：３５０℃、ＣｌＦ₃の流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で剥離層を除去することができる。

このように剥離層３０を除去し、絶縁表面１１０を剥離し、プラスチック基板上に素子形成領域３１を固定することができる。

このように選択的に剥離層を除去する場合であっても、素子形成領域３１が形成された基板を再利用することができ、結果としてプロセッサ１つ辺りの値段を下げることができる。また素子形成領域が形成された基板は、レーザ光を透過する必要がないため、設計の自由度を高めることができる。

（実施の形態４）
本実施の形態では、ＴＦＴの構成について説明する。

図４はトップゲート型のＴＦＴを適用する一例を示している。絶縁表面に相当する第１の基板１１０上に剥離層３０と、積層された第１の絶縁膜３６、３０１が形成され、その上に素子形成領域、言い換えると素子形成層４５が設けられている。少なくとも第１の絶縁膜３０１は、半導体膜３０２に対する下地膜として機能する。また半導体膜３０２を覆って、ゲート絶縁膜として機能する第２の絶縁膜３０３が設けられている。第２の絶縁膜３０３の上には、半導体膜３０２に対応してゲート電極３０４として機能する導電膜が形成され、その上層に保護層として機能する第３の絶縁膜３０５、層間絶縁膜として機能する第４の絶縁膜３０６が設けられている。さらに絶縁膜３０６の上方には、保護層として機能する第５の絶縁膜３０８を形成しても良い。

半導体膜３０２は、結晶構造を有する半導体（結晶性半導体）で形成されており、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。

レーザ光を照射して結晶化する場合には、連続発振レーザ光を照射して結晶化することができる。または、繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このようなレーザ光を照射する結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアの移動方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。電界効果移動度が４００ｃｍ²／Ｖ・ｓｅｃ以上を実現することができる。

剥離層３０としてタングステン（Ｗ）で形成して、被剥離層１２との界面で剥離を確実に行うためには、４００℃以上の温度での加熱処理が必要であることは上述の通りである。この加熱工程は、半導体膜の熱結晶化工程と併用することができる。

ゲート電極３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、上記金属を窒化させた金属窒化物を用いることができる。若しくは、当該金属窒化物からなる第１層と、当該金属から成る第２層とを積層させた構造としてもよい。積層構造とする場合には、下層の第１層の端部が上層の第２層の端部より外側に突き出した所謂ハット形状としてもよい。このとき第１層を金属窒化物とすることで、バリアとしての機能を奏することができる。すなわち、金属窒化物によって第２層の金属が、第２の絶縁膜３０３やその下層の半導体膜３０２へ拡散することを防ぐことができる。

半導体膜３０２、第２の絶縁膜３０３、ゲート電極３０４などを組み合わせて構成されるトランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体膜を上下にゲート電極で挟むデュアルゲート構造を適用することができる。

第４の絶縁膜３０６は、酸化珪素及び酸化窒化珪素などの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成することができる。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理によって形成された酸化珪素を用いることもできる。例えば、シロキサン結合を含む塗布膜を形成しておいて、２００乃至４００℃での熱処理により形成可能な絶縁層を用いることができる。第４の絶縁膜３０６として、塗布法で形成する絶縁膜を用いると表面を平坦化することができる。また、リフローにより絶縁膜を平坦化することができる。このように平坦化された絶縁膜上に、配線を形成するとその断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。

第４の絶縁膜３０６上に配線３０７を形成する。配線はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリア材料との組み合わせで形成することが好ましい。また配線３０７は、ゲート電極３０４と同じ層で形成することができ、具体的には走査線と交差して設けることが可能である。また第４の絶縁膜３０６と同様な機能を有する絶縁膜を複数積層して、その絶縁膜上に配線を形成することで多層配線構造を形成することができる。

図５は、ボトムゲート型のＴＦＴを適用する一例を示している。第１の基板１１０上に剥離層３０と絶縁膜３６が順に形成され、その上に素子形成層４５が設けられている。素子形成層４５には、ゲート電極３０４、ゲート絶縁膜として機能する第２の絶縁膜３０３、半導体膜３０２、チャネル保護層３０９、保護層として機能する第３の絶縁膜３０５、層間絶縁層として機能する第４の絶縁膜３０６が設けられている。さらにその上方には、保護層として機能する第５の絶縁膜３０８を形成してもよい。配線３０７は、第３の絶縁膜３０５上又は第４の絶縁膜３０６上に形成することができる。

このように、高機能集積回路に用いられる薄膜トランジスタは、トップゲート型であっても、ボトムゲート型であってもよい。またトップゲート型と、ボトムゲート型を組み合わせて用いてもよい。すなわち、本発明は、薄膜トランジスタの構成には限定されない。

このような高機能集積回路の剥離方法は、実施の形態２又は３のいずれかを用いることができる。

（実施の形態５）
本実施の形態では、リーダ／ライター装置４００と、プロセッサ１０８との信号や電力のやり取りについて説明する。

図６（Ａ）に示すように、アンテナ４０５を有するリーダ／ライター装置４００に、プロセッサ１０８をかざすと、リーダ／ライター装置４００から電力が供給される。当該電力は、プロセッサ１０８が有するアンテナ１０５を介して電源回路１０３へ供給される。その結果、プロセッサ１０８は演算処理手段１００の演算処理や記憶手段１０２への書き込みを行うことができる。

図６（Ｂ）に示すように、リーダ／ライター装置４００に、表示手段４１０を設置してもよい。表示手段としては、自発光素子を有する発光装置、液晶表示装置、その他の表示装置を用いることができる。表示手段４１０により、プロセッサ１０８の情報を表示することができる。

このようなリーダ／ライター装置４００とプロセッサ１０８は、無線で電力や信号を受け取ることができる。またプロセッサ１０８は、無線で情報を表示手段と送受信することができる。

また複数のリーダ／ライター装置４００から、電力を供給することもできる。その結果、プロセッサ１０８を携帯しながら移動している場合であっても、充電が切れることなく適宜電力を得ることができる。

また複数のリーダ／ライター装置４００が設けられていれば、プロセッサ１０８は演算処理を分担して行うこともできる。例えば、第１の演算処理から第３の演算処理を行う場合、第１のリーダ／ライター装置から第３のリーダ／ライター装置にそれぞれ処理を行わせてもよい。その後、プロセッサ１０８で、演算処理を合算させ、ある結果を得ることができる。

本発明のプロセッサは、コネクターの接続不良等をなくすことができる。また各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。このように、無線で電力又は信号を送受信することにより、プロセッサの高付加価値化を達成することができる。

本実施の形態は、上記実施の形態と自由に組み合わせることができる。

（実施の形態６）
本実施の形態では、車両として自動車１５０に本発明のプロセッサを適用する場合について説明する。

図１０（Ａ）には、自動車１５０にプロセッサ１０８を実装した場合を示す。本発明のプロセッサ１０８は、シリコンウェハを用いて作製したものと異なり、透光性を有するため、自動車のフロントガラスへ実装してもよい。このようなプロセッサ１０８は、自動車１５０の外部に設置されたリーダ／ライター装置４００と、電力や信号のやり取りを行うことができる。

例えば、プロセッサ１０８を用いて、自動車１５０の鍵の開閉を行うことができる。また有料道路を通過する場合の料金支払いを、プロセッサ１０８を用いて行うことができる。そして本発明の高機能集積回路を有するプロセッサ１０８により、セキュリティ性を向上させることができる。また本発明の高機能集積回路を有するプロセッサ１０８により、音楽再生や検索システム等の多数の機能を奏することができる。

図１０（Ｂ）に示すように、自動車１５０にリーダ／ライター装置４００を実装しておき、プロセッサ１０８から信号を送信することもできる。その結果、自動車１５０の鍵の開閉を行うことができる。

このように電力又は信号の送受信を無線で行う本発明のプロセッサ１０８を携帯する場合、各装置を接続している配線に起因する取り扱い上の不具合等をなくすことができる。

本実施の形態では、自動車を用いて説明したが、自転車やバイク等に、本発明のプロセッサを適用しても構わない。

本実施の形態は、上記実施の形態と自由に組み合わせることができる。

（実施の形態７）
プラスチック基板に形成されたＣＰＵは、さまざまな電子機器に実装することが可能であり、それにより軽量化、小型化、薄型化を図った電子機器を実現することができる。本実施の形態では、電子機器に本発明のプロセッサを実装する場合について説明する。

図１１（Ａ）は、液晶又はエレクトロルミネセンス材料を利用した表示パネルに、本発明のプロセッサを実装した態様を示している。表示パネルは、プラスチック基板５０１上にＴＦＴによって形成された、画像や文字などの情報を表示する画素部５０２、画素部５０２に入力する信号を制御して表示を行うための駆動回路部５０３を有している。画素部５０２には、タッチ式ペン入力機能など情報入力手段を備え、本発明のプロセッサ１０８をプラスチック基板５０１に実装する、又は同一工程により作製することにより、薄型のコンピュータを実現することができる。

また、メモリ５０６、通信回路５０５、又はプロセッサ１０８外部にアンテナ５０７などを設けてもよい。その結果、プロセッサに備えられた無線手段に加え、新たな無線手段による電話回線の接続や、インターネットへの接続を行うことができる。図１１（Ｂ）はそのような機能を備えた薄型のコンピュータ５０８を示している。図１１（Ａ）の画素部５０２やプロセッサ１０８が実装された基板に、プラスチック基板５０１を用いることにより、ガラス基板やエポキシ樹脂等で形成されたプリント基板が不要となり、一枚の基板上に画素部やさまざまな機能回路を一体化させる、つまりシステム化を実現することができる。なお画素部５０２には、タッチ式ペン入力機能など情報入力手段を備えることによりペン５１０で情報を入力することができる。

図１２（Ａ）は本発明のプロセッサ１０８を実装したＩＣカード６０１であり、プロセッサ外部にアンテナ６０３を形成してもよい。その結果、プロセッサに備えられた無線手段に加え、新たな無線手段によるリーダ／ライター装置と通信を行うことができる。本発明のプラスチック基板上に形成されたプロセッサ１０８により、従来の磁気方式のプリペイドカードと同程度の厚さでＩＣカードを実現することができる。すなわち、図１２（Ｂ）で示すように、プロセッサ１０８が３〜１０μｍの厚さで形成され、その上下を０．１μｍのポリエチレンテレフタレートで形成されたフィルム６０１ａ、６０１ｂで張り合わせると、厚さはほとんどフィルムの厚さ分であり、０．２〜０．３ｍｍのＩＣカードを実現することができる。

このように本発明のプロセッサは、それを実装したコンピュータや電話機などの情報通信機器を完成させることができ、ＩＤタグなどの物品流通システムなどにも適用することができる。

このように、無線で電力又は信号を送受信することにより、プロセッサ、つまり上述したような電子機器の高付加価値化を達成することができる。また無線で電力を受信することができるため、バッテリー等を実装する必要がなく、更なる電子機器の軽量化を達成することができる。

本実施の形態は、上記実施の形態と自由に組み合わせることができる。

（実施例１）
本実施例では、実施の形態２に示したようにＳＰＯＰ法を用いて剥離を行ったときの薄膜トランジスタの電気特性を示す。

表１には、ｎチャネル型の薄膜トランジスタ（チャネル長Ｌ／チャネル幅Ｗ＝８μｍ／２０μｍ）の、剥離前後の電気特性を示す。

表１に示すように、剥離前後において、ｎチャネル型の薄膜トランジスタの電気特性に然程影響がないことがわかる。

表２には、ｐチャネル型の薄膜トランジスタ（チャネル長Ｌ／チャネル幅Ｗ＝８μｍ／２０μｍ）の、剥離前後の電気特性を示す。

表２に示すように、剥離前後において、ｐチャネル型の薄膜トランジスタの電気特性に然程影響がないことがわかる。

本発明のプロセッサを示した図である 本発明のプロセッサの作製工程を示した図である 本発明のプロセッサの作製工程を示した図である 本発明のプロセッサが有する薄膜トランジスタの構成を示した図である 本発明のプロセッサが有する薄膜トランジスタの構成を示した図である 本発明のプロセッサの使用形態を示した図である 本発明のプロセッサが有する演算処理手段を示した図である 本発明のプロセッサが有する演算処理手段を示した図である 本発明のプロセッサが有する演算処理手段を示した図である 本発明のプロセッサの使用形態を示した図である 本発明のプロセッサを実装した自動車を示した図である 本発明のプロセッサを実装した電子機器を示した図である 本発明のプロセッサの演算処理手段を示した図である

Claims (6)

1. 集積回路と、アンテナと、を有し、
   前記集積回路は、プラスチック基板上に固定されたトランジスタを有する半導体装置の作製方法であって、
   ガラス基板上にタングステンを有する金属膜を形成し、
   前記金属膜上に珪素を有する酸化膜を形成し、同時に前記金属膜と前記酸化膜との間には前記タングステンを有する金属酸化膜が形成され、
   前記珪素を有する酸化膜上に前記トランジスタを構成する半導体膜を形成し、
   加熱処理を行い、前記金属酸化膜を結晶化させ、かつ前記半導体膜の水素を拡散させることで前記金属酸化膜の価数を変化させ、
   前記半導体膜上に接着剤を介して支持基板を貼り付け、
   物理的手段を用いて、前記金属酸化膜の層内、又は前記金属酸化膜の両面の境界で前記ガラス基板と、前記支持基板とを剥離し、剥離面を前記プラスチック基板へ固定することを特徴とする半導体装置の作製方法。
2. 集積回路と、アンテナと、を有し、
   前記集積回路は、プラスチック基板上に固定されたトランジスタを有する半導体装置の作製方法であって、
   ガラス基板上にタングステンを有する金属膜を形成し、
   前記金属膜上に珪素を有する酸化膜を形成し、同時に前記金属膜と前記酸化膜との間には前記タングステンを有する金属酸化膜が形成され、
   前記珪素を有する酸化膜上に前記トランジスタを構成する半導体膜を形成し、
   加熱処理を行い、前記金属酸化膜を結晶化させ、かつ前記半導体膜の水素を拡散させることで前記金属酸化膜の価数を変化させ、
   前記半導体膜上に接着剤を介して支持基板を貼り付け、
   物理的手段を用いて、前記金属酸化膜の層内、又は前記金属酸化膜の両面の境界で前記ガラス基板と、前記支持基板とを剥離し、前記金属酸化膜が除去された剥離面を前記プラスチック基板へ固定することを特徴とする半導体装置の作製方法。
3. 集積回路と、アンテナと、受光素子と、を有し、
   前記集積回路は、プラスチック基板上に固定されたトランジスタを有する半導体装置の作製方法であって、
   ガラス基板上にタングステンを有する金属膜を形成し、
   前記金属膜上に珪素を有する酸化膜を形成し、同時に前記金属膜と前記酸化膜との間には前記タングステンを有する金属酸化膜が形成され、
   前記珪素を有する酸化膜上に前記トランジスタを構成する半導体膜を形成し、
   加熱処理を行い、前記金属酸化膜及び前記半導体膜を結晶化させ、かつ前記半導体膜の水素を拡散させることで前記金属酸化膜の価数を変化させ、
   前記半導体膜上に接着剤を介して支持基板を貼り付け、
   物理的手段を用いて、前記金属酸化膜の層内、又は前記金属酸化膜の両面の境界で前記ガラス基板と、前記支持基板とを剥離し、剥離面を前記プラスチック基板へ固定することを特徴とする半導体装置の作製方法。
4. 集積回路と、アンテナと、受光素子と、を有し、
   前記集積回路は、プラスチック基板上に固定されたトランジスタを有する半導体装置の作製方法であって、
   ガラス基板上にタングステンを有する金属膜を形成し、
   前記金属膜上に珪素を有する酸化膜を形成し、同時に前記金属膜と前記酸化膜との間には前記タングステンを有する金属酸化膜が形成され、
   前記珪素を有する酸化膜上に前記トランジスタを構成する半導体膜を形成し、
   加熱処理を行い、前記金属酸化膜及び前記半導体膜を結晶化させ、かつ前記半導体膜の水素を拡散させることで前記金属酸化膜の価数を変化させ、
   前記半導体膜上に接着剤を介して支持基板を貼り付け、
   物理的手段を用いて、前記金属酸化膜の層内、又は前記金属酸化膜の両面の境界で前記ガラス基板と、前記支持基板とを剥離し、前記金属酸化膜が除去された剥離面を前記プラスチック基板へ固定することを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、
   前記集積回路は、演算処理手段を有し、
   前記演算処理手段は、整数演算ユニット、ロードストアユニット、分岐予測ユニット、浮動小数点演算ユニット、汎用レジスタ、１次データキャッシュ、データキャッシュコントローラ、命令キャッシュコントローラ、１次命令キャッシュ、バスインターフェース、及び２次キャッシュを有することを特徴とする半導体装置の作製方法。
6. 請求項１乃至４のいずれか一において、
   前記集積回路は、演算処理手段を有し、
   前記演算処理手段は整数演算を行う整数演算ユニットと、浮動小数点演算を行う浮動小数点演算ユニットと、前記整数演算の結果及び前記浮動小数点演算の結果が格納される汎用レジスタと、外部メモリからの命令フェッチ、デコード、および１次命令キャッシュの制御を行う命令コントローラと、分岐予測を行う分岐予測ユニットと、外部バスと、１次データキャッシュと、ロードストアユニットと間のデータの流れを制御するデータキャッシュコントローラとを有することを特徴とする半導体装置の作製方法。

Images