JP2006032927A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006032927A5 JP2006032927A5 JP2005173151A JP2005173151A JP2006032927A5 JP 2006032927 A5 JP2006032927 A5 JP 2006032927A5 JP 2005173151 A JP2005173151 A JP 2005173151A JP 2005173151 A JP2005173151 A JP 2005173151A JP 2006032927 A5 JP2006032927 A5 JP 2006032927A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- fixed
- plastic substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 24
- 239000004065 semiconductor Substances 0.000 claims 22
- 229910044991 metal oxide Inorganic materials 0.000 claims 12
- 150000004706 metal oxides Chemical class 0.000 claims 12
- 230000015572 biosynthetic process Effects 0.000 claims 8
- 238000005755 formation reaction Methods 0.000 claims 8
- 239000011521 glass Substances 0.000 claims 8
- 238000005530 etching Methods 0.000 claims 4
Claims (11)
- 半導体装置は、集積回路とアンテナとを有し、
前記集積回路は、プラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、金属酸化物を介してガラス基板上に形成され、前記金属酸化物の層内、又は前記金属酸化物の両面の境界で剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする半導体装置。 - 半導体装置は、集積回路と受光素子とを有し、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、金属酸化物を介してガラス基板上に形成され、前記金属酸化物の層内、又は前記金属酸化物の両面の境界で剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする半導体装置。 - 半導体装置は、集積回路とアンテナとを有し、
前記集積回路は、プラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、剥離層を介してガラス基板上に形成され、前記剥離層をエッチング除去することにより剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする半導体装置。 - 半導体装置は、集積回路と受光素子とを有し、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、剥離層を介してガラス基板上に形成され、前記剥離層をエッチング除去することにより剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は、整数演算ユニット、ロードストアユニット、分岐予測ユニット、浮動小数点演算ユニット、汎用レジスタ、1次データキャッシュ、データキャッシュコントローラ、命令キャッシュコントローラ、1次命令キャッシュ、バスインターフェース、及び2次キャッシュを有することを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は整数演算を行う整数演算ユニットと、浮動小数点演算を行う浮動小数点演算ユニットと、前記整数演算の結果及び前記浮動小数点演算の結果が格納される汎用レジスタと、外部メモリからの命令フェッチ、デコード、および1次命令キャッシュの制御を行う命令コントローラと、分岐予測を行う分岐予測ユニットと、外部バスと、1次データキャッシュと、ロードストアユニットと間のデータの流れを制御するデータキャッシュコントローラとを有することを特徴とする半導体装置。 - 半導体装置が集積回路とアンテナとを有し、
前記アンテナを用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、金属酸化物を介してガラス基板上に形成され、前記金属酸化物の層内、又は前記金属酸化物の両面の境界で剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする通信システム。 - 半導体装置が集積回路と受光素子とを有し、
前記受光素子を用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、金属酸化物を介してガラス基板上に形成され、前記金属酸化物の層内、又は前記金属酸化物の両面の境界で剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする通信システム。 - 半導体装置が集積回路とアンテナとを有し、
前記アンテナを用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、剥離層を介してガラス基板上に形成され、前記剥離層をエッチング除去することにより剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする通信システム。 - 半導体装置が集積回路と受光素子とを有し、
前記受光素子を用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタは、剥離層を介してガラス基板上に形成され、前記剥離層をエッチング除去することにより剥離された後に、前記プラスチック基板上に固定されており、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである多結晶半導体膜を有することを特徴とする通信システム。 - 請求項7乃至10のいずれか一において、
前記リーダ/ライターに設けられた表示手段に、前記半導体装置の情報を表示することを特徴とする通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173151A JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176289 | 2004-06-14 | ||
JP2004176289 | 2004-06-14 | ||
JP2005173151A JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006032927A JP2006032927A (ja) | 2006-02-02 |
JP2006032927A5 true JP2006032927A5 (ja) | 2008-05-08 |
JP5072196B2 JP5072196B2 (ja) | 2012-11-14 |
Family
ID=35898843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173151A Expired - Fee Related JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072196B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5466815B2 (ja) * | 2006-03-31 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101450065B1 (ko) * | 2010-06-10 | 2014-10-16 | 에스티에스반도체통신 주식회사 | 광 신호 전달 및 방열 기능들을 가지는 기판 |
US9711994B2 (en) | 2014-01-31 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
WO2015121771A1 (en) | 2014-02-14 | 2015-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10204898B2 (en) | 2014-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4619462B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP3956697B2 (ja) * | 2001-12-28 | 2007-08-08 | セイコーエプソン株式会社 | 半導体集積回路の製造方法 |
JP4526772B2 (ja) * | 2002-03-26 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP2004047975A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 積層体の転写方法及び半導体装置の作製方法 |
-
2005
- 2005-06-14 JP JP2005173151A patent/JP5072196B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6595741B2 (ja) | 半導体装置 | |
JP2022033961A (ja) | 記憶装置及び電子機器 | |
US9882059B2 (en) | Semiconductor device | |
JP2006032927A5 (ja) | ||
JP6858498B2 (ja) | ロジック回路 | |
US9516743B2 (en) | Electronic device with reduced-stress flexible display | |
US10263117B2 (en) | Semiconductor device | |
US20160380631A1 (en) | Logic circuit, semiconductor device, electronic component, and electronic device | |
US10217736B2 (en) | Semiconductor device including transistor and capacitor | |
US20160329436A1 (en) | Semiconductor device and electronic device | |
US20160329437A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2019135794A (ja) | 半導体装置及び半導体装置の作製方法 | |
US20230307012A1 (en) | Memory device | |
WO2019123109A1 (ja) | 半導体装置 | |
JP2007199687A5 (ja) | ||
JP2016105590A (ja) | 論理回路、および論理回路を有する半導体装置 | |
WO2019087002A1 (ja) | 半導体装置 | |
JP5072196B2 (ja) | 半導体装置の作製方法 | |
JP6126509B2 (ja) | 半導体装置 | |
US20150325701A1 (en) | Semiconductor device and electronic device including the semiconductor device | |
TWI588739B (zh) | 在超越分流預測器中之推測歷史轉遞及其相關電路、方法及電腦可讀媒體 | |
US20160170770A1 (en) | Providing early instruction execution in an out-of-order (ooo) processor, and related apparatuses, methods, and computer-readable media | |
JP6487164B2 (ja) | 半導体装置 | |
JP2005244212A5 (ja) | ||
US10083735B2 (en) | Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management |