JP2006032927A - 半導体装置及び通信システム - Google Patents
半導体装置及び通信システム Download PDFInfo
- Publication number
- JP2006032927A JP2006032927A JP2005173151A JP2005173151A JP2006032927A JP 2006032927 A JP2006032927 A JP 2006032927A JP 2005173151 A JP2005173151 A JP 2005173151A JP 2005173151 A JP2005173151 A JP 2005173151A JP 2006032927 A JP2006032927 A JP 2006032927A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- unit
- semiconductor device
- arithmetic processing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】 本発明は、ストレス・ピール・オフ法等の剥離方法を用い、熱的に脆弱なプラスチック基板へ、高機能集積回路を固定した半導体装置、具体的にはプロセッサであって、無線通信、例えばアンテナ又は受光素子により電力又は信号の送受信を行うことを特徴とする。
【選択図】 図1
Description
Imaya, A., "CG Silicon technology and its application", AM-LCD 2003 Digest, p.1, 2003. Lee, B. Y., et al., "A CPU on a glass substrate using CG-Silicon TFTs", ISSCC Digest, p.164, 2003.
本実施の形態では、プラスチック基板に固定されるプロセッサの構成について説明する。
本実施の形態では、厚さが10nm乃至200nmであって、島状に分離された半導体膜により、少なくともチャネル形成領域が形成されるトランジスタとして、薄膜トランジスタを用い、SPOP法により高機能集積回路を作製する工程について説明する。
金属膜を利用したSPOP法であっても、選択的に除去できる剥離層を形成し、当該剥離層を除去し、素子形成領域をプラスチック基板上に固定してもよい。本実施の形態では、選択的に剥離層を除去する場合について説明する。
本実施の形態では、TFTの構成について説明する。
本実施の形態では、リーダ/ライター装置400と、プロセッサ108との信号や電力のやり取りについて説明する。
本実施の形態では、車両として自動車150に本発明のプロセッサを適用する場合について説明する。
プラスチック基板に形成されたCPUは、さまざまな電子機器に実装することが可能であり、それにより軽量化、小型化、薄型化を図った電子機器を実現することができる。本実施の形態では、電子機器に本発明のプロセッサを実装する場合について説明する。
本実施例では、実施の形態2に示したようにSPOP法を用いて剥離を行ったときの薄膜トランジスタの電気特性を示す。
Claims (13)
- 半導体装置は、集積回路とアンテナとを有し、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである半導体膜を有する
ことを特徴とする半導体装置。 - 半導体装置は、集積回路と受光素子とを有し、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである半導体膜を有する
ことを特徴とする半導体装置。 - 請求項1又は2において、
前記プラスチック基板はポリカーボネート、ポリアリレート、ポリエーテルスルホンから選ばれた一種であることを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記集積回路は、演算処理手段、記憶手段、電源回路、及びインターフェースを有することを特徴とする半導体装置。 - 請求項1乃至5のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は、整数演算ユニット、ロードストアユニット、分岐予測ユニット、浮動小数点演算ユニット、汎用レジスタ、1次データキャッシュ、データキャッシュコントローラ、命令キャッシュコントローラ、1次命令キャッシュ、バスインターフェース、2次キャッシュを有することを特徴とする半導体装置。 - 請求項1乃至5のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は整数演算を行う整数演算ユニットと、
浮動小数点演算を行う浮動小数点演算ユニットと、
前記整数演算の結果及び前記浮動小数点演算の結果が格納される汎用レジスタと、
外部メモリからの命令フェッチ、デコード、および1次命令キャッシュの制御を行う命令コントローラと、
分岐予測を行う分岐予測ユニットと、
外部バスと、1次データキャッシュと、ロードストアユニットと間のデータの流れを制御するデータキャッシュコントローラを有する
ことを特徴とする半導体装置。 - 請求項1乃至6のいずれかに記載の半導体装置を実装したことを特徴とする電子機器。
- 半導体装置が集積回路とアンテナとを有し、前記アンテナを用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである半導体膜を有する
ことを特徴とする通信システム。 - 半導体装置が集積回路と受光素子とを有し、前記受光素子を用いてリーダ/ライターより電力又は信号を受け取る通信システムであって、
前記集積回路はプラスチック基板上に固定されたトランジスタを有し、
前記トランジスタのチャネル形成領域は、島状に分離され、厚さが10nm乃至200nmである半導体膜を有する
ことを特徴とする通信システム。 - 請求項8又は9において、
前記リーダ/ライターに設けられた表示手段に、前記半導体装置の情報を表示することを特徴とする通信システム。 - 請求項8乃至10のいずれか一において、
前記集積回路は、演算処理手段、記憶手段、電源回路、及びインターフェースを有することを特徴とする通信システム。 - 請求項8乃至11のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は、整数演算ユニット、ロードストアユニット、分岐予測ユニット、浮動小数点演算ユニット、汎用レジスタ、1次データキャッシュ、データキャッシュコントローラ、命令キャッシュコントローラ、1次命令キャッシュ、バスインターフェース、2次キャッシュを有することを特徴とする通信システム。 - 請求項8乃至11のいずれか一において、
前記集積回路は、演算処理手段を有し、
前記演算処理手段は整数演算を行う整数演算ユニットと、
浮動小数点演算を行う浮動小数点演算ユニットと、
前記整数演算の結果及び前記浮動小数点演算の結果が格納される汎用レジスタと、
外部メモリからの命令フェッチ、デコード、および1次命令キャッシュの制御を行う命令コントローラと、
分岐予測を行う分岐予測ユニットと、
外部バスと、1次データキャッシュと、ロードストアユニットと間のデータの流れを制御するデータキャッシュコントローラを有する
ことを特徴とする通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173151A JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176289 | 2004-06-14 | ||
JP2004176289 | 2004-06-14 | ||
JP2005173151A JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006032927A true JP2006032927A (ja) | 2006-02-02 |
JP2006032927A5 JP2006032927A5 (ja) | 2008-05-08 |
JP5072196B2 JP5072196B2 (ja) | 2012-11-14 |
Family
ID=35898843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173151A Expired - Fee Related JP5072196B2 (ja) | 2004-06-14 | 2005-06-14 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072196B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294935A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
KR101450065B1 (ko) * | 2010-06-10 | 2014-10-16 | 에스티에스반도체통신 주식회사 | 광 신호 전달 및 방열 기능들을 가지는 기판 |
US9711994B2 (en) | 2014-01-31 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
US10204898B2 (en) | 2014-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10290908B2 (en) | 2014-02-14 | 2019-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125931A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2003203898A (ja) * | 2001-12-28 | 2003-07-18 | Seiko Epson Corp | 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
JP2004006725A (ja) * | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、その作製方法及び設計方法 |
JP2004047975A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 積層体の転写方法及び半導体装置の作製方法 |
-
2005
- 2005-06-14 JP JP2005173151A patent/JP5072196B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125931A (ja) * | 1996-08-27 | 1998-05-15 | Seiko Epson Corp | 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2003203898A (ja) * | 2001-12-28 | 2003-07-18 | Seiko Epson Corp | 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
JP2004006725A (ja) * | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、その作製方法及び設計方法 |
JP2004047975A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 積層体の転写方法及び半導体装置の作製方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294935A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
KR101450065B1 (ko) * | 2010-06-10 | 2014-10-16 | 에스티에스반도체통신 주식회사 | 광 신호 전달 및 방열 기능들을 가지는 기판 |
US9711994B2 (en) | 2014-01-31 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
US10530189B2 (en) | 2014-01-31 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
US11043851B2 (en) | 2014-01-31 | 2021-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its operation system |
US11342599B2 (en) | 2014-02-14 | 2022-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10290908B2 (en) | 2014-02-14 | 2019-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10862177B2 (en) | 2014-02-14 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11848429B2 (en) | 2014-02-14 | 2023-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10204898B2 (en) | 2014-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11276685B2 (en) | 2014-08-08 | 2022-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US11817453B2 (en) | 2014-08-08 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10903206B2 (en) | 2014-08-08 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP5072196B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10411037B2 (en) | Semiconductor device and communication system | |
JP6810225B2 (ja) | 半導体装置 | |
JP2022003409A (ja) | 表示装置 | |
JP4748986B2 (ja) | 半導体装置の作製方法 | |
JP5072210B2 (ja) | 半導体装置の作製方法 | |
TWI330871B (en) | Semiconductor device and manufacturing method thereof, delamination method, and transferring method | |
JP5073020B2 (ja) | 半導体装置の作製方法 | |
US8716814B2 (en) | Wireless processor, wireless memory, information system, and semiconductor device | |
US8305213B2 (en) | Film-like article and method for manufacturing the same | |
JP5072196B2 (ja) | 半導体装置の作製方法 | |
JP2006066906A (ja) | 薄膜集積回路の剥離方法および半導体装置の作製方法 | |
JP4801579B2 (ja) | 発光装置の作製方法 | |
JP4912835B2 (ja) | 半導体装置の作製方法 | |
JP2006109429A (ja) | 無線チップ | |
JP5303096B2 (ja) | プロセッサ | |
JP4610515B2 (ja) | 剥離方法 | |
JP4624093B2 (ja) | 半導体装置及びidタグ | |
JP4689168B2 (ja) | 半導体装置の作製方法 | |
JP4907096B2 (ja) | トランジスタの作製方法 | |
JP2005311295A (ja) | 半導体装置 | |
JP2014103403A (ja) | 発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |