JPH07193245A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH07193245A JPH07193245A JP5329346A JP32934693A JPH07193245A JP H07193245 A JPH07193245 A JP H07193245A JP 5329346 A JP5329346 A JP 5329346A JP 32934693 A JP32934693 A JP 32934693A JP H07193245 A JPH07193245 A JP H07193245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon oxide
- channel
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】誘電体膜を介した光アニールによる多結晶シリ
コン薄膜トランジスタの作製において、ｎ，ｐ両チャネ
ルトランジスタの活性層多結晶シリコン膜を、それぞれ
の最適強度光で作製する。 【構成】非晶質シリコン膜６６上に形成した酸化シリコ
ン膜６７上に窒化シリコン膜６８を形成し、この窒化シ
リコン膜６８にｎチャネル部分７０上とｐチャネル部分
６９上で膜厚差をつけた後、エキシマレーザ光７１を照
射することにより前記非晶質シリコン膜を溶融再結晶化
し、多結晶シリコン膜７３とする。酸化シリコン膜６７
および窒化シリコン膜６８の二層誘電体膜を組み合わせ
ることで、誘電体膜厚変動による光学的干渉効果変動を
最小にする誘電体膜厚を選ぶことができ、さらに窒化シ
リコン膜６８の膜厚をｎ，ｐ両チャネルに適当な値に設
定することにより、一度の光照射で両チャネル双方に最
適強度の光を照射することができる。
コン薄膜トランジスタの作製において、ｎ，ｐ両チャネ
ルトランジスタの活性層多結晶シリコン膜を、それぞれ
の最適強度光で作製する。 【構成】非晶質シリコン膜６６上に形成した酸化シリコ
ン膜６７上に窒化シリコン膜６８を形成し、この窒化シ
リコン膜６８にｎチャネル部分７０上とｐチャネル部分
６９上で膜厚差をつけた後、エキシマレーザ光７１を照
射することにより前記非晶質シリコン膜を溶融再結晶化
し、多結晶シリコン膜７３とする。酸化シリコン膜６７
および窒化シリコン膜６８の二層誘電体膜を組み合わせ
ることで、誘電体膜厚変動による光学的干渉効果変動を
最小にする誘電体膜厚を選ぶことができ、さらに窒化シ
リコン膜６８の膜厚をｎ，ｐ両チャネルに適当な値に設
定することにより、一度の光照射で両チャネル双方に最
適強度の光を照射することができる。
Description
【０００１】
【産業上の利用分野】本発明は、駆動回路一体型の液晶
ディスプレイ、イメージセンサ等の応用を目的とした、
絶縁体基板上への薄膜トランジスタの製造方法に関する
ものであり、特にアモルファスシリコン膜または多結晶
シリコン膜にレーザ等の光を照射して溶融再結晶化した
多結晶シリコンを用いる薄膜トランジスタの製造方法に
関するものである。
ディスプレイ、イメージセンサ等の応用を目的とした、
絶縁体基板上への薄膜トランジスタの製造方法に関する
ものであり、特にアモルファスシリコン膜または多結晶
シリコン膜にレーザ等の光を照射して溶融再結晶化した
多結晶シリコンを用いる薄膜トランジスタの製造方法に
関するものである。
【０００２】
【従来の技術】液晶ディスプレイ、イメージセンサ等の
駆動回路用トランジスタ、および液晶ディスプレイにお
ける画素用スイッチングトランジスタの活性層として、
高キャリア移動度を有する半導体材料が必要とされる。
近年、アモルファスシリコンまたは多結晶シリコンにエ
キシマレーザを照射して溶融再結晶化するエキシマレー
ザアニール法により、高キャリア移動度を有する多結晶
シリコンを活性層に用いた薄膜トランジスタが実現され
ており、上記ランプ光，アルゴンレーザ，エキシマレー
ザ等によるアニール法を用いた多結晶シリコン薄膜トラ
ンジスタの更なる特性向上のために様々な試みがなされ
ている。
駆動回路用トランジスタ、および液晶ディスプレイにお
ける画素用スイッチングトランジスタの活性層として、
高キャリア移動度を有する半導体材料が必要とされる。
近年、アモルファスシリコンまたは多結晶シリコンにエ
キシマレーザを照射して溶融再結晶化するエキシマレー
ザアニール法により、高キャリア移動度を有する多結晶
シリコンを活性層に用いた薄膜トランジスタが実現され
ており、上記ランプ光，アルゴンレーザ，エキシマレー
ザ等によるアニール法を用いた多結晶シリコン薄膜トラ
ンジスタの更なる特性向上のために様々な試みがなされ
ている。
【０００３】例えば特願平５−３５９３４号明細書では
図６のように、ｎチャネルトランジスタとｐチャネルト
ランジスタで最適レーザ強度が異なることを指摘し、遮
光層を利用して片チャネル部分ずつ最適強度の光でアニ
ールする方法により、両チャネル共に高性能を有する薄
膜トランジスタが形成でき、これにより高性能ＣＭＯＳ
回路が作製できることが開示されている。
図６のように、ｎチャネルトランジスタとｐチャネルト
ランジスタで最適レーザ強度が異なることを指摘し、遮
光層を利用して片チャネル部分ずつ最適強度の光でアニ
ールする方法により、両チャネル共に高性能を有する薄
膜トランジスタが形成でき、これにより高性能ＣＭＯＳ
回路が作製できることが開示されている。
【０００４】また、特開昭６２−１１９９７４号公報に
は、多結晶シリコン膜上に酸化シリコン膜などの誘電体
膜を形成し、この誘電体膜を介して多結晶シリコンを光
照射することで、多結晶シリコン膜と酸化シリコン膜の
界面に熱処理効果を与え、この酸化シリコン膜をゲート
絶縁膜とすることで、前記界面における準位密度が低い
薄膜トランジスタを形成できることが開示されている。
は、多結晶シリコン膜上に酸化シリコン膜などの誘電体
膜を形成し、この誘電体膜を介して多結晶シリコンを光
照射することで、多結晶シリコン膜と酸化シリコン膜の
界面に熱処理効果を与え、この酸化シリコン膜をゲート
絶縁膜とすることで、前記界面における準位密度が低い
薄膜トランジスタを形成できることが開示されている。
【０００５】
【発明が解決しようとする課題】上記の従来技術のうち
片チャネル部分ずつレーザアニールする方法では、フォ
トリソグラフィ工程が二回増え、さらに遮光層として用
いるアルミニウムなどの金属により半導体層およびゲー
ト絶縁膜の汚染が生じるという問題点を有する。しかし
ながら、液晶ディスプレイなどの駆動回路では消費電力
の小さいＣＭＯＳ回路が有利であり、高性能ＣＭＯＳ回
路を作製するためにｎ，ｐ両チャネルを最適条件のレー
ザアニールで作製する技術は不可欠であるため、上記問
題点を回避するのは重要な課題である。
片チャネル部分ずつレーザアニールする方法では、フォ
トリソグラフィ工程が二回増え、さらに遮光層として用
いるアルミニウムなどの金属により半導体層およびゲー
ト絶縁膜の汚染が生じるという問題点を有する。しかし
ながら、液晶ディスプレイなどの駆動回路では消費電力
の小さいＣＭＯＳ回路が有利であり、高性能ＣＭＯＳ回
路を作製するためにｎ，ｐ両チャネルを最適条件のレー
ザアニールで作製する技術は不可欠であるため、上記問
題点を回避するのは重要な課題である。
【０００６】さらに、ｎ，ｐ両チャネルトランジスタの
活性層多結晶シリコン膜を最適条件のレーザアニールで
作製しても、図６に示されるようにｐチャネルトランジ
スタの性能はｎチャネルトランジスタの性能には及ばな
いため、ゲート絶縁膜厚などデバイス構造の観点からｐ
チャネルトランジスタを高性能化することが重要とな
る。
活性層多結晶シリコン膜を最適条件のレーザアニールで
作製しても、図６に示されるようにｐチャネルトランジ
スタの性能はｎチャネルトランジスタの性能には及ばな
いため、ゲート絶縁膜厚などデバイス構造の観点からｐ
チャネルトランジスタを高性能化することが重要とな
る。
【０００７】また、上記の特開昭６２−１１９９７４号
公報における誘電体膜を介してレーザアニールでは、誘
電体膜に膜厚変動があれば、光学的干渉効果により入射
レーザ強度に変動が生じるという問題点を有する。ＣＶ
Ｄ法、スパッタ法などを用いて２０インチ程度の基板上
に酸化シリコン膜を成膜する場合、±１０％程度の面内
膜厚分布が生じ、さらに縦型または横型ＣＶＤ装置では
基板毎にも±３％程度の膜厚分布が生じるため、最大±
１３％程度の膜厚変動が生じると見積もることができ
る。図１（ａ）の実線は、図１（ｂ）のように非晶質シ
リコン膜上に酸化シリコン膜を有する試料において、酸
化シリコン膜厚を変化させた場合の例えばＸｅＣｌエキ
シマレーザ光の反射率の変化を示したものである。例え
ば酸化シリコン膜厚とし９５ｎｍを選んだ場合、±１３
％の膜厚変動は３％の反射率差を生じさせることにな
る。この差は実効入射レーザ強度に換算して、例えば４
００ｍＪ／ｃｍ2 と４３０ｍＪ／ｃｍ2 の差、３０ｍＪ
／ｃｍ2 に対応する。このように光アニール法により作
製された多結晶シリコン膜の特性は光照射強度に大きく
依存するため、上記のような面内膜厚分布および基板
（トレイ）間膜厚分布を有する誘電体膜を介した光照射
により形成された多結晶シリコン膜の特性には分布が生
じる。従って、前記分布をもつ多結晶シリコンを活性層
とした薄膜トランジスタの特性にも分布が生じ、基板内
および基板間において均一な特性を有するトランジスタ
を作製するのは困難である。液晶ディスプレイ、イメー
ジセンサ等の開発動向は大面積化、長尺化に向かってい
るため、基板が大判化することにより顕著化する上記問
題点を回避することは重要な課題である。
公報における誘電体膜を介してレーザアニールでは、誘
電体膜に膜厚変動があれば、光学的干渉効果により入射
レーザ強度に変動が生じるという問題点を有する。ＣＶ
Ｄ法、スパッタ法などを用いて２０インチ程度の基板上
に酸化シリコン膜を成膜する場合、±１０％程度の面内
膜厚分布が生じ、さらに縦型または横型ＣＶＤ装置では
基板毎にも±３％程度の膜厚分布が生じるため、最大±
１３％程度の膜厚変動が生じると見積もることができ
る。図１（ａ）の実線は、図１（ｂ）のように非晶質シ
リコン膜上に酸化シリコン膜を有する試料において、酸
化シリコン膜厚を変化させた場合の例えばＸｅＣｌエキ
シマレーザ光の反射率の変化を示したものである。例え
ば酸化シリコン膜厚とし９５ｎｍを選んだ場合、±１３
％の膜厚変動は３％の反射率差を生じさせることにな
る。この差は実効入射レーザ強度に換算して、例えば４
００ｍＪ／ｃｍ2 と４３０ｍＪ／ｃｍ2 の差、３０ｍＪ
／ｃｍ2 に対応する。このように光アニール法により作
製された多結晶シリコン膜の特性は光照射強度に大きく
依存するため、上記のような面内膜厚分布および基板
（トレイ）間膜厚分布を有する誘電体膜を介した光照射
により形成された多結晶シリコン膜の特性には分布が生
じる。従って、前記分布をもつ多結晶シリコンを活性層
とした薄膜トランジスタの特性にも分布が生じ、基板内
および基板間において均一な特性を有するトランジスタ
を作製するのは困難である。液晶ディスプレイ、イメー
ジセンサ等の開発動向は大面積化、長尺化に向かってい
るため、基板が大判化することにより顕著化する上記問
題点を回避することは重要な課題である。
【０００８】本発明は、上記三つの問題点を鑑みて発明
されたものであり、誘電体膜を介した光アニールにおい
て、最適ゲート絶縁膜厚を有するｎ，ｐ両チャネルトラ
ンジスタの活性層多結晶シリコン膜をそれぞれの最適ア
ニール条件で作製し、かつ誘電体膜厚変動による入射光
強度の変動を抑制することにより、大面積基板上に光性
能薄膜トランジスタを均一に形成することを目的とした
ものである。
されたものであり、誘電体膜を介した光アニールにおい
て、最適ゲート絶縁膜厚を有するｎ，ｐ両チャネルトラ
ンジスタの活性層多結晶シリコン膜をそれぞれの最適ア
ニール条件で作製し、かつ誘電体膜厚変動による入射光
強度の変動を抑制することにより、大面積基板上に光性
能薄膜トランジスタを均一に形成することを目的とした
ものである。
【０００９】
【課題を解決するための手段】第１の発明は、シリコン
膜への光照射による再結晶化で形成された多結晶シリコ
ン膜を活性層に用いる薄膜トランジスタの製造方法にお
いて、絶縁性基板上に非晶質シリコン膜または多結晶シ
リコン膜などの非結晶性シリコン膜を形成する工程と、
酸化シリコン膜を形成する工程と、前記酸化シリコン膜
の膜厚をｎチャネルトランジスタ部分とｐチャネルトラ
ンジスタ部分とで差異をつける工程と、前記酸化シリコ
ン膜を通して、前記非晶質シリコン膜または前記多結晶
シリコン膜へ光照射を行う工程とを含むように構成され
ている。
膜への光照射による再結晶化で形成された多結晶シリコ
ン膜を活性層に用いる薄膜トランジスタの製造方法にお
いて、絶縁性基板上に非晶質シリコン膜または多結晶シ
リコン膜などの非結晶性シリコン膜を形成する工程と、
酸化シリコン膜を形成する工程と、前記酸化シリコン膜
の膜厚をｎチャネルトランジスタ部分とｐチャネルトラ
ンジスタ部分とで差異をつける工程と、前記酸化シリコ
ン膜を通して、前記非晶質シリコン膜または前記多結晶
シリコン膜へ光照射を行う工程とを含むように構成され
ている。
【００１０】第２の発明は、シリコン膜への光照射によ
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜の膜厚をｎチャネルトランジスタ部分とｐチ
ャネルトランジスタ部分とで差異をつける工程と、前記
酸化シリコン膜を通して、前記非晶質シリコン膜または
前記多結晶シリコン膜へ光照射を行う工程とを含み、ｎ
チャネルトランジスタ部分とｐチャネルトランジスタ部
分とで膜厚差を有する前記酸化シリコン膜をゲート絶縁
膜とするように構成されている。
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜の膜厚をｎチャネルトランジスタ部分とｐチ
ャネルトランジスタ部分とで差異をつける工程と、前記
酸化シリコン膜を通して、前記非晶質シリコン膜または
前記多結晶シリコン膜へ光照射を行う工程とを含み、ｎ
チャネルトランジスタ部分とｐチャネルトランジスタ部
分とで膜厚差を有する前記酸化シリコン膜をゲート絶縁
膜とするように構成されている。
【００１１】第３の発明は、シリコン膜への光照射によ
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜上に前記酸化シリコン膜より高い屈折率を有
する誘電体膜を形成する工程と、前記酸化シリコン膜お
よび前記高屈折率誘電体膜を通して、前記非晶質シリコ
ン膜または前記多結晶シリコン膜へ光照射を行う工程と
を含むように構成されている。
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜上に前記酸化シリコン膜より高い屈折率を有
する誘電体膜を形成する工程と、前記酸化シリコン膜お
よび前記高屈折率誘電体膜を通して、前記非晶質シリコ
ン膜または前記多結晶シリコン膜へ光照射を行う工程と
を含むように構成されている。
【００１２】第４の発明は、シリコン膜への光照射によ
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜上に前記酸化シリコン膜より高い屈折率を有
する誘電体膜を形成する工程と、前記高屈折率誘電体膜
の膜厚をｎチャネルトランジスタ部分とｐチャネルトラ
ンジスタ部分とで差異をつける工程と、前記酸化シリコ
ン膜、および前記酸化シリコン膜と前記高屈折率誘電体
膜とからなる二層膜を通して、前記非晶質シリコン膜ま
たは前記多結晶シリコン膜へ光照射を行う工程とを含む
ように構成されている。
る再結晶化で形成された多結晶シリコン膜を活性層に用
いる薄膜トランジスタの製造方法において、絶縁性基板
上に非晶質シリコン膜または多結晶シリコン膜を形成す
る工程と、酸化シリコン膜を形成する工程と、前記酸化
シリコン膜上に前記酸化シリコン膜より高い屈折率を有
する誘電体膜を形成する工程と、前記高屈折率誘電体膜
の膜厚をｎチャネルトランジスタ部分とｐチャネルトラ
ンジスタ部分とで差異をつける工程と、前記酸化シリコ
ン膜、および前記酸化シリコン膜と前記高屈折率誘電体
膜とからなる二層膜を通して、前記非晶質シリコン膜ま
たは前記多結晶シリコン膜へ光照射を行う工程とを含む
ように構成されている。
【００１３】
【実施例】発明の実施例を、順スタガ型多結晶シリコン
薄膜トランジスタの作製プロセスにおける素子断面図に
もとづいて説明する。 （実施例１）図２は本発明の一実施例を示す素子断面図
である。図２（ａ）に示すように、少なくとも表面が絶
縁物質である基板１１上に、スパッタ法により金属シリ
サイド膜１２を堆積して、フォトリソグラフィーにより
ソース、ドレイン電極の下部を形成した後、低圧ＣＶＤ
法によりソース、ドレイン用多結晶シリコン膜１３を堆
積し、フォトリソグラフィーによりソース、ドレイン電
極を形成する。続いて図２（ｂ）に示すように、イオン
注入により、イオン注入カバー用酸化シリコン膜１４を
通してＢイオンまたはＰイオン１７を前記ソース、ドレ
イン電極多結晶シリコン層１３に注入する。前記イオン
注入カバー用酸化シリコン膜１４をエッチングにより除
去した後、図２（ｃ）に示すように低圧ＣＶＤ法により
非晶質シリコン膜１５を形成する。ここで前記非晶質シ
リコン膜１５のかわりに多結晶シリコン膜を用いてもよ
い。上記非晶質シリコン膜１５の上に、図２（ｄ）のよ
うに低圧ＣＶＤ法により膜厚１００ｎｍの酸化シリコン
膜１８を成膜し、フォトリソグラフィーおよびエッチン
グにより酸化シリコン膜１８のｐチャネル部分２０のみ
を膜厚７５ｎｍとする。この酸化シリコン膜１８を通し
てＸｅＣｌエキシマレーザ光１９を前記非晶質シリコン
膜１５へ照射し、活性層となる多結晶シリコン膜２２を
形成する。上記図２（ｄ）の工程は、図１（ａ）の実線
に示すように酸化シリコン膜の膜厚変化によりレーザ光
反射率すなわち入射レーザ強度が変化する事を利用した
ものである。ｎチャネルトランジスタおよびｐチャネル
トランジスタ作製における最適レーザ強度がそれぞれ３
６０ｍＪ／ｃｍ2 および４３０ｍＪ／ｃｍ2 であると
し、１００ｎｍの酸化シリコン膜を介した実効強度が３
６０ｍＪ／ｃｍ2 であるようなレーザ光を用いると、上
記工程のようにｎチャネルトランジスタ部分酸化シリコ
ン膜厚を１００ｎｍ、ｐチャネルトランジスタ部分酸化
シリコン膜厚を７５ｎｍとすれば、一度のレーザ照射に
より両チャネル部の非晶質シリコン膜に最適強度のレー
ザが照射されることになる。
薄膜トランジスタの作製プロセスにおける素子断面図に
もとづいて説明する。 （実施例１）図２は本発明の一実施例を示す素子断面図
である。図２（ａ）に示すように、少なくとも表面が絶
縁物質である基板１１上に、スパッタ法により金属シリ
サイド膜１２を堆積して、フォトリソグラフィーにより
ソース、ドレイン電極の下部を形成した後、低圧ＣＶＤ
法によりソース、ドレイン用多結晶シリコン膜１３を堆
積し、フォトリソグラフィーによりソース、ドレイン電
極を形成する。続いて図２（ｂ）に示すように、イオン
注入により、イオン注入カバー用酸化シリコン膜１４を
通してＢイオンまたはＰイオン１７を前記ソース、ドレ
イン電極多結晶シリコン層１３に注入する。前記イオン
注入カバー用酸化シリコン膜１４をエッチングにより除
去した後、図２（ｃ）に示すように低圧ＣＶＤ法により
非晶質シリコン膜１５を形成する。ここで前記非晶質シ
リコン膜１５のかわりに多結晶シリコン膜を用いてもよ
い。上記非晶質シリコン膜１５の上に、図２（ｄ）のよ
うに低圧ＣＶＤ法により膜厚１００ｎｍの酸化シリコン
膜１８を成膜し、フォトリソグラフィーおよびエッチン
グにより酸化シリコン膜１８のｐチャネル部分２０のみ
を膜厚７５ｎｍとする。この酸化シリコン膜１８を通し
てＸｅＣｌエキシマレーザ光１９を前記非晶質シリコン
膜１５へ照射し、活性層となる多結晶シリコン膜２２を
形成する。上記図２（ｄ）の工程は、図１（ａ）の実線
に示すように酸化シリコン膜の膜厚変化によりレーザ光
反射率すなわち入射レーザ強度が変化する事を利用した
ものである。ｎチャネルトランジスタおよびｐチャネル
トランジスタ作製における最適レーザ強度がそれぞれ３
６０ｍＪ／ｃｍ2 および４３０ｍＪ／ｃｍ2 であると
し、１００ｎｍの酸化シリコン膜を介した実効強度が３
６０ｍＪ／ｃｍ2 であるようなレーザ光を用いると、上
記工程のようにｎチャネルトランジスタ部分酸化シリコ
ン膜厚を１００ｎｍ、ｐチャネルトランジスタ部分酸化
シリコン膜厚を７５ｎｍとすれば、一度のレーザ照射に
より両チャネル部の非晶質シリコン膜に最適強度のレー
ザが照射されることになる。
【００１４】次工程として、上記酸化シリコン膜１８を
除去した後、図２（ｅ）に示すように、低圧ＣＶＤ法に
よりゲート絶縁膜用酸化シリコン膜２３を１００ｎｍ堆
積する。続いて図２（ｆ）に示すようにシリコン含有ガ
スとホスフィンガスの混合ガスを用いた低圧ＣＶＤ法に
より低抵抗多結晶シリコン膜２４を堆積し、続いてソー
ス、ドレイン部のコンタクトホール２５をフォトリソグ
ラフィーおよびエッチングにより形成し、さらにスパッ
タ法によりアルミニウム膜２６を堆積し、最後にフォト
リソグラフィーおよびエッチングによりゲート電極部２
７、ソース電極部２８、およびドレイン電極部２９を分
離する。以上の工程により順スタガ型多結晶シリコン薄
膜トランジスタが完成する。 （実施例２）図３は第２の発明の一実施例を示す素子断
面図である。図３（ａ）に示すように、少なくとも表面
が絶縁物質である基板３０上に、金属シリサイド膜３１
および多結晶シリコン膜３２とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜３２にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜３２にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜３
３を形成する。ここで前記非晶質シリコン膜３３のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜３３の上に、図３（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚１００ｎｍの酸化シリコン膜３４を成
膜し、フォトリソグラフィーおよびエッチングにより酸
化シリコン膜３４のｐチャネル部分３６のみを膜厚７５
ｎｍとする。この酸化シリコン膜３４を通してＸｅＣｌ
エキシマレーザ光３５を前記非晶質シリコン膜３３へ照
射し、活性層となる多結晶シリコン膜３９を形成する。
この工程により一度のレーザ照射により両チャネル部の
非晶質シリコン膜に最適強度のレーザが照射される。
除去した後、図２（ｅ）に示すように、低圧ＣＶＤ法に
よりゲート絶縁膜用酸化シリコン膜２３を１００ｎｍ堆
積する。続いて図２（ｆ）に示すようにシリコン含有ガ
スとホスフィンガスの混合ガスを用いた低圧ＣＶＤ法に
より低抵抗多結晶シリコン膜２４を堆積し、続いてソー
ス、ドレイン部のコンタクトホール２５をフォトリソグ
ラフィーおよびエッチングにより形成し、さらにスパッ
タ法によりアルミニウム膜２６を堆積し、最後にフォト
リソグラフィーおよびエッチングによりゲート電極部２
７、ソース電極部２８、およびドレイン電極部２９を分
離する。以上の工程により順スタガ型多結晶シリコン薄
膜トランジスタが完成する。 （実施例２）図３は第２の発明の一実施例を示す素子断
面図である。図３（ａ）に示すように、少なくとも表面
が絶縁物質である基板３０上に、金属シリサイド膜３１
および多結晶シリコン膜３２とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜３２にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜３２にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜３
３を形成する。ここで前記非晶質シリコン膜３３のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜３３の上に、図３（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚１００ｎｍの酸化シリコン膜３４を成
膜し、フォトリソグラフィーおよびエッチングにより酸
化シリコン膜３４のｐチャネル部分３６のみを膜厚７５
ｎｍとする。この酸化シリコン膜３４を通してＸｅＣｌ
エキシマレーザ光３５を前記非晶質シリコン膜３３へ照
射し、活性層となる多結晶シリコン膜３９を形成する。
この工程により一度のレーザ照射により両チャネル部の
非晶質シリコン膜に最適強度のレーザが照射される。
【００１５】ここで、図３（ｃ）のようにｎチャネル部
とｐチャネル部とで膜厚差を有する上記酸化シリコン膜
３４を除去せずにゲート絶縁膜とする。これによりｐチ
ャネルトランジスタのゲート絶縁膜はｎチャネルトラン
ジスタのゲート絶縁膜よりも薄くなるため、電界効果移
動度は増大し、しきい値は減少する。ｎチャネルトラン
ジスタのゲート絶縁膜も薄膜化した方が電界効果移動度
およびしきい値は向上するが、ｎチャネルトランジスタ
の方がｐチャネルトランジスタよりもソース、ドレイン
間耐圧が低く、この耐圧はゲート絶縁膜が薄膜化するほ
ど低くなるため、ｎチャネルトランジスタのゲート絶縁
膜厚はｐチャネルトランジスタほどには薄くできない。
とｐチャネル部とで膜厚差を有する上記酸化シリコン膜
３４を除去せずにゲート絶縁膜とする。これによりｐチ
ャネルトランジスタのゲート絶縁膜はｎチャネルトラン
ジスタのゲート絶縁膜よりも薄くなるため、電界効果移
動度は増大し、しきい値は減少する。ｎチャネルトラン
ジスタのゲート絶縁膜も薄膜化した方が電界効果移動度
およびしきい値は向上するが、ｎチャネルトランジスタ
の方がｐチャネルトランジスタよりもソース、ドレイン
間耐圧が低く、この耐圧はゲート絶縁膜が薄膜化するほ
ど低くなるため、ｎチャネルトランジスタのゲート絶縁
膜厚はｐチャネルトランジスタほどには薄くできない。
【００１６】さらに、非晶質シリコン膜３３はレーザア
ニールによって１０００℃以上の高温に達するため、酸
化シリコン膜３４と多結晶シリコン膜３９の界面３８は
熱処理が施され、準位密度の低い界面となる。
ニールによって１０００℃以上の高温に達するため、酸
化シリコン膜３４と多結晶シリコン膜３９の界面３８は
熱処理が施され、準位密度の低い界面となる。
【００１７】最後のＰドープ低抵抗多結晶シリコン膜４
１およびアルミニウム膜４３を用いてゲート電極部４
４、ソース電極部４５、およびドレイン電極部４６を作
製し、順スタガ型多結晶シリコン薄膜トランジスタが完
成する。 （実施例３）図４は第３の発明の一実施例を示す素子断
面図である。図４（ａ）に示すように、少なくとも表面
が絶縁物質である基板４７上に、金属シリサイド膜４８
および多結晶シリコン膜４９とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜４９にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜４９にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜５
０を形成する。ここで前記非晶質シリコン膜５０のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜５０の上に、図４（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚４０ｎｍの酸化シリコン膜５１を、続
いてプラズマＣＶＤ法により膜厚４０ｎｍの窒化シリコ
ン膜５２を成膜し、この二層誘電体膜５１，５２を通し
てＸｅＣｌエキシマレーザ光５３を前記非晶質シリコン
膜５０へ照射し、活性層となる多結晶シリコン膜５５を
形成する。ここで、二層誘電体膜の上部膜としては窒素
含有酸化シリコン膜など他の高屈折率膜でもよい。上記
図４（ｂ）のレーザ照射の工程では、下述の理由により
前記酸化シリコン膜５１および前記窒化シリコン膜５２
の膜厚を薄く設定できるため、膜厚変動で生じる入射レ
ーザ照射強度変動が非常に小さくなり、大面積基板上に
おいても均質な多結晶シリコン膜を得ることができる。
１およびアルミニウム膜４３を用いてゲート電極部４
４、ソース電極部４５、およびドレイン電極部４６を作
製し、順スタガ型多結晶シリコン薄膜トランジスタが完
成する。 （実施例３）図４は第３の発明の一実施例を示す素子断
面図である。図４（ａ）に示すように、少なくとも表面
が絶縁物質である基板４７上に、金属シリサイド膜４８
および多結晶シリコン膜４９とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜４９にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜４９にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜５
０を形成する。ここで前記非晶質シリコン膜５０のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜５０の上に、図４（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚４０ｎｍの酸化シリコン膜５１を、続
いてプラズマＣＶＤ法により膜厚４０ｎｍの窒化シリコ
ン膜５２を成膜し、この二層誘電体膜５１，５２を通し
てＸｅＣｌエキシマレーザ光５３を前記非晶質シリコン
膜５０へ照射し、活性層となる多結晶シリコン膜５５を
形成する。ここで、二層誘電体膜の上部膜としては窒素
含有酸化シリコン膜など他の高屈折率膜でもよい。上記
図４（ｂ）のレーザ照射の工程では、下述の理由により
前記酸化シリコン膜５１および前記窒化シリコン膜５２
の膜厚を薄く設定できるため、膜厚変動で生じる入射レ
ーザ照射強度変動が非常に小さくなり、大面積基板上に
おいても均質な多結晶シリコン膜を得ることができる。
【００１８】すなわち、酸化シリコン単層を介するレー
ザアニールでは、図１（ａ）の実線に示すように極小ピ
ーク付近の変化が急であるため膜厚変動の影響を考慮し
て極大ピークの膜厚を選ばなければならず、更に膜厚変
動絶対値はその膜厚が薄いほど小さくなるため、９５ｎ
ｍ付近が最適値となる。これに対し図１（ｃ）に示すよ
うな二層誘電体膜を用いる場合、高屈折率膜の膜厚を変
化させることにより、極大ピークを与える酸化シリコン
膜厚を任意に選ぶことができる。上記工程のように窒化
シリコン膜厚を４０ｎｍとした場合、酸化シリコン膜厚
を変化させた場合のＸｅＣｌエキシマレーザ光反射率の
変化は図１（ａ）の点線のようになる。図１（ａ）よ
り、窒化シリコン膜厚を４０ｎｍとした場合、膜厚変動
による影響を小さくできる極大ピークを与える最小酸化
シリコン膜厚は４０ｎｍとなり、膜厚変動の小さい薄い
膜厚をとることができる。小さい値をとることができ
る。さらに図１（ａ）の実線と点線としては極大ピーク
付近の反射率変化度がほぼ同じであること、窒化シリコ
ン膜厚は薄いためその膜厚変動値が小さいことにより、
二層誘電体膜を介したレーザ照射の方が入射レーザ強度
変動を小さくすることができる。実際に、酸化シリコン
膜厚９５ｎｍおよび４０ｎｍでの膜厚変動±１３％と窒
化シリコン膜厚４０ｎｍの膜厚変動±１０％を考慮した
ときのレーザ光反射率変動は、酸化シリコン膜単層の場
合３％であるのに対し二層誘電体膜の場合はほとんど生
じない。
ザアニールでは、図１（ａ）の実線に示すように極小ピ
ーク付近の変化が急であるため膜厚変動の影響を考慮し
て極大ピークの膜厚を選ばなければならず、更に膜厚変
動絶対値はその膜厚が薄いほど小さくなるため、９５ｎ
ｍ付近が最適値となる。これに対し図１（ｃ）に示すよ
うな二層誘電体膜を用いる場合、高屈折率膜の膜厚を変
化させることにより、極大ピークを与える酸化シリコン
膜厚を任意に選ぶことができる。上記工程のように窒化
シリコン膜厚を４０ｎｍとした場合、酸化シリコン膜厚
を変化させた場合のＸｅＣｌエキシマレーザ光反射率の
変化は図１（ａ）の点線のようになる。図１（ａ）よ
り、窒化シリコン膜厚を４０ｎｍとした場合、膜厚変動
による影響を小さくできる極大ピークを与える最小酸化
シリコン膜厚は４０ｎｍとなり、膜厚変動の小さい薄い
膜厚をとることができる。小さい値をとることができ
る。さらに図１（ａ）の実線と点線としては極大ピーク
付近の反射率変化度がほぼ同じであること、窒化シリコ
ン膜厚は薄いためその膜厚変動値が小さいことにより、
二層誘電体膜を介したレーザ照射の方が入射レーザ強度
変動を小さくすることができる。実際に、酸化シリコン
膜厚９５ｎｍおよび４０ｎｍでの膜厚変動±１３％と窒
化シリコン膜厚４０ｎｍの膜厚変動±１０％を考慮した
ときのレーザ光反射率変動は、酸化シリコン膜単層の場
合３％であるのに対し二層誘電体膜の場合はほとんど生
じない。
【００１９】次工程として、前記窒化シリコン膜５２を
エッチングにより除去した後、図４（ｃ）に示すよう
に、低圧ＣＶＤ法により酸化シリコン膜５６を６０ｎｍ
堆積する。前記酸化シリコン膜５１および前記酸化シリ
コン膜５６の二層でゲート絶縁膜となる。続いて図４
（ａ）のようにＰドープ低抵抗多結晶シリコン膜５７お
よびアルミニウム膜５８を用いてゲート電極部６０、ソ
ース電極部６１、およびドレイン電極部６２を作製す
る。以上の工程により順スタガ型多結晶シリコン薄膜ト
ランジスタが完成する。なお、前記実施例１と同様に、
酸化シリコン膜５１と多結晶シリコン膜５５の界面５４
は準位密度の低い界面となる。 （実施例４）図５は第４の発明の一実施例を示す素子断
面図である。図５（ａ）に示すように、少なくとも表面
が絶縁物質である基板６３上に、金属シリサイド膜６４
および多結晶シリコン膜６５とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜６５にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜６５にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜６
６を形成する。ここで前記非晶質シリコン膜６６のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜６６の上に、図５（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚１０ｎｍの酸化シリコン膜６７を、続
いてプラズマＣＶＤ法により膜厚６０ｎｍの窒化シリコ
ン膜６８を成膜し、フォトリソグラフィーおよびエッチ
ングにより窒化シリコン膜６８のｐチャネル部６９のみ
を除去する。ｎチャネル部７０の二層誘電体膜６７，６
８およびｐチャネル部６９の単層酸化シリコン膜６７を
通してＸｅＣｌエキシマレーザ光７１を前記非晶質シリ
コン膜６６へ照射し、活性層となる多結晶シリコン膜７
３を形成する。ここで、二層誘電体膜の上部膜としては
窒素含有酸化シリコン膜など他の高屈折率膜でもよい。
更に前記窒化シリコン膜のｐチャネル部６９の除去は、
図５（ｅ）のようにエッチングによる薄膜化であっても
同効果が得られる。上記図５（ｂ）および図５（ｅ）の
工程では、下述の理由によりｎ，Ｐ両チャネル部に最適
強度のレーザを照射することができ、さらに酸化シリコ
ン膜６７，８１が非常に薄く、窒化シリコン膜６８，８
２の膜厚は膜厚変動の影響が最も少ない値に設定さてい
るため、膜厚変動で生じる入射レーザ照射強度変動が非
常に小さくなっている。したがって大面積基板上におい
て、ｎ，ｐ両チャネルが高性能を有する多結晶シリコン
薄膜トランジスタを均一に作製することができる。
エッチングにより除去した後、図４（ｃ）に示すよう
に、低圧ＣＶＤ法により酸化シリコン膜５６を６０ｎｍ
堆積する。前記酸化シリコン膜５１および前記酸化シリ
コン膜５６の二層でゲート絶縁膜となる。続いて図４
（ａ）のようにＰドープ低抵抗多結晶シリコン膜５７お
よびアルミニウム膜５８を用いてゲート電極部６０、ソ
ース電極部６１、およびドレイン電極部６２を作製す
る。以上の工程により順スタガ型多結晶シリコン薄膜ト
ランジスタが完成する。なお、前記実施例１と同様に、
酸化シリコン膜５１と多結晶シリコン膜５５の界面５４
は準位密度の低い界面となる。 （実施例４）図５は第４の発明の一実施例を示す素子断
面図である。図５（ａ）に示すように、少なくとも表面
が絶縁物質である基板６３上に、金属シリサイド膜６４
および多結晶シリコン膜６５とからなるソース、ドレイ
ン電極を形成する。ｎチャネル部ソース、ドレインの多
結晶シリコン膜６５にはＰが、ｐチャネル部ソース、ド
レインの多結晶シリコン膜６５にはＢがイオン注入され
ている。続いて低圧ＣＶＤ法により非晶質シリコン膜６
６を形成する。ここで前記非晶質シリコン膜６６のかわ
りに多結晶シリコン膜を用いてもよい。次に前記非晶質
シリコン膜６６の上に、図５（ｂ）に示すように低圧Ｃ
ＶＤ法により膜厚１０ｎｍの酸化シリコン膜６７を、続
いてプラズマＣＶＤ法により膜厚６０ｎｍの窒化シリコ
ン膜６８を成膜し、フォトリソグラフィーおよびエッチ
ングにより窒化シリコン膜６８のｐチャネル部６９のみ
を除去する。ｎチャネル部７０の二層誘電体膜６７，６
８およびｐチャネル部６９の単層酸化シリコン膜６７を
通してＸｅＣｌエキシマレーザ光７１を前記非晶質シリ
コン膜６６へ照射し、活性層となる多結晶シリコン膜７
３を形成する。ここで、二層誘電体膜の上部膜としては
窒素含有酸化シリコン膜など他の高屈折率膜でもよい。
更に前記窒化シリコン膜のｐチャネル部６９の除去は、
図５（ｅ）のようにエッチングによる薄膜化であっても
同効果が得られる。上記図５（ｂ）および図５（ｅ）の
工程では、下述の理由によりｎ，Ｐ両チャネル部に最適
強度のレーザを照射することができ、さらに酸化シリコ
ン膜６７，８１が非常に薄く、窒化シリコン膜６８，８
２の膜厚は膜厚変動の影響が最も少ない値に設定さてい
るため、膜厚変動で生じる入射レーザ照射強度変動が非
常に小さくなっている。したがって大面積基板上におい
て、ｎ，ｐ両チャネルが高性能を有する多結晶シリコン
薄膜トランジスタを均一に作製することができる。
【００２０】上記図５（ｂ）の工程のように窒化シリコ
ン膜厚を６０ｎｍとした場合、酸化シリコン膜厚を変化
させた場合のレーザ光反射率の変化は図１（ａ）の破線
のようになる。酸化シリコン膜厚を１０ｎｍとすると、
図１（ａ）より酸化シリコン単層膜部分でのレーザ光反
射率は５４％程度、二層誘電体膜部分でのレーザ光反射
率は６２％程度となる。したがって、ｎチャネルトラン
ジスタおよびｐチャネルトランジスタ作製における最適
レーザ強度がそれぞれ３６０ｍＪ／ｃｍ2 および４３０
ｍＪ／ｃｍ2 であるとし、１０ｎｍの酸化シリコン膜を
通った実効照射強度が４３０ｍＪ／ｃｍ2 であるような
レーザ光を用いると、ｎチャネルトランジスタ部分酸化
シリコン膜上のみに膜厚６０ｎｍの窒化シリコン膜を形
成すれば、両チャネルに最適強度のレーザが照射される
ことになる。さらに、上記工程によれば酸化シリコン膜
厚を薄く設定でき、窒化シリコン膜厚も図１（ａ）に示
す反射率曲線の極大ピークに設定することができるた
め、入射レーザ強度変動を小さくすることができる。
ン膜厚を６０ｎｍとした場合、酸化シリコン膜厚を変化
させた場合のレーザ光反射率の変化は図１（ａ）の破線
のようになる。酸化シリコン膜厚を１０ｎｍとすると、
図１（ａ）より酸化シリコン単層膜部分でのレーザ光反
射率は５４％程度、二層誘電体膜部分でのレーザ光反射
率は６２％程度となる。したがって、ｎチャネルトラン
ジスタおよびｐチャネルトランジスタ作製における最適
レーザ強度がそれぞれ３６０ｍＪ／ｃｍ2 および４３０
ｍＪ／ｃｍ2 であるとし、１０ｎｍの酸化シリコン膜を
通った実効照射強度が４３０ｍＪ／ｃｍ2 であるような
レーザ光を用いると、ｎチャネルトランジスタ部分酸化
シリコン膜上のみに膜厚６０ｎｍの窒化シリコン膜を形
成すれば、両チャネルに最適強度のレーザが照射される
ことになる。さらに、上記工程によれば酸化シリコン膜
厚を薄く設定でき、窒化シリコン膜厚も図１（ａ）に示
す反射率曲線の極大ピークに設定することができるた
め、入射レーザ強度変動を小さくすることができる。
【００２１】次工程として、前記窒化シリコン膜６８を
エッチングにより除去した後、図５（ｄ）に示すよう
に、低圧ＣＶＤ法により酸化シリコン膜７４を９０ｎｍ
堆積する。前記酸化シリコン膜６７および前記酸化シリ
コン膜７４の二層でゲート絶縁膜となる。続いて図５
（ｅ）のようにＰドープ低抵抗多結晶シリコン膜７５お
よびアルミニウム膜７６を用いてゲート電極部７８、ソ
ース電極部７９、およびドレイン電極部８０を作製す
る。以上の工程により順スタガ型多結晶シリコン薄膜ト
ランジスタが完成する。なお、上記実施例１と同様に、
酸化シリコン膜６７と多結晶シリコン膜７３の界面７２
は準位密度の低い界面となる。
エッチングにより除去した後、図５（ｄ）に示すよう
に、低圧ＣＶＤ法により酸化シリコン膜７４を９０ｎｍ
堆積する。前記酸化シリコン膜６７および前記酸化シリ
コン膜７４の二層でゲート絶縁膜となる。続いて図５
（ｅ）のようにＰドープ低抵抗多結晶シリコン膜７５お
よびアルミニウム膜７６を用いてゲート電極部７８、ソ
ース電極部７９、およびドレイン電極部８０を作製す
る。以上の工程により順スタガ型多結晶シリコン薄膜ト
ランジスタが完成する。なお、上記実施例１と同様に、
酸化シリコン膜６７と多結晶シリコン膜７３の界面７２
は準位密度の低い界面となる。
【００２２】なお、本実施例ではＸｅＣｌエキシマレー
ザを光源として用いられているが、ＫｒＦ，ＡｒＦＡｒ
等の他の光源等強力なパルス光源であれば本特許は有効
に作用する。
ザを光源として用いられているが、ＫｒＦ，ＡｒＦＡｒ
等の他の光源等強力なパルス光源であれば本特許は有効
に作用する。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
最適ゲート絶縁膜厚を有するｎ，Ｐ両チャネルトランジ
スタの形成において、両チャネルの活性層多結晶シリコ
ン膜を最適強度のレーザ照射で作製することができ、か
つ誘電体膜を通して行うレーザアニール技術において、
酸化シリコン膜と、窒化シリコン膜などの高屈折率誘電
体膜を組み合わせた二層誘電体膜を用いることにより、
膜厚変動による入射レーザ強度変動を最小限に抑えるこ
とができるため、大面積基板上において高性能かつ均質
な薄膜トランジスタＣＭＯＳ駆動回路を形成することが
できる。
最適ゲート絶縁膜厚を有するｎ，Ｐ両チャネルトランジ
スタの形成において、両チャネルの活性層多結晶シリコ
ン膜を最適強度のレーザ照射で作製することができ、か
つ誘電体膜を通して行うレーザアニール技術において、
酸化シリコン膜と、窒化シリコン膜などの高屈折率誘電
体膜を組み合わせた二層誘電体膜を用いることにより、
膜厚変動による入射レーザ強度変動を最小限に抑えるこ
とができるため、大面積基板上において高性能かつ均質
な薄膜トランジスタＣＭＯＳ駆動回路を形成することが
できる。
【図１】非晶質シリコン膜上に形成した酸化シリコン膜
および窒化シリコン膜の膜厚変化に対するＸｅＣｌエキ
シマレーザ光の反射率の変化を示す説明図である。
および窒化シリコン膜の膜厚変化に対するＸｅＣｌエキ
シマレーザ光の反射率の変化を示す説明図である。
【図２】第１の発明の実施例を示す断面図である。
【図３】第２の発明の実施例を示す断面図である。
【図４】第３の発明の実施例を示す断面図である。
【図５】第４の発明の実施例を示す断面図である。
【図６】レーザ照射強度を変化させた場合の、ｎチャネ
ル多結晶シリコンＴＦＴおよびｐチャネル多結晶シリコ
ンＴＦＴの電界効果移動度の変化を示す説明図である。
ル多結晶シリコンＴＦＴおよびｐチャネル多結晶シリコ
ンＴＦＴの電界効果移動度の変化を示す説明図である。
１ ガラス基板 ２ 非晶質シリコン膜 ３，１８，３４，５１，６７，８１ 酸化シリコン膜 ４，１９，３５，５３，７１，８５ ＸｅＣｌエキシ
マレーザ光 ５，５２，６８，８２ 窒化シリコン膜 １１，３０，４７，６３ 絶縁体基板 １２，３１，４８，６４ 金属シリサイド膜 １３，３２，４９，６５ ソース、ドレイン電極用多
結晶シリコン膜 １４ イオン注入カバー用酸化シリコン膜 １５，３３，５０，６６ 非晶質シリコン膜 １６ フォトレジスト １７ ＢイオンまたはＰイオン ２０，３６，６９，８３ ｐチャネル部 ２１，３７，７０，８４ ｎチャネル部 ２２，３９，５５，７３ 多結晶シリコン膜 ２３，４０，５６，７４ ゲート絶縁膜用酸化シリコ
ン膜 ２４，４１，５７，７５ 低抵抗多結晶シリコン膜 ２５，４２，５９，７７ ソース、ドレイン部コンタ
クトホール ２６，４３，５８，７６ アルミニウム膜 ２７，４４，６０，７８ ゲート電極部 ２８，４５，６１，７９ ソース電極部 ２９，４６，６２，８０ ドレイン電極部 ３８，５４，７２ ゲート絶縁膜と多結晶シリコン膜
の界面
マレーザ光 ５，５２，６８，８２ 窒化シリコン膜 １１，３０，４７，６３ 絶縁体基板 １２，３１，４８，６４ 金属シリサイド膜 １３，３２，４９，６５ ソース、ドレイン電極用多
結晶シリコン膜 １４ イオン注入カバー用酸化シリコン膜 １５，３３，５０，６６ 非晶質シリコン膜 １６ フォトレジスト １７ ＢイオンまたはＰイオン ２０，３６，６９，８３ ｐチャネル部 ２１，３７，７０，８４ ｎチャネル部 ２２，３９，５５，７３ 多結晶シリコン膜 ２３，４０，５６，７４ ゲート絶縁膜用酸化シリコ
ン膜 ２４，４１，５７，７５ 低抵抗多結晶シリコン膜 ２５，４２，５９，７７ ソース、ドレイン部コンタ
クトホール ２６，４３，５８，７６ アルミニウム膜 ２７，４４，６０，７８ ゲート電極部 ２８，４５，６１，７９ ソース電極部 ２９，４６，６２，８０ ドレイン電極部 ３８，５４，７２ ゲート絶縁膜と多結晶シリコン膜
の界面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 27/12 Ｒ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｙ
Claims (4)
- 【請求項１】 シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いる薄膜トラ
ンジスタの製造方法において、絶縁性基板上に非結晶性
シリコン膜を形成する工程と、酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜の膜厚をｎチャネルトラ
ンジスタ部分とｐチャネルトランジスタ部分とで差異を
つける工程と、前記酸化シリコン膜を通して、前記非結
晶性シリコン膜へ光照射を行う工程とを含むことを特徴
とする薄膜トランジスタの製造方法。 - 【請求項２】 シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いる薄膜トラ
ンジスタの製造方法において、絶縁性基板上に非結晶性
シリコン膜を形成する工程と、酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜の膜厚をｎチャネルトラ
ンジスタ部分とｐチャネルトランジスタ部分とで差異を
つける工程と、前記酸化シリコン膜を通して、前記非結
晶性シリコン膜へ光照射を行う工程とを含み、ｎチャネ
ルトランジスタ部分とｐチャネルトランジスタ部分とで
膜厚差を有する前記酸化シリコン膜をゲート絶縁膜とす
ることを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いる薄膜トラ
ンジスタの製造方法において、絶縁性基板上に非結晶性
シリコン膜を形成する工程と、酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜上に前記酸化シリコン膜
より高い屈折率を有する誘電体膜を形成する工程と、前
記酸化シリコン膜および前記高屈折率誘電体膜を通し
て、前記非結晶性シリコン膜へ光照射を行う工程とを含
むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 シリコン膜への光照射による再結晶化で
形成された多結晶シリコン膜を活性層に用いる薄膜トラ
ンジスタの製造方法において、絶縁性基板上に非結晶性
シリコン膜を形成する工程と、酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜上に前記酸化シリコン膜
より高い屈折率を有する誘電体膜を形成する工程と、前
記高屈折率誘電体膜の膜厚をｎチャネルトランジスタ部
分とｐチャネルトランジスタ部分とで差異をつける工程
と、前記酸化シリコン膜、および前記酸化シリコン膜と
前記高屈折率誘電体膜とからなる二層膜を通して、前記
非結晶性シリコン膜へ光照射を行う工程とを含むことを
特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329346A JP2734357B2 (ja) | 1993-12-27 | 1993-12-27 | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329346A JP2734357B2 (ja) | 1993-12-27 | 1993-12-27 | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193245A true JPH07193245A (ja) | 1995-07-28 |
| JP2734357B2 JP2734357B2 (ja) | 1998-03-30 |
Family
ID=18220433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329346A Expired - Lifetime JP2734357B2 (ja) | 1993-12-27 | 1993-12-27 | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734357B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116164A (ja) * | 1995-10-23 | 1997-05-02 | Nec Corp | 順スタガ型薄膜トランジスタ及びその製造方法 |
| JP2005101553A (ja) * | 2003-08-27 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2016514364A (ja) * | 2013-02-26 | 2016-05-19 | ソイテックＳｏｉｔｅｃ | 構造を処理するためのプロセス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455858A (en) * | 1987-08-26 | 1989-03-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
-
1993
- 1993-12-27 JP JP5329346A patent/JP2734357B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455858A (en) * | 1987-08-26 | 1989-03-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116164A (ja) * | 1995-10-23 | 1997-05-02 | Nec Corp | 順スタガ型薄膜トランジスタ及びその製造方法 |
| JP2005101553A (ja) * | 2003-08-27 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2016514364A (ja) * | 2013-02-26 | 2016-05-19 | ソイテックＳｏｉｔｅｃ | 構造を処理するためのプロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734357B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| JPH0864824A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| KR20000017056A (ko) | 반도체 장치 제조 방법 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| US6482682B2 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP2734357B2 (ja) | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| JPH06314786A (ja) | 薄膜半導体装置およびその作製方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05160151A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10242471A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3841897B2 (ja) | 半導体装置の作製方法 | |
| JPH03132041A (ja) | 半導体装置の製造方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP4447304B2 (ja) | 半導体装置及びその作製方法 | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH07176752A (ja) | 薄膜半導体装置およびその作製方法 | |
| JPH04328872A (ja) | 多結晶薄膜トランジスタの製造方法及び多結晶薄膜トランジスタ | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |