JPH06168970A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH06168970A
JPH06168970A JP4339514A JP33951492A JPH06168970A JP H06168970 A JPH06168970 A JP H06168970A JP 4339514 A JP4339514 A JP 4339514A JP 33951492 A JP33951492 A JP 33951492A JP H06168970 A JPH06168970 A JP H06168970A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
organic insulating
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4339514A
Other languages
English (en)
Inventor
Yoshihiko Sakai
義彦 酒井
Takayuki Yamada
高幸 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP4339514A priority Critical patent/JPH06168970A/ja
Priority to US08/157,259 priority patent/US5462886A/en
Publication of JPH06168970A publication Critical patent/JPH06168970A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/045—Electric field

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ポリイミド分子の分極の程度やその配向の方
向を制御して、薄膜トランジスタのしきい値電圧Ｖthの
ばらつきを小さくし、またフォトダイオードのＳ／Ｎ比
を向上させて、素子特性を向上させることができる半導
体素子の製造方法を提供する。 【構成】 半導体層上に形成される層間絶縁層９のポリ
イミドの塗布工程中、塗布直後の初期硬化のためのプリ
ベーク工程中、更に層間絶縁層９のパターン形成後のポ
ストベーク工程中に、基板に対して垂直な方向に電圧を
印加する半導体素子の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、イメージセンサやフラ
ットパネルディスプレイの駆動素子に用いられる薄膜ト
ランジスタや、イメージセンサの受光素子に用いられる
フォトダイオード等の半導体素子の製造方法に係り、特
に、薄膜トランジスタの重要な特性であるしきい値電圧
（Ｖth）のばらつきを小さくして信頼性を向上させ、ま
た、フォトダイオードの明暗電流比（Ｓ／Ｎ比）を向上
させることができる半導体素子の製造方法に関する。
【０００２】
【従来の技術】従来、逆スタガ型の薄膜トランジスタと
しては、図８の断面説明図に示すように、半導体活性層
として水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を
用いた構造のものがあった。逆スタガ型の薄膜トランジ
スタ（ＴＦＴ）は、ガラス基板１上に、クロム（Ｃｒ）
又はタンタル（Ｔａ）等の金属から成るゲート電極２
と、シリコン窒化膜（ＳｉＮx ）から成るゲート絶縁層
３と、ノンドープの水素化アモルファスシリコン（ｉ−
ａ−Ｓｉ：Ｈ）から成る半導体活性層４と、シリコン窒
化膜（ＳｉＮx）から成るチャネル保護層５と、ｎ+ 水
素化アモルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）から成
るオーミックコンタクト層６と、ソース電極７及びドレ
イン電極８と、ポリイミドから成る層間絶縁層９と、モ
リブデン（Ｍｏ）、アルミニウム（Ａｌ）等から成る配
線層１０が順次積層された構造となっている。
【０００３】上記従来の構成の薄膜トランジスタにおい
て、半導体活性層４とゲート絶縁層３との界面及び半導
体活性層４とチャネル保護層５との界面は、ＴＦＴ特性
を決定する主要な要因となっている。そのため、薄膜ト
ランジスタの形成過程における界面の汚染や、界面付近
の静電気等がＴＦＴのしきい値電圧（Ｖth）に大きな影
響を与えることが知られている。
【０００４】そこで、ゲート絶縁層３、半導体活性層
４、チャネル保護層５の３層を形成する際には、真空を
破らずに連続して着膜することにより、界面の汚染を防
ぎ、ＴＦＴ特性のばらつきを小さくする製造方法が実行
されている。
【０００５】従来の薄膜トランジスタの製造方法につい
て、図９（ａ）（ｂ）及び図１０（ｃ）（ｄ）の製造プ
ロセス断面説明図を使って説明する。ガラス基板１上に
クロム（Ｃｒ1 ）から成るゲート電極２を形成し、その
上に、プラズマＣＶＤ法によりゲート絶縁層３としての
下層のＳｉＮx 層と、半導体活性層４としてのａ−Ｓ
ｉ：Ｈ層と、チャネル保護層５としての上層のＳｉＮx
層を真空を破らずに連続して着膜し、上層のＳｉＮx 層
をパターニングしてチャネル保護層５のパターンを形成
する（図９（ａ）参照）。
【０００６】そして、オーミックコンタクト層６として
のｎ+ ａ−Ｓｉ：Ｈ層と、ソース電極７及びドレイン電
極８となるクロム（Ｃｒ2 ）を着膜し、ｎ+ ａ−Ｓｉ：
Ｈ層とＣｒ2 層及び半導体活性層４としてのａ−Ｓｉ：
Ｈ層を連続でパターニングして、半導体活性層４と、オ
ーミックコンタクト層６と、ソース電極７及びドレイン
電極８を形成する（図９（ｂ）参照）。
【０００７】次に、層間絶縁層９としてのポリイミド
（ＰＩ）をスピンコートにより約１μｍ程度の膜厚で塗
布し、初期硬化のためのプリベークを行い、ソース・ド
レイン電極へのコンタクトホール等を形成するためにパ
ターニングを行った後に、ポストベークを行って層間絶
縁層９を形成する（図１０（ｃ）参照）。
【０００８】そして、アルミニウム（Ａｌ）等を着膜し
てパターニングし、配線層１０等を形成する（図１０
（ｄ）参照）。このようにして、従来の逆スタガ型の薄
膜トランジスタが形成されるようになっていた（特開平
３−１５７９７０号公報参照）。
【０００９】しかし、上記薄膜トランジスタの製造方法
によると、ポリイミド（ＰＩ）等の有機絶縁物質を用い
て層間絶縁層９を形成する際に、塗布直後のポリイミド
膜中の分子が、静電気等の影響により分極を起こすこと
がある。特に、基板１に垂直な方向に配向したＰＩ分子
がそのままベークされると、電気的に中和されずに、固
定電荷として残留してしまうことが知られている（Exte
nded Abstract of the22nd(1990 International) Confe
rence on Solid State Devices and Materials,Sendai,
1990,pp.1039-1042参照）。
【００１０】ここで、ポリイミド分子の分極によって生
ずる固定電荷について図１１〜１３を使って説明する。
図１１は、ポリイミド分子の分極により一定方向に配向
した状態で生じた層間絶縁層９中の固定電荷を示す断面
説明図であり、図１２は、チャネル保護層５の上部にト
ップゲート電極２１を設けた薄膜トランジスタの断図面
説明図であり、図１３は、トップゲート電極２１に電圧
を印加した場合のしきい値電圧（Ｖth）の変化を示す説
明図である。
【００１１】図１１の例では、ポリイミド分子が静電気
等の影響により、層間絶縁層９において上側がプラス
（＋）、下側がマイナス（−）となるように分極を起こ
し、基板１に垂直に配向したままでベークされた状態と
なっている。このように形成された固定電荷により、チ
ャネル保護層５と半導体活性層４との界面に電荷が誘起
され、その結果、薄膜トランジスタのしきい値電圧Ｖth
は、固定電荷を打ち消すのに必要な分だけずれることに
なる。図１１の例では、層間絶縁層９に固定電荷がない
場合に比べて、しきい値電圧Ｖthが高くなるものであ
る。
【００１２】このような固定電荷が発生する状態は、図
１２に示すように、チャネル保護層５上にトップゲート
電極２１を設けて電圧（トップゲート電圧）を印加した
場合と等価と見做すことができる。図１２に示すよう
に、トップゲート電極２１は、層間絶縁層９を介してチ
ャネル保護層５の上部に形成されており、トップゲート
電極２１に電圧が印加されると、チャネル保護層５と半
導体活性層４との界面に電荷が誘起されるものである。
そして、図１３に示すように、トップゲート電極２１に
印加される電圧の変化に伴って、しきい値電圧Ｖthも大
きく変化していることがわかる。具体的には、トップゲ
ート電圧としきい値電圧とは反比例の関係となってい
る。従って、ポリイミド分子の分極の程度とその配向の
方向が薄膜トランジスタのしきい値電圧Ｖthを決定する
上で大きな影響を与えることがわかる。
【００１３】また、上記薄膜トランジスタの製造方法で
は、半導体活性層４の保護のために、チャネル保護層５
の着膜温度を半導体活性層４の着膜温度より高くするこ
とができないため、チャネル保護層５の膜質の向上が図
れない。従って、半導体活性層４とチャネル保護層５と
の界面は、半導体活性層４とゲート絶縁層３との界面に
比べて静電気等の影響を受けやすく、分極したポリイミ
ドによる固定電荷の影響を半導体活性層４とチャネル保
護層５との界面で特に受けやすいと考えられる。
【００１４】次に、イメージセンサの受光素子として用
いられるフォトダイオードの構造について、図１４の断
面説明図を用いて説明する。図１４に示すように、フォ
トダイオードは、ガラス基板１上にチタン（Ｔｉ）、ク
ロム（Ｃｒ）等の金属から成る下部電極１１と、各受光
素子毎に分割形成されたａ−Ｓｉ：Ｈ層から成る光導電
層１２と、同様に分割形成された酸化インジウム・スズ
（ＩＴＯ）層から成る透明電極１３が順次積層されたサ
ンドイッチ型であり、更に受光素子全体を覆うようにポ
リイミドから成る層間絶縁層９が形成され、その上にア
ルミニウム（Ａｌ）等から成る配線層１０が形成された
構造となっている。
【００１５】ここで、従来のフォトダイオードの製造方
法について、図１５（ａ）〜（ｄ）の製造プロセス断面
説明図を用いて説明する。ガラス基板１上に、クロム
（Ｃｒ）を約１０００〜１５００オングストローム程度
の膜厚で着膜し、パターニングして、下部電極１１を形
成する。（図１５（ａ）参照）。
【００１６】次に、プラズマＣＶＤ法により約１〜２μ
ｍの膜厚で水素化アモルファスシリコン（ａ−Ｓｉ：
Ｈ）層を着膜し、その上にＤＣスパッタリング法により
ＩＴＯを約８００オングストローム程度の膜厚で着膜
し、フォトリソグラフィー及びエッチングによりＩＴＯ
層をパターニングして、透明電極１３を形成する。そし
て、レジストパターンをそのままにして、これをマスク
としてａ−Ｓｉ：Ｈ層をエッチングし、光導電層１２を
形成する（図１５（ｂ）参照）。
【００１７】その上に、ポリイミド（ＰＩ）を約１μｍ
程度の膜厚で塗布してプリベークし、パターニングし
て、ポストベークを行い、層間絶縁層９を形成する（図
１５（ｃ）参照）。
【００１８】そして、層間絶縁層９の上部にアルミニウ
ム（Ａｌ）を着膜し、フォトリソグラフィー及びエッチ
ングによりＡｌ層をパターニングして配線層１０を形成
する（図１５（ｄ）参照）。このようにして従来のフォ
トダイオードが製造されるようになっていた。
【００１９】ここで、上記従来の製造方法によって形成
されるフォトダイオードにおける明暗電流比について図
１６，図１７を使って説明する。図１６は、層間絶縁層
９を形成する前のフォトダイオードの断面説明図であ
り、図１７は、下部電極１１に印加するバイアス電圧と
暗電流の関係を示す特性説明図である。図１６に示すよ
うに、光導電層１２を挟んで下部電極１１と透明電極１
３との間に電圧が印加され、ここでは下部電極１１側が
正（＋）に、透明電極１３側が負（−）になるように、
下部電極１１に正のバイアス電圧が印加されている。そ
して、図１７に示すように、下部電極１１に印加される
バイアス電圧の増加に伴って暗電流も増加し、特に、バ
イアス電圧がある程度以上に大きくなると、暗電流の増
加は急激に大きくなっている。すなわち、バイアス電圧
が大きくなると、明暗電流比（Ｓ／Ｎ比）が急激に低下
することがわかる。
【００２０】図１６及び図１７では、層間絶縁層９を形
成する前のフォトダイオードについて説明したが、ポリ
イミドから成る層間絶縁層９を形成した場合でも、ポリ
イミド分子の分極による固定電荷が生じていない場合に
は、電気的特性の変化はないので、図１７の場合と同様
と考えることができる。すなわち、層間絶縁層９を形成
するポリイミド分子の分極が生じていない場合は、下部
電極１１に印加するバイアス電圧がある程度以上に大き
くなると、図１７に示すようなＳ／Ｎ比の急激な低下が
起こると考えられる。
【００２１】
【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタの製造方法では、製造プロセス上
の諸要因により層間絶縁層としてのポリイミド分子の分
極の程度やその配向の方向が一定せず、そのため、形成
される固定電荷に影響される薄膜トランジスタのしきい
値電圧（Ｖth）の値は再現性がなく、各製造プロセスで
薄膜トランジスタのしきい値電圧（Ｖth）のばらつきが
大きくなってしまうという問題点があり、更に、このよ
うにして製造された薄膜トランジスタを駆動素子として
用いたイメージセンサやフラットパネルディスプレイで
は出力特性が低下してしまうという問題点があった。
【００２２】また、上記従来のフォトダイオードの製造
方法では、層間絶縁層としてのポリイミド分子の分極が
起こらない場合には、下部電極に印加されるバイアス電
圧の増加に伴って暗電流が増加し、特に、バイアス電圧
が大きくなると暗電流が急激に増加してＳ／Ｎ比が低下
してしまうという問題点があり、更に、このようにして
製造されたフォトダイオードを受光素子として用いたイ
メージセンサでは、感度が低下してしまうという問題点
があった。
【００２３】本発明は上記実情に鑑みて為されたもの
で、ポリイミド分子の分極の程度やその配向の方向を制
御して、薄膜トランジスタのしきい値電圧のばらつきを
小さくし、また、フォトダイオードのＳ／Ｎ比を向上さ
せて、素子の特性を向上させることができる半導体素子
の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、基板上に形成され
る半導体層と、前記半導体層上に形成される有機絶縁層
とを有する半導体素子の製造方法において、前記有機絶
縁層の塗布工程中に前記基板に対して垂直方向に電圧を
印加することを特徴としている。
【００２５】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の半導体素子の製造方
法において、請求項１記載の半導体素子が、基板上にゲ
ート電極、ゲート絶縁層、半導体活性層、チャネル保護
層を積層し、前記チャネル保護層を挟んでソース・ドレ
イン電極を形成し、前記チャネル保護層上に有機絶縁層
を形成する薄膜トランジスタであって、前記有機絶縁層
の塗布工程中に前記基板に対して垂直方向に電圧を印加
することを特徴としている。
【００２６】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１記載の半導体素子の製造方
法において、請求項１記載の半導体素子が、基板上に金
属電極、光導電層となる半導体層、透明電極を積層し、
前記透明電極上に有機絶縁層を形成するフォトダイオー
ドであって、前記有機絶縁層の塗布工程中に前記基板に
対して垂直方向に電圧を印加することを特徴としてい
る。
【００２７】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項１記載の半導体素子の製造方
法において、電圧印加によって生ずる有機絶縁層上にお
ける電界が１〜１０5 Ｖ／cmであることを特徴としてい
る。
【００２８】上記従来例の問題点を解決するための請求
項５記載の発明は、基板上に形成される半導体層と、前
記半導体層上に形成される有機絶縁層とを有する半導体
素子の製造方法において、前記有機絶縁層の塗布直後の
初期硬化のためのベーク工程中に前記基板に対して垂直
方向に電圧を印加することを特徴としている。
【００２９】上記従来例の問題点を解決するための請求
項６記載の発明は、請求項５記載の半導体素子の製造方
法において、請求項５記載の半導体素子が、基板上にゲ
ート電極、ゲート絶縁層、半導体活性層、チャネル保護
層を積層し、前記チャネル保護層を挟んでソース・ドレ
イン電極を形成し、前記チャネル保護層上に有機絶縁層
を形成する薄膜トランジスタであって、前記有機絶縁層
の塗布直後の初期硬化のためのベーク工程中に前記基板
に対して垂直方向に電圧を印加することを特徴としてい
る。
【００３０】上記従来例の問題点を解決するための請求
項７記載の発明は、請求項５記載の半導体素子の製造方
法において、請求項５記載の半導体素子が、基板上に金
属電極、光導電層となる半導体層、透明電極を積層し、
前記透明電極上に有機絶縁層を形成するフォトダイオー
ドであって、前記有機絶縁層の塗布直後の初期硬化のた
めのベーク工程中に前記基板に対して垂直方向に電圧を
印加することを特徴としている。
【００３１】上記従来例の問題点を解決するための請求
項８記載の発明は、請求項５記載の半導体素子の製造方
法において、電圧印加によって生ずる有機絶縁層上にお
ける電界が１〜１０5 Ｖ／cmであることを特徴としてい
る。
【００３２】上記従来例の問題点を解決するための請求
項９記載の発明は、基板上に形成される半導体層と、前
記半導体層上に形成される有機絶縁層とを有する半導体
素子の製造方法において、前記有機絶縁層の塗布工程中
及び前記有機絶縁層の塗布直後の初期硬化のためのベー
ク工程中に前記基板に対して垂直方向に電圧を印加する
ことを特徴としている。
【００３３】上記従来例の問題点を解決するための請求
項１０記載の発明は、請求項９記載の半導体素子の製造
方法において、請求項９記載の半導体素子が、基板上に
ゲート電極、ゲート絶縁層、半導体活性層、チャネル保
護層を積層し、前記チャネル保護層を挟んでソース・ド
レイン電極を形成し、前記チャネル保護層上に有機絶縁
層を形成する薄膜トランジスタであって、前記有機絶縁
層の塗布中及び前記有機絶縁層の塗布直後の初期硬化の
ためのベーク工程中に前記基板に対して垂直方向に電圧
を印加することを特徴としている。
【００３４】上記従来例の問題点を解決するための請求
項１１記載の発明は、請求項９記載の半導体素子の製造
方法において、請求項９記載の半導体素子が、基板上に
金属電極、光導電層となる半導体層、透明電極を積層
し、前記透明電極上に有機絶縁層を形成するフォトダイ
オードであって、前記有機絶縁層の塗布中及び前記有機
絶縁層の塗布直後の初期硬化のためのベーク工程中に前
記基板に対して垂直方向に電圧を印加することを特徴と
している。
【００３５】上記従来例の問題点を解決するための請求
項１２記載の発明は、請求項９記載の半導体素子の製造
方法において、電圧印加によって生ずる有機絶縁層上に
おける電界が１〜１０5 Ｖ／cmであることを特徴として
いる。
【００３６】上記従来例の問題点を解決するための請求
項１３記載の発明は、基板上に形成される半導体層と、
前記半導体層上に形成される有機絶縁層とを有する半導
体素子の製造方法において、前記有機絶縁層の塗布工程
中及び前記有機絶縁層の塗布直後の初期硬化のためのベ
ーク工程中及び前記有機絶縁層のパターン形成後のベー
ク工程中に前記基板に対して垂直方向に電圧を印加する
ことを特徴としている。
【００３７】
【作用】請求項１記載の発明によれば、有機絶縁層の塗
布工程中に基板に対して垂直な方向に電圧を印加する半
導体素子の製造方法としているので、有機絶縁層の分子
の配向を制御して半導体素子の特性のばらつきを小さく
し、素子特性を向上させることができる。
【００３８】請求項２記載の発明によれば、半導体素子
を薄膜トランジスタとし、チャネル保護層上の有機絶縁
層の塗布工程中に基板に対して垂直な方向に電圧を印加
する請求項１記載の半導体素子の製造方法としているの
で、薄膜トランジスタのしきい値電圧に影響を与える有
機絶縁層の分極の程度とその配向の方向を制御して、し
きい値電圧のばらつきを小さくし、更に所望のしきい値
電圧に調整して薄膜トランジスタの素子特性を向上させ
ることができる。
【００３９】請求項３記載の発明によれば、半導体素子
をフォトダイオードとし、透明電極上の有機絶縁層の塗
布工程中に基板に対して垂直な方向に電圧を印加する請
求項１記載の半導体素子の製造方法としているので、有
機絶縁層を分極させて固定電荷を発生させ、フォトダイ
オードの暗電流の増加を抑制し、Ｓ／Ｎ比を向上させる
ことができる。
【００４０】請求項４記載の発明によれば、有機絶縁層
上における電界を１〜１０5 Ｖ／cmとした請求項１記載
の半導体素子の製造方法としているので、有機絶縁層の
分子の配向を適切に制御して半導体素子の特性のばらつ
きを小さくし、素子特性を向上させることができる。
【００４１】請求項５記載の発明によれば、有機絶縁層
の塗布直後の初期硬化のためのベーク工程中に基板に対
して垂直な方向に電圧を印加する半導体素子の製造方法
としているので、有機絶縁層の分子の配向を制御して半
導体素子の特性のばらつきを小さくし、素子特性を向上
させることができる。
【００４２】請求項６記載の発明によれば、半導体素子
を薄膜トランジスタとし、チャネル保護層上の有機絶縁
層の塗布直後の初期硬化のためのベーク工程中に基板に
対して垂直な方向に電圧を印加する請求項５記載の半導
体素子の製造方法としているので、薄膜トランジスタの
しきい値電圧に影響を与える有機絶縁層の分極の程度と
その配向の方向を制御して、しきい値電圧のばらつきを
小さくし、更に所望のしきい値電圧に調整して薄膜トラ
ンジスタの素子特性を向上させることができる。
【００４３】請求項７記載の発明によれば、半導体素子
をフォトダイオードとし、透明電極上の有機絶縁層の塗
布直後の初期硬化のためのベーク工程中に基板に対して
垂直な方向に電圧を印加する請求項５記載の半導体素子
の製造方法としているので、有機絶縁層を分極させて固
定電荷を発生させ、フォトダイオードの暗電流の増加を
抑制し、Ｓ／Ｎ比を向上させることができる。
【００４４】請求項８記載の発明によれば、有機絶縁層
上における電界を１〜１０5 Ｖ／cmとした請求項５記載
の半導体素子の製造方法としているので、有機絶縁層の
分子の配向を適切に制御して半導体素子の特性のばらつ
きを小さくし、素子特性を向上させることができる。
【００４５】請求項９記載の発明によれば、有機絶縁層
の塗布中及び塗布直後の初期硬化のためのベーク工程中
に基板に対して垂直な方向に電圧を印加する半導体素子
の製造方法としているので、有機絶縁層の分子の配向を
充分に制御して半導体素子の特性のばらつきを小さく
し、素子特性を向上させることができる。
【００４６】請求項１０記載の発明によれば、半導体素
子を薄膜トランジスタとし、チャネル保護層上の有機絶
縁層の塗布中及び塗布直後の初期硬化のためのベーク工
程中に基板に対して垂直な方向に電圧を印加する請求項
９記載の半導体素子の製造方法としているので、薄膜ト
ランジスタのしきい値電圧に影響を与える有機絶縁層の
分極の程度とその配向の方向を充分に制御して、しきい
値電圧のばらつきを小さくし、更に所望のしきい値電圧
に調整して薄膜トランジスタの素子特性を向上させるこ
とができる。
【００４７】請求項１１記載の発明によれば、半導体素
子をフォトダイオードとし、透明電極上の有機絶縁層の
塗布中及び塗布直後の初期硬化のためのベーク工程中に
基板に対して垂直な方向に電圧を印加する請求項９記載
の半導体素子の製造方法としているので、有機絶縁層を
分極させて固定電荷を発生させ、フォトダイオードの暗
電流の増加を充分に抑制し、Ｓ／Ｎ比を向上させること
ができる。
【００４８】請求項１２記載の発明によれば、有機絶縁
層上における電界を１〜１０5 Ｖ／cmとした請求項９記
載の半導体素子の製造方法としているので、有機絶縁層
の分子の配向を更に適切に制御して半導体素子の特性の
ばらつきを小さくし、素子特性を向上させることができ
る。
【００４９】請求項１３記載の発明によれば、有機絶縁
層の塗布中及び塗布直後の初期硬化のためのベーク工程
中及び有機絶縁層のパターン形成後のベーク工程中に基
板に対して垂直な方向に電圧を印加する半導体素子の製
造方法としているので、有機絶縁層の分子の配向を更に
完全に制御して半導体素子の特性のばらつきを小さく
し、素子特性を向上させることができる。
【００５０】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本発明の一実施例に係る半導体素子とし
て、イメージセンサ又はフラットパネルディスプレイ等
の駆動素子の薄膜トランジスタと、イメージセンサの受
光素子のフォトダイオードを例に、これら半導体素子の
製造方法について説明する。尚、本実施例の薄膜トラン
ジスタは、図８に示した従来の逆スタガ型の薄膜トラン
ジスタと同様の構成となっており、本実施例のフォトダ
イオードも、図１６に示した従来のフォトダイオードと
同様の構成となっている。
【００５１】本実施例の逆スタガ型の薄膜トランジスタ
（ＴＦＴ）について、図８を使って説明すると、ガラス
基板１上に、クロム（Ｃｒ）又はタンタル（Ｔａ）等の
金属から成るゲート電極２と、シリコン窒化膜（ＳｉＮ
x ）から成るゲート絶縁層３と、ノンドープの水素化ア
モルファスシリコン（ｉ−ａ−Ｓｉ：Ｈ）から成る半導
体活性層４と、シリコン窒化膜（ＳｉＮx ）から成るチ
ャネル保護層５と、ｎ+ 水素化アモルファスシリコン
（ｎ+ ａ−Ｓｉ：Ｈ）から成るオーミックコンタクト層
６と、ソース電極７及びドレイン電極８と、ポリイミド
から成る層間絶縁層９と、モリブデン（Ｍｏ）、アルミ
ニウム（Ａｌ）等から成る配線層１０が順次積層された
構造となっている。
【００５２】特に、本実施例の薄膜トランジスタの製造
方法により形成された薄膜トランジスタにおいては、層
間絶縁層９を構成するポリイミド分子の分極の程度や、
配向の方向が制御されて、所望のしきい値電圧Ｖthが得
られるようにしたものである。例えば、分極したポリイ
ミド分子の配向を防いで固定電荷の形成を妨げ、設計通
りのしきい値電圧Ｖthが得られるようにすることも可能
である。また逆に、製造工程において、ポリイミド分子
を意図的に特定方向に配向させて分極を形成させ、層間
絶縁層９に予め設計した固定電位を保持させて、しきい
値電圧Ｖthの値を特定値に調整することも可能である。
【００５３】ここで、本実施例の薄膜トランジスタの製
造方法における特徴部分である層間絶縁層のポリイミド
分子の配向を制御する方法について説明する。ポリイミ
ド分子の配向による固定電荷は、ポリイミド塗布直後に
ポリイミド分子が静電気等の影響により分極を起こし、
それが基板１と垂直な方向に配向したままベークされる
ことにより固定され、層間絶縁層９内に残留して形成さ
れるものである。そして、この固定電荷が半導体活性層
４とチャネル保護層５との界面に電気的影響を及ぼすよ
うになっている。
【００５４】そこで、本実施例では、液状のポリイミド
が塗布されてからベークで硬化するまでの間に、適当な
強度の電界を基板１に垂直な方向に印加することによ
り、ポリイミド分子の分極の程度と配向の方向を制御す
る薄膜トランジスタの製造方法としている。例えば、分
極したポリイミドの配向による固定電荷を無くしたい場
合は、配向を打ち消す方向で、分極を抑制する適度な強
さの電界を印加すれば良い。
【００５５】電界印加の方法としては、ポリイミドのス
ピンコーターの装置内又は装置外に、平行平板型電極
や、電界印加用ワイヤを設け、ポリイミドのスピンコー
ト中に電界を印加する方法がある。電界印加用ワイヤで
電界を印加した場合でも、スピンコーター上の基板１が
回転しているため、基板１上のポリイミドは均等に電界
を受けることになり、平行平板型電極の場合と同様の効
果が得られるものである。
【００５６】また、電界印加用ヘッドを用いることも可
能であり、この場合は、スピンコーターの半径あるいは
直径上をスキャンさせることにより基板１の平面上に均
一に電界を印加することができる。
【００５７】そして、予め、印加した電界の強度及び方
向と薄膜トランジスタのしきい値電圧Ｖthの相関関係を
試験実験等により求めておけば、ポリイミドへの電界印
加によりポリイミド分子の分極と配向を自由に制御し
て、所望のしきい値電圧Ｖthを得ることができるもので
ある。
【００５８】次に、本実施例の薄膜トランジスタの製造
方法について図１，図２を使って具体的に説明する。図
１（ａ）〜（ｃ）及び図２（ｄ）〜（ｆ）は、本実施例
の薄膜トランジスタの製造方法を示す製造プロセス断面
説明図である。ガラス基板１上に、クロム（Ｃｒ1 ）、
タンタル（Ｔａ）、チタン（Ｔｉ）等の金属をＤＣスパ
ッタリング法により約５００〜１５００オングストロー
ムの膜厚で着膜し、フォトリソグラフィーとエッチング
によりパターニングして、ゲート電極２を形成する（図
１（ａ）参照）。
【００５９】次に、プラズマＣＶＤ法によりゲート絶縁
層３としての下層のシリコン窒化膜（ＳｉＮx ）を約３
０００オングストロームの膜厚で、半導体活性層４とし
ての水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を約
５００オングストロームの膜厚で、更に、チャネル保護
層５としての上層のシリコン窒化膜（ＳｉＮx ）を約１
５００オングストローム程度の膜厚で、真空を破らずに
連続して着膜する。そして、チャネル保護層５としての
上層のＳｉＮx 層を、裏面露光等を利用したフォトリソ
グラフィーとエッチングによりゲート電極２と同じ幅に
パターニングし、チャネル保護層５を形成する（図１
（ｂ）参照）。
【００６０】そして、オーミックコンタクト層６として
のｎ+ ａ−Ｓｉ：Ｈ層をプラズマＣＶＤ法により約１０
００〜２０００オングストローム程度の膜厚で着膜し、
その上に、ソース電極７及びドレイン電極８としてのク
ロム（Ｃｒ2 ）、タンタル（Ｔａ）、チタン（Ｔｉ）等
の金属をＤＣスパッタリングにより約１０００〜２００
０オングストローム程度の膜厚で着膜する。そして、ク
ロム（Ｃｒ2 ）層、ｎ+ ａ−Ｓｉ：Ｈ層及びａ−Ｓｉ：
Ｈ層をフォトリソグラフィー及びエッチングにより連続
してパターニングし、ソース電極７及びドレイン電極
８、オーミックコンタクト層６、半導体活性層４を形成
する（図１（ｃ）参照）。
【００６１】次に、層間絶縁層９としてのポリイミド
（ＰＩ）をスピンコーターにより１μｍ程度の膜厚で塗
布する。この時、ポリイミド分子の分極と配向を制御す
るために、スピンコーターの上下に設置された平行平板
型電極Ａ−Ａ′間に電界を印加する（図２（ｄ）参
照）。ここでは、配向を打ち消す方向に１〜１０5 Ｖ／
cmのＤＣまたはＡＣ電界を印加して、ポリイミド分子に
よる固定電荷が残留しないように制御する。
【００６２】そして、ポリイミドの初期硬化のために、
クリーンオーブンやホットプレート等により１５０〜２
００℃のプリベークを行う。その後、ポリイミド層をパ
ターニングし、２５０℃のポストベークを行って、層間
絶縁層９を形成する（図２（ｅ）参照）。
【００６３】その上にアルミニウム（Ａｌ）等をＤＣス
パッタリングにより約１μｍの膜厚で着膜し、フォトリ
ソグラフィー及びエッチングによりパターニングして配
線層１０を形成する（図２（ｆ）参照）。このようにし
て、本実施例の薄膜トランジスタが形成されるものであ
る。
【００６４】本実施例の薄膜トランジスタの製造方法に
よれば、予め求めた印加電界の強度及び方向と薄膜トラ
ンジスタのしきい値電圧Ｖthとの相関関係に基づいて、
層間絶縁層９としてのポリイミド（ＰＩ）の塗布中に電
界を印加しているので、ポリイミド分子の分極の程度と
配向を制御することができ、薄膜トランジスタのしきい
値電圧Ｖthを所望の値になるようにポリイミドによる固
定電荷を制御して、しきい値電圧Ｖthのばらつきを小さ
くすることができる効果がある。
【００６５】また、本実施例では、電界印加をポリイミ
ドの塗布工程中に行っているが、ポリイミドのプリベー
ク工程中に電界を印加しても塗布中の電界印加と同様の
効果がある。更に、塗布工程中とプリベーク工程中の両
方の工程において電界を印加すると一層効果的である。
また、ポストベーク工程中に電界を印加すると、ポリイ
ミドの分極と配向のコントロールをより確実にし、しき
い値電圧Ｖthのばらつきを小さくすることができる。
【００６６】更に、このようにして製造されたしきい値
電圧Ｖthのばらつきの小さい薄膜トランジスタをイメー
ジセンサ又はフラットパネルディスプレイに用いた場
合、出力特性を安定させることができ、デバイスの信頼
性を向上させることができる効果がある。
【００６７】次に、本実施例のフォトダイオードの製造
方法について説明する。尚、本実施例のフォトダイオー
ドは、図３の断面説明図に示す構造となっている。図３
に示すように、本実施例のフォトダイオードは、図１６
に示した従来例と同様に、ガラス基板１上にチタン（Ｔ
ｉ）又はクロム（Ｃｒ）等の金属から成る下部電極１１
と、各受光素子毎に分割形成されたａ−Ｓｉ：Ｈ層から
成る光導電層１２と、同様に分割形成された酸化インジ
ウム・スズ（ＩＴＯ）層から成る透明電極１３が順次積
層されたサンドイッチ型となっており、素子全体を覆う
ようにポリイミドから成る層間絶縁層９が形成され、そ
の上にアルミニウム（Ａｌ）等から成る配線層１０が設
けられた構造となっている。
【００６８】特に、本実施例のフォトダイオードでは、
図３に示すように、層間絶縁層９を形成しているポリイ
ミド分子の分極の程度及びその配向を制御して、層間絶
縁層９に特定の固定電荷を保持させるようにしている。
特に本実施例では、層間絶縁層９の透明電極１３に近い
下側にマイナス（−）、上側にプラス（＋）となるよう
分極させている。
【００６９】すなわち、本実施例のフォトダイオードの
製造方法は、層間絶縁層９としてのポリイミド分子の分
極の程度とその配向の方向を制御することにより、意図
的に層間絶縁層９に固定電荷を発生させて暗電流の増加
を抑制し、フォトダイオードの明暗電流比（Ｓ／Ｎ比）
を向上させるものである。
【００７０】次に、本実施例のフォトダイオードの製造
方法について図４，図５を使って具体的に説明する。図
４（ａ）〜（ｃ）及び図５（ｄ）（ｅ）は、本実施例の
フォトダイオードの製造プロセス断面説明図である。ま
ず、ガラス基板１上にクロム（Ｃｒ）をＤＣスパッタリ
ングにより約１０００〜１５００オングストローム程度
の膜厚で着膜し、フォトリソグラフィー及びエッチング
によりパターニングして、下部電極１１を形成する（図
４（ａ）参照）。
【００７１】次に、プラズマＣＶＤ法により約１〜２μ
ｍの膜厚でａ−Ｓｉ：Ｈ層を着膜し、その上にＤＣスパ
ッタリング法によりＩＴＯを約８００オングストローム
程度の膜厚で着膜し、フォトリソグラフィー及びエッチ
ングによりＩＴＯ層をパターニングして、透明電極１３
を形成する。そして、レジストパターンをそのままにし
て、これをマスクとしてａ−Ｓｉ：Ｈ層をエッチング
し、光導電層１２を形成する（図４（ｂ）参照）。
【００７２】そして、層間絶縁層９としてのポリイミド
（ＰＩ）をスピンコーティングによって約１μｍの膜厚
で塗布する。ここで、ポリイミド分子の分極の程度と配
向を制御するために、スピンコーターの上下に平行平板
型電極Ａ−Ａ′を用いて電界を印加する。ここでは層間
絶縁層９の上部に分極したポリイミド分子のプラス
（＋）側、下部にマイナス（−）側に分極するように基
板１に垂直な方向に１〜１０5 Ｖ／cmのＤＣまたはＡＣ
電界を印加して、電荷を発生させる（図４（ｃ）参
照）。
【００７３】そして、ポリイミドの初期硬化のために、
クリーンオーブンやホットプレート等により１５０〜２
００℃のプリベークを行い、ポリイミド膜を硬化させて
電荷を固定した後、ポリイミド層をパターニングし、２
５０℃のポストベークを行って、層間絶縁層９を形成す
る（図５（ｄ）参照）。
【００７４】その上にアルミニウム（Ａｌ）をＤＣスパ
ッタリングにより約１μｍの膜厚で着膜し、フォトリソ
グラフィー及びエッチングによりパターニングして配線
層１０を形成する（図５（ｅ）参照）。このようにし
て、層間絶縁層９に特定の固定電荷を保持した本実施例
のフォトダイオードが形成されるものである。
【００７５】ここで、本実施例のフォトダイオードの製
造方法によって形成されたフォトダイオードの明暗電流
比（Ｓ／Ｎ比）特性について、図６及び図７を使って説
明する。図６は、本実施例のフォトダイオードの下部電
極１１にバイアス電圧を印加した場合の断面説明図であ
り、図７は、バイアス電圧と暗電流の関係を示す特性説
明図である。
【００７６】図６に示すように、本実施例のフォトダイ
オードでは、下部電極１１側がプラス（＋）に、透明電
極１３側がマイナス（−）になるように、下部電極１１
にバイアス電圧が印加され、層間絶縁層９のポリイミド
膜では透明電極１３側にマイナス（−）、反対の上側が
プラス（＋）となっている。そして、下部電極１１に印
加するバイアス電圧を大きくすると、従来例では図１７
に示したように暗電流の増加が急激に大きくなっていた
が、図６に示すように層間絶縁層９の分極及び配向を制
御して、層間絶縁層９の上側がプラス（＋）、下側がマ
イナス（−）となるように固定電荷を発生させた本実施
例のフォトダイオードでは、図７に示すように、下部電
極１１に印加されるバイアス電圧が大きくなっても暗電
流の増加は小さく、良好なＳ／Ｎ比が得られるようにな
っている。
【００７７】本実施例のフォトダイオードの製造方法に
よれば、層間絶縁層９としてのポリイミド層が硬化する
前の塗布工程中に、特定の方向に適当な強度の電界を印
加することにより、ポリイミド分子を分極させ、層間絶
縁層９の上側がプラス、下側がマイナスに偏るように分
極したポリイミド分子を配向させて、固定電荷を発生さ
せることができ、フォトダイオードの暗電流の増加を抑
制し、Ｓ／Ｎ比を向上させることができる効果がある。
この場合、印加する電界の強さ及び方向については、予
め試験実験等を行って決めておくようにすれば、適切な
素子特性を得ることができるものである。
【００７８】また、ポリイミドの塗布工程中ではなく、
初期硬化のためのプリベーク中に電界を印加しても同様
の効果があり、塗布工程中とプリベーク中の両方におい
て電界印加を行うとより効果的である。更に、ポリイミ
ドのパターニング後のポストベーク中においても電界印
加を行うと固定電荷の発生を確実にできる効果がある。
【００７９】また、電界を印加する方法としては、本実
施例の薄膜トランジスタの製造方法の場合と同様に、平
行平板型電極、電界印加用ワイヤ、電界印加用ヘッドを
用いることが考えられる。
【００８０】
【発明の効果】請求項１記載の発明によれば、有機絶縁
層の塗布工程中に基板に対して垂直な方向に電圧を印加
する半導体素子の製造方法としているので、有機絶縁層
の分子の配向を制御して半導体素子の特性のばらつきを
小さくし、素子特性を向上させることができる効果があ
る。
【００８１】請求項２記載の発明によれば、半導体素子
を薄膜トランジスタとし、チャネル保護層上の有機絶縁
層の塗布工程中に基板に対して垂直な方向に電圧を印加
する請求項１記載の半導体素子の製造方法としているの
で、薄膜トランジスタのしきい値電圧に影響を与える有
機絶縁層の分極の程度とその配向の方向を制御して、し
きい値電圧のばらつきを小さくし、更に所望のしきい値
電圧に調整して薄膜トランジスタの素子特性を向上させ
ることができる効果がある。
【００８２】請求項３記載の発明によれば、半導体素子
をフォトダイオードとし、透明電極上の有機絶縁層の塗
布工程中に基板に対して垂直な方向に電圧を印加する請
求項１記載の半導体素子の製造方法としているので、有
機絶縁層を分極させて固定電荷を発生させ、フォトダイ
オードの暗電流の増加を抑制し、Ｓ／Ｎ比を向上させる
ことができる効果がある。
【００８３】請求項４記載の発明によれば、有機絶縁層
上における電界を１〜１０5 Ｖ／cmとした請求項１記載
の半導体素子の製造方法としているので、有機絶縁層の
分子の配向を適切に制御して半導体素子の特性のばらつ
きを小さくし、素子特性を向上させることができる効果
がある。
【００８４】請求項５記載の発明によれば、有機絶縁層
の塗布直後の初期硬化のためのベーク工程中に基板に対
して垂直な方向に電圧を印加する半導体素子の製造方法
としているので、有機絶縁層の分子の配向を制御して半
導体素子の特性のばらつきを小さくし、素子特性を向上
させることができる効果がある。
【００８５】請求項６記載の発明によれば、半導体素子
を薄膜トランジスタとし、チャネル保護層上の有機絶縁
層の塗布直後の初期硬化のためのベーク工程中に基板に
対して垂直な方向に電圧を印加する請求項５記載の半導
体素子の製造方法としているので、薄膜トランジスタの
しきい値電圧に影響を与える有機絶縁層の分極の程度と
その配向の方向を制御して、しきい値電圧のばらつきを
小さくし、更に所望のしきい値電圧に調整して薄膜トラ
ンジスタの素子特性を向上させることができる効果があ
る。
【００８６】請求項７記載の発明によれば、半導体素子
をフォトダイオードとし、透明電極上の有機絶縁層の塗
布直後の初期硬化のためのベーク工程中に基板に対して
垂直な方向に電圧を印加する請求項５記載の半導体素子
の製造方法としているので、有機絶縁層を分極させて固
定電荷を発生させ、フォトダイオードの暗電流の増加を
抑制し、Ｓ／Ｎ比を向上させることができる効果があ
る。
【００８７】請求項８記載の発明によれば、有機絶縁層
上における電界を１〜１０5 Ｖ／cmとした請求項５記載
の半導体素子の製造方法としているので、有機絶縁層の
分子の配向を適切に制御して半導体素子の特性のばらつ
きを小さくし、素子特性を向上させることができる効果
がある。
【００８８】請求項９記載の発明によれば、有機絶縁層
の塗布中及び塗布直後の初期硬化のためのベーク工程中
に基板に対して垂直な方向に電圧を印加する半導体素子
の製造方法としているので、有機絶縁層の分子の配向を
充分に制御して半導体素子の特性のばらつきを小さく
し、素子特性を向上させることができる効果がある。
【００８９】請求項１０記載の発明によれば、半導体素
子を薄膜トランジスタとし、チャネル保護層上の有機絶
縁層の塗布中及び塗布直後の初期硬化のためのベーク工
程中に基板に対して垂直な方向に電圧を印加する請求項
９記載の半導体素子の製造方法としているので、薄膜ト
ランジスタのしきい値電圧に影響を与える有機絶縁層の
分極の程度とその配向の方向を充分に制御して、しきい
値電圧のばらつきを小さくし、更に所望のしきい値電圧
に調整して薄膜トランジスタの素子特性を向上させるこ
とができる効果がある。
【００９０】請求項１１記載の発明によれば、半導体素
子をフォトダイオードとし、透明電極上の有機絶縁層の
塗布中及び塗布直後の初期硬化のためのベーク工程中に
基板に対して垂直な方向に電圧を印加する請求項９記載
の半導体素子の製造方法としているので、有機絶縁層を
分極させて固定電荷を発生させ、フォトダイオードの暗
電流の増加を充分に抑制し、Ｓ／Ｎ比を向上させること
ができる効果がある。
【００９１】請求項１２記載の発明によれば、有機絶縁
層上における電界を１〜１０5 Ｖ／cmとした請求項９記
載の半導体素子の製造方法としているので、有機絶縁層
の分子の配向を更に適切に制御して半導体素子の特性の
ばらつきを小さくし、素子特性を向上させることができ
る効果がある。
【００９２】請求項１３記載の発明によれば、有機絶縁
層の塗布中及び塗布直後の初期硬化のためのベーク工程
中及び有機絶縁層のパターン形成後のベーク工程中に基
板に対して垂直な方向に電圧を印加する半導体素子の製
造方法としているので、有機絶縁層の分子の配向を更に
完全に制御して半導体素子の特性のばらつきを小さく
し、素子特性を向上させることができる効果がある。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、本発明の一実施例に係る
薄膜トランジスタの製造方法を示す製造プロセス断面説
明図である。
【図２】 （ｄ）〜（ｆ）は、本実施例の薄膜トランジ
スタの製造方法を示す製造プロセス断面説明図である。
【図３】 本発明の一実施例に係るフォトダイオードの
断面説明図である。
【図４】 （ａ）〜（ｃ）は、本実施例のフォトダイオ
ードの製造方法を示す製造プロセス断面説明図である。
【図５】 （ｄ）（ｅ）は、本実施例のフォトダイオー
ドの製造方法を示す製造プロセス断面説明図である。
【図６】 本実施例のフォトダイオードの下部電極に電
圧を印加した場合の断面説明図である。
【図７】 下部電極に印加するバイアス電圧と暗電流の
関係を示す特性説明図である。
【図８】 従来の逆スタガ型の薄膜トランジスタの断面
説明図である。
【図９】 （ａ）（ｂ）は、従来の薄膜トランジスタの
製造方法を示す製造プロセス断面説明図である。
【図１０】 （ｅ）（ｆ）は、従来の薄膜トランジスタ
の製造方法を示す製造プロセス断面説明図である。
【図１１】 分極したポリイミド分子によって生ずる固
定電荷を示す断面説明図である。
【図１２】 トップゲート電極を設けた薄膜トランジス
タの断面説明図である。
【図１３】 トップゲート電圧としきい値電圧Ｖthの関
係を示す特性説明図である。
【図１４】 フォトダイオードの断面説明図である。
【図１５】 （ａ）〜（ｄ）は、従来のフォトダイオー
ドの製造方法を示す製造プロセス断面説明図である。
【図１６】 層間絶縁層を形成する前のフォトダイオー
ドの下部電極に電圧を印加した場合の断面説明図であ
る。
【図１７】 下部電極に印加するバイアス電圧と暗電流
の関係を示す特性説明図である。
【符号の説明】
１…基板、 ２…ゲート電極、 ３…ゲート絶縁層、
４…半導体活性層、５…チャネル保護層、 ６…オーミ
ックコンタクト層、 ７…ソース電極、 ８…ドレイン
電極、 ９…層間絶縁層、 １０…配線層、 １１…下
部電極、 １２…光導電層、 １３…透明電極、 ２１
…トップゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成される半導体層と、前記半
    導体層上に形成される有機絶縁層とを有する半導体素子
    の製造方法において、前記有機絶縁層の塗布工程中に前
    記基板に対して垂直方向に電圧を印加することを特徴と
    する半導体素子の製造方法。
  2. 【請求項２】 請求項１記載の半導体素子が、基板上に
    ゲート電極、ゲート絶縁層、半導体活性層、チャネル保
    護層を積層し、前記チャネル保護層を挟んでソース・ド
    レイン電極を形成し、前記チャネル保護層上に有機絶縁
    層を形成する薄膜トランジスタであって、前記有機絶縁
    層の塗布工程中に前記基板に対して垂直方向に電圧を印
    加することを特徴とする請求項１記載の半導体素子の製
    造方法。
  3. 【請求項３】 請求項１記載の半導体素子が、基板上に
    金属電極、光導電層となる半導体層、透明電極を積層
    し、前記透明電極上に有機絶縁層を形成するフォトダイ
    オードであって、前記有機絶縁層の塗布工程中に前記基
    板に対して垂直方向に電圧を印加することを特徴とする
    請求項１記載の半導体素子の製造方法。
  4. 【請求項４】 電圧印加によって生ずる有機絶縁層上に
    おける電界が１〜１０5 Ｖ／cmであることを特徴とする
    請求項１記載の半導体素子の製造方法。
  5. 【請求項５】 基板上に形成される半導体層と、前記半
    導体層上に形成される有機絶縁層とを有する半導体素子
    の製造方法において、前記有機絶縁層の塗布直後の初期
    硬化のためのベーク工程中に前記基板に対して垂直方向
    に電圧を印加することを特徴とする半導体素子の製造方
    法。
  6. 【請求項６】 請求項５記載の半導体素子が、基板上に
    ゲート電極、ゲート絶縁層、半導体活性層、チャネル保
    護層を積層し、前記チャネル保護層を挟んでソース・ド
    レイン電極を形成し、前記チャネル保護層上に有機絶縁
    層を形成する薄膜トランジスタであって、前記有機絶縁
    層の塗布直後の初期硬化のためのベーク工程中に前記基
    板に対して垂直方向に電圧を印加することを特徴とする
    請求項５記載の半導体素子の製造方法。
  7. 【請求項７】 請求項５記載の半導体素子が、基板上に
    金属電極、光導電層となる半導体層、透明電極を積層
    し、前記透明電極上に有機絶縁層を形成するフォトダイ
    オードであって、前記有機絶縁層の塗布直後の初期硬化
    のためのベーク工程中に前記基板に対して垂直方向に電
    圧を印加することを特徴とする請求項５記載の半導体素
    子の製造方法。
  8. 【請求項８】 電圧印加によって生ずる有機絶縁層上に
    おける電界が１〜１０5 Ｖ／cmであることを特徴とする
    請求項５記載の半導体素子の製造方法。
  9. 【請求項９】 基板上に形成される半導体層と、前記半
    導体層上に形成される有機絶縁層とを有する半導体素子
    の製造方法において、前記有機絶縁層の塗布工程中及び
    前記有機絶縁層の塗布直後の初期硬化のためのベーク工
    程中に前記基板に対して垂直方向に電圧を印加すること
    を特徴とする半導体素子の製造方法。
  10. 【請求項１０】 請求項９記載の半導体素子が、基板上
    にゲート電極、ゲート絶縁層、半導体活性層、チャネル
    保護層を積層し、前記チャネル保護層を挟んでソース・
    ドレイン電極を形成し、前記チャネル保護層上に有機絶
    縁層を形成する薄膜トランジスタであって、前記有機絶
    縁層の塗布中及び前記有機絶縁層の塗布直後の初期硬化
    のためのベーク工程中に前記基板に対して垂直方向に電
    圧を印加することを特徴とする請求項９記載の半導体素
    子の製造方法。
  11. 【請求項１１】 請求項９記載の半導体素子が、基板上
    に金属電極、光導電層となる半導体層、透明電極を積層
    し、前記透明電極上に有機絶縁層を形成するフォトダイ
    オードであって、前記有機絶縁層の塗布中及び前記有機
    絶縁層の塗布直後の初期硬化のためのベーク工程中に前
    記基板に対して垂直方向に電圧を印加することを特徴と
    する請求項９記載の半導体素子の製造方法。
  12. 【請求項１２】 電圧印加によって生ずる有機絶縁層上
    における電界が１〜１０5 Ｖ／cmであることを特徴とす
    る請求項９記載の半導体素子の製造方法。
  13. 【請求項１３】 基板上に形成される半導体層と、前記
    半導体層上に形成される有機絶縁層とを有する半導体素
    子の製造方法において、前記有機絶縁層の塗布工程中及
    び前記有機絶縁層の塗布直後の初期硬化のためのベーク
    工程中及び前記有機絶縁層のパターン形成後のベーク工
    程中に前記基板に対して垂直方向に電圧を印加すること
    を特徴とする半導体素子の製造方法。
JP4339514A 1992-11-27 1992-11-27 半導体素子の製造方法 Pending JPH06168970A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4339514A JPH06168970A (ja) 1992-11-27 1992-11-27 半導体素子の製造方法
US08/157,259 US5462886A (en) 1992-11-27 1993-11-26 Method of manufacturing a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4339514A JPH06168970A (ja) 1992-11-27 1992-11-27 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH06168970A true JPH06168970A (ja) 1994-06-14

Family

ID=18328205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4339514A Pending JPH06168970A (ja) 1992-11-27 1992-11-27 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US5462886A (ja)
JP (1) JPH06168970A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JPH1079510A (ja) * 1996-09-02 1998-03-24 Sharp Corp 半導体装置およびその製造方法
KR100268456B1 (ko) * 1997-12-04 2000-11-01 윤종용 반도체장치의콘택형성방법
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704299A (en) * 1985-11-06 1987-11-03 Battelle Memorial Institute Process for low temperature curing of sol-gel thin films
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
JPH02178630A (ja) * 1988-12-29 1990-07-11 Sharp Corp ポリイミド薄膜の製法及びその装置
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法

Also Published As

Publication number Publication date
US5462886A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
US5622814A (en) Method for fabricating active substrate
TW482938B (en) Display device and manufacturing method thereof
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US20060148141A1 (en) Method of manufacturing a flexible thin film transistor array panel including plastic substrate
JPH11337976A (ja) 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JPH0644625B2 (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
JP2000077669A (ja) 薄膜トランジスタ基板およびこれを用いた液晶表示装置
US20070295963A1 (en) Tft array substrate and method of manufacturing the same
EP0691688B1 (en) Method for producing a top gate thin-film transistor
JPH1039334A (ja) アレイ基板および液晶表示装置
JPH06168970A (ja) 半導体素子の製造方法
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
JPH1079514A (ja) アクティブマトリクス基板の製造方法
JPH07122754A (ja) 半導体装置
EP0496223B1 (en) Element substrate for liquid crystal display devices and its production method
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JPH07120784A (ja) 液晶表示装置およびその製法
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JPH0653506A (ja) 薄膜トランジスタ