JP2000091584A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2000091584A JP2000091584A JP10253544A JP25354498A JP2000091584A JP 2000091584 A JP2000091584 A JP 2000091584A JP 10253544 A JP10253544 A JP 10253544A JP 25354498 A JP25354498 A JP 25354498A JP 2000091584 A JP2000091584 A JP 2000091584A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- impurity diffusion
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ガラス基板上に形成される薄膜トランジスタ
において、熱工程中にガラス中の不純物が半導体膜へ拡
散することを防止し、信頼性の高い薄膜トランジスタを
提供することを目的とする。 【解決手段】 ガラス基板１とシリコン膜３との間に不
純物拡散阻止層２として多層膜を形成し、膜の拡散阻止
能および膜界面の非連続性を利用して不純物を捕獲する
ことによりガラス不純物の拡散を阻止する。例えば、Ｓ
ｉＯ膜を２層積層したり、ＳｉＮ膜上にＳｉＯ膜を積層
したり、金属薄膜上にＳｉＯ膜を積層して不純物拡散阻
止層を構成する。
において、熱工程中にガラス中の不純物が半導体膜へ拡
散することを防止し、信頼性の高い薄膜トランジスタを
提供することを目的とする。 【解決手段】 ガラス基板１とシリコン膜３との間に不
純物拡散阻止層２として多層膜を形成し、膜の拡散阻止
能および膜界面の非連続性を利用して不純物を捕獲する
ことによりガラス不純物の拡散を阻止する。例えば、Ｓ
ｉＯ膜を２層積層したり、ＳｉＮ膜上にＳｉＯ膜を積層
したり、金属薄膜上にＳｉＯ膜を積層して不純物拡散阻
止層を構成する。
Description
【０００１】
【発明の属する技術分野】本発明はガラス基板上に不純
物拡散阻止膜を具備する薄膜トランジスタに関するもの
である。
物拡散阻止膜を具備する薄膜トランジスタに関するもの
である。
【０００２】
【従来の技術】従来、液晶ディスプレイ（ＬＣＤ）には
ガラス基板が用いられており、アクティブマトリックス
ＬＣＤの薄膜トランジスタ（ＴＦＴ）はガラス基板上に
形成される。このＴＦＴの製造工程にはいくつかの熱工
程が含まれており、これらの工程中にガラス基板に不純
物として存在するナトリウムなどが半導体中やその界面
に拡散し、能動素子としてのＴＦＴの性能を劣化させて
しまうという問題点が存在する。
ガラス基板が用いられており、アクティブマトリックス
ＬＣＤの薄膜トランジスタ（ＴＦＴ）はガラス基板上に
形成される。このＴＦＴの製造工程にはいくつかの熱工
程が含まれており、これらの工程中にガラス基板に不純
物として存在するナトリウムなどが半導体中やその界面
に拡散し、能動素子としてのＴＦＴの性能を劣化させて
しまうという問題点が存在する。
【０００３】上記の問題点を防ぐ構造を有する従来の薄
膜トランジスタの構造を示す断面図を図５に示す。図５
において、１はガラス基板、２は不純物拡散阻止層、３
はシリコン膜、４はゲート絶縁膜、５はゲート電極、６
はソース電極、７はドレイン電極を示している。図５に
示すように、従来のこの薄膜トランジスタは、不純物拡
散阻止層２としてのＣｒなどの金属やＳｉＯ、ＳｉＮな
どの絶縁膜が基板上に形成され、その上にＴＦＴが形成
されている構造となっている。この構造において、不純
物拡散阻止層は膜厚が厚いほど阻止能が向上するが、そ
の場合には膜の内部応力が問題となってくる。
膜トランジスタの構造を示す断面図を図５に示す。図５
において、１はガラス基板、２は不純物拡散阻止層、３
はシリコン膜、４はゲート絶縁膜、５はゲート電極、６
はソース電極、７はドレイン電極を示している。図５に
示すように、従来のこの薄膜トランジスタは、不純物拡
散阻止層２としてのＣｒなどの金属やＳｉＯ、ＳｉＮな
どの絶縁膜が基板上に形成され、その上にＴＦＴが形成
されている構造となっている。この構造において、不純
物拡散阻止層は膜厚が厚いほど阻止能が向上するが、そ
の場合には膜の内部応力が問題となってくる。
【０００４】具体的な不純物拡散阻止層の材料について
説明すると、不純物拡散阻止層２としてＳｉＯを用いた
場合、比較的応力が小さいものの、拡散阻止能が低く、
レーザ結晶化プロセスを行なうポリシリコンＴＦＴなど
では１０００ｎｍ以上の膜厚を要する。一方不純物拡散
阻止層２としてＳｉＮを用いた場合、拡散阻止能がＳｉ
Ｏよりも高いため膜厚は薄くできるが、ＴＦＴの初期特
性（例えばしきい値等）が変動してしまう。
説明すると、不純物拡散阻止層２としてＳｉＯを用いた
場合、比較的応力が小さいものの、拡散阻止能が低く、
レーザ結晶化プロセスを行なうポリシリコンＴＦＴなど
では１０００ｎｍ以上の膜厚を要する。一方不純物拡散
阻止層２としてＳｉＮを用いた場合、拡散阻止能がＳｉ
Ｏよりも高いため膜厚は薄くできるが、ＴＦＴの初期特
性（例えばしきい値等）が変動してしまう。
【０００５】
【発明が解決しようとする課題】上記のように、不純物
拡散阻止層として単層膜を用いた場合、十分な阻止能を
得るためには膜厚を厚くする必要が生じ、その場合に
は、不純物拡散阻止層の内部応力が大きくクラックやひ
ずみといった新たな問題が生じてしまう。
拡散阻止層として単層膜を用いた場合、十分な阻止能を
得るためには膜厚を厚くする必要が生じ、その場合に
は、不純物拡散阻止層の内部応力が大きくクラックやひ
ずみといった新たな問題が生じてしまう。
【０００６】そこで本発明は上記の問題点に鑑み、応力
が問題にならない程度に薄く、十分な阻止能のある不純
物拡散阻止層を具備した薄膜トランジスタを提供するこ
とを主たる目的とする。
が問題にならない程度に薄く、十分な阻止能のある不純
物拡散阻止層を具備した薄膜トランジスタを提供するこ
とを主たる目的とする。
【０００７】
【課題を解決するための手段】この課題を解決するため
に、本発明の薄膜トランジスタはガラス基板上にＳｉ
Ｏ、ＳｉＮ、Ｃｒ、Ｔｉ、ＴｉＮなどの多層膜を形成
し、膜自体の阻止能に加え、その膜界面で不純物を捕獲
することによって半導体膜へのガラス不純物の拡散を阻
止する不純物拡散阻止膜を具備した構成となっている。
に、本発明の薄膜トランジスタはガラス基板上にＳｉ
Ｏ、ＳｉＮ、Ｃｒ、Ｔｉ、ＴｉＮなどの多層膜を形成
し、膜自体の阻止能に加え、その膜界面で不純物を捕獲
することによって半導体膜へのガラス不純物の拡散を阻
止する不純物拡散阻止膜を具備した構成となっている。
【０００８】
【発明の実施の形態】以下本発明実施の形態１〜３にお
ける、積層絶縁膜を不純物拡散阻止層とした薄膜トラン
ジスタについて、その断面図を示す図１を参照しながら
説明する。なお、図１において、１はガラス基板、２は
不純物拡散阻止層、３はシリコン膜、４はゲート絶縁
膜、５はゲート電極、６はソース電極、７はドレイン電
極を示している。
ける、積層絶縁膜を不純物拡散阻止層とした薄膜トラン
ジスタについて、その断面図を示す図１を参照しながら
説明する。なお、図１において、１はガラス基板、２は
不純物拡散阻止層、３はシリコン膜、４はゲート絶縁
膜、５はゲート電極、６はソース電極、７はドレイン電
極を示している。
【０００９】（実施の形態１）以下に示す本発明実施の
形態１における薄膜トランジスタは、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態１における薄膜トランジスタは、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００１０】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、同一の方法によって形成されたＳｉＯ
膜を複数層積層した構成となっている。具体的には、低
融点ガラス基板１上にＳｉＨ4およびＯ2を原料とした常
圧ＣＶＤ法を用いて５０ｎｍ〜５００ｎｍのＳｉＯ膜を
少なくとも２層積層する。図１に示す構造において、具
体的には１００ｎｍのＳｉＯ膜を３層形成した。
拡散阻止層２は、同一の方法によって形成されたＳｉＯ
膜を複数層積層した構成となっている。具体的には、低
融点ガラス基板１上にＳｉＨ4およびＯ2を原料とした常
圧ＣＶＤ法を用いて５０ｎｍ〜５００ｎｍのＳｉＯ膜を
少なくとも２層積層する。図１に示す構造において、具
体的には１００ｎｍのＳｉＯ膜を３層形成した。
【００１１】ＳｉＯ膜の形成方法としては常圧ＣＶＤ法
の他にＳｉＨ4やＴＥＯＳにＯ2やＮＯ2などの酸素系の
ガスを混合したものを原料としたプラズマＣＶＤ法も考
えられる。なお、プラズマＣＶＤ法を用いてＳｉＯ膜を
成膜する場合にＳｉＦ4やＳｉＣｌ4などのシリコンのハ
ロゲン化物を原料ガスとして添加することによりＳｉＯ
膜の不純物拡散阻止能を向上させることが可能であり、
拡散阻止膜として有効である。
の他にＳｉＨ4やＴＥＯＳにＯ2やＮＯ2などの酸素系の
ガスを混合したものを原料としたプラズマＣＶＤ法も考
えられる。なお、プラズマＣＶＤ法を用いてＳｉＯ膜を
成膜する場合にＳｉＦ4やＳｉＣｌ4などのシリコンのハ
ロゲン化物を原料ガスとして添加することによりＳｉＯ
膜の不純物拡散阻止能を向上させることが可能であり、
拡散阻止膜として有効である。
【００１２】そして不純物拡散阻止層２上にはプラズマ
ＣＶＤ法などを用いて能動層となるシリコン膜３を形成
しパターニングした後、プラズマＣＶＤ法によってゲー
ト絶縁膜４を、スパッター法によってゲート電極５を形
成し、燐イオンをドーピングした後、ソース電極６およ
びドレイン電極７を形成することによって薄膜トランジ
スタを形成する。
ＣＶＤ法などを用いて能動層となるシリコン膜３を形成
しパターニングした後、プラズマＣＶＤ法によってゲー
ト絶縁膜４を、スパッター法によってゲート電極５を形
成し、燐イオンをドーピングした後、ソース電極６およ
びドレイン電極７を形成することによって薄膜トランジ
スタを形成する。
【００１３】上記のようにして形成した本実施の形態の
薄膜トランジスタにおいて、その不純物拡散阻止層２中
のＮａ不純物密度の深さ方向の分布を二次イオン質量分
析法を用いて調べたところ、図２に示すようにＳｉＯ膜
界面で多くの不純物が捕獲されており、その拡散を防い
でいることが判明した。これによりトランジスタの信頼
性も従来に比べ向上していることになる。
薄膜トランジスタにおいて、その不純物拡散阻止層２中
のＮａ不純物密度の深さ方向の分布を二次イオン質量分
析法を用いて調べたところ、図２に示すようにＳｉＯ膜
界面で多くの不純物が捕獲されており、その拡散を防い
でいることが判明した。これによりトランジスタの信頼
性も従来に比べ向上していることになる。
【００１４】（実施の形態２）以下に示す本発明実施の
形態２における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態２における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００１５】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、異なる方法によって形成されたＳｉＯ
膜を複数層積層した構成となっている。具体的には、低
融点ガラス基板１上に常圧ＣＶＤ法によって形成した後
プラズマＣＶＤ法によって形成する方法と、その逆の順
番に形成する方法が２層の積層の場合が考えられる。３
層以上積層する場合には、常圧ＣＶＤ法とプラズマＣＶ
Ｄ法の組み合わせがいくつか考えられるが、シリコン膜
３との界面を清浄化するためには不純物拡散阻止層２の
最上層のＳｉＯ膜をプラズマＣＶＤ法によって形成し、
これと連続してシリコン膜３を成膜することが好まし
い。
拡散阻止層２は、異なる方法によって形成されたＳｉＯ
膜を複数層積層した構成となっている。具体的には、低
融点ガラス基板１上に常圧ＣＶＤ法によって形成した後
プラズマＣＶＤ法によって形成する方法と、その逆の順
番に形成する方法が２層の積層の場合が考えられる。３
層以上積層する場合には、常圧ＣＶＤ法とプラズマＣＶ
Ｄ法の組み合わせがいくつか考えられるが、シリコン膜
３との界面を清浄化するためには不純物拡散阻止層２の
最上層のＳｉＯ膜をプラズマＣＶＤ法によって形成し、
これと連続してシリコン膜３を成膜することが好まし
い。
【００１６】そして、不純物拡散阻止層２上には能動層
となるシリコン膜３を形成しパターニングした後、プラ
ズマＣＶＤ法によってゲート絶縁膜４を、スパッター法
によってゲート電極５を形成し、燐イオンをドーピング
した後、ソース電極６およびドレイン電極７を形成する
ことによって薄膜トランジスタを形成する。
となるシリコン膜３を形成しパターニングした後、プラ
ズマＣＶＤ法によってゲート絶縁膜４を、スパッター法
によってゲート電極５を形成し、燐イオンをドーピング
した後、ソース電極６およびドレイン電極７を形成する
ことによって薄膜トランジスタを形成する。
【００１７】このようにして製造された薄膜トランジス
タは不純物拡散阻止層２を構成するＳｉＯ膜界面で多く
の不純物を捕獲し、その拡散を防ぐことによりトランジ
スタの信頼性が従来に比べ向上している。
タは不純物拡散阻止層２を構成するＳｉＯ膜界面で多く
の不純物を捕獲し、その拡散を防ぐことによりトランジ
スタの信頼性が従来に比べ向上している。
【００１８】（実施の形態３）以下に示す本発明実施の
形態３における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態３における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００１９】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、異なる組成の絶縁膜を複数層積層した
構成となっている。具体的には、異なる組成の絶縁膜と
して、ＳｉＯ膜とＳｉＮ膜の組み合わせなどが考えられ
る。この場合、シリコン膜３の直下にＳｉＮ膜を形成す
ると薄膜トランジスタのしきい値電圧が変化してしまう
傾向がみられるため、ＳｉＮ膜を用いる場合にはその膜
厚を１００ｎｍ以下とし、ＳｉＮ膜とシリコン膜３との
間にＳｉＯ膜を５００ｎｍ以上形成することが好まし
い。例えば、５０ｎｍのＳｉＮ膜を形成した後、３００
ｎｍのＳｉＯ膜を２層形成し不純物拡散阻止層２とする
ことができる。
拡散阻止層２は、異なる組成の絶縁膜を複数層積層した
構成となっている。具体的には、異なる組成の絶縁膜と
して、ＳｉＯ膜とＳｉＮ膜の組み合わせなどが考えられ
る。この場合、シリコン膜３の直下にＳｉＮ膜を形成す
ると薄膜トランジスタのしきい値電圧が変化してしまう
傾向がみられるため、ＳｉＮ膜を用いる場合にはその膜
厚を１００ｎｍ以下とし、ＳｉＮ膜とシリコン膜３との
間にＳｉＯ膜を５００ｎｍ以上形成することが好まし
い。例えば、５０ｎｍのＳｉＮ膜を形成した後、３００
ｎｍのＳｉＯ膜を２層形成し不純物拡散阻止層２とする
ことができる。
【００２０】なおＳｉＮ膜の形成方法としてはプラズマ
ＣＶＤ法が、ＳｉＯ膜の形成方法としては常圧ＣＶＤ法
およびプラズマＣＶＤ法を用いることができる。
ＣＶＤ法が、ＳｉＯ膜の形成方法としては常圧ＣＶＤ法
およびプラズマＣＶＤ法を用いることができる。
【００２１】そして、不純物拡散阻止層２上には能動層
となるシリコン膜３を形成しパターニングした後、プラ
ズマＣＶＤ法によってゲート絶縁膜４を、スパッター法
によってゲート電極５を形成し、燐イオンをドーピング
した後、ソース電極６およびドレイン電極７を形成する
ことによって薄膜トランジスタを形成する。
となるシリコン膜３を形成しパターニングした後、プラ
ズマＣＶＤ法によってゲート絶縁膜４を、スパッター法
によってゲート電極５を形成し、燐イオンをドーピング
した後、ソース電極６およびドレイン電極７を形成する
ことによって薄膜トランジスタを形成する。
【００２２】このようにして製造された薄膜トランジス
タは不純物拡散阻止層２を構成するＳｉＮ膜およびＳｉ
Ｏ膜界面で多くの不純物を捕獲し、その拡散を防ぐこと
によりトランジスタの信頼性が従来に比べ向上してい
る。
タは不純物拡散阻止層２を構成するＳｉＮ膜およびＳｉ
Ｏ膜界面で多くの不純物を捕獲し、その拡散を防ぐこと
によりトランジスタの信頼性が従来に比べ向上してい
る。
【００２３】次に以下では本発明実施の形態４〜６にお
ける、パターニングされた金属膜と絶縁膜とを積層した
ものを不純物拡散阻止層とした薄膜トランジスタについ
て、その断面図を示す図３及び図４を参照しながら説明
する。なお、図３及び４において、１はガラス基板、２
は不純物拡散阻止層、３はシリコン膜、４はゲート絶縁
膜、５はゲート電極、６はソース電極、７はドレイン電
極を示している。
ける、パターニングされた金属膜と絶縁膜とを積層した
ものを不純物拡散阻止層とした薄膜トランジスタについ
て、その断面図を示す図３及び図４を参照しながら説明
する。なお、図３及び４において、１はガラス基板、２
は不純物拡散阻止層、３はシリコン膜、４はゲート絶縁
膜、５はゲート電極、６はソース電極、７はドレイン電
極を示している。
【００２４】（実施の形態４）以下に示す本発明実施の
形態４における薄膜トランジスタは、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態４における薄膜トランジスタは、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００２５】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜上に、同一の材料の絶縁膜を
積層して形成したものである。具体的には、下記のよう
にして薄膜トランジスタを形成する。
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜上に、同一の材料の絶縁膜を
積層して形成したものである。具体的には、下記のよう
にして薄膜トランジスタを形成する。
【００２６】低融点ガラス基板１上にＣｒ、Ｔｉ、Ｍｏ
もしくはその合金の成膜を行い、能動層となるシリコン
膜３と同じもしくはそれよりも大きくパターニングした
後にＳｉＯ膜を積層して不純物拡散阻止層２を形成す
る。この場合、金属膜８の拡散阻止能が高いため、その
膜厚を薄くすることが可能である。また金属膜８のパタ
ーンは大きな方がシリコン膜３とのパターン合わせが容
易であり、拡散阻止面積も大きくなるため望ましい。
もしくはその合金の成膜を行い、能動層となるシリコン
膜３と同じもしくはそれよりも大きくパターニングした
後にＳｉＯ膜を積層して不純物拡散阻止層２を形成す
る。この場合、金属膜８の拡散阻止能が高いため、その
膜厚を薄くすることが可能である。また金属膜８のパタ
ーンは大きな方がシリコン膜３とのパターン合わせが容
易であり、拡散阻止面積も大きくなるため望ましい。
【００２７】図３に示す構造においては、例えば膜厚５
０ｎｍのＣｒをシリコン膜３よりも一回り大きくパター
ニングし、その上に１００ｎｍのＳｉＯ膜を２層積層し
た不純物拡散阻止層２を形成している。なお、この時金
属膜８は遮光膜としての役割も果たしている。
０ｎｍのＣｒをシリコン膜３よりも一回り大きくパター
ニングし、その上に１００ｎｍのＳｉＯ膜を２層積層し
た不純物拡散阻止層２を形成している。なお、この時金
属膜８は遮光膜としての役割も果たしている。
【００２８】そして、不純物拡散阻止層２上にはプラズ
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
【００２９】このようにして製造された薄膜トランジス
タは不純物拡散阻止層２を構成するＣｒ膜およびＳｉＯ
膜界面で多くの不純物を捕獲し、その拡散を防ぐことに
よりトランジスタの信頼性が従来に比べ向上している。
タは不純物拡散阻止層２を構成するＣｒ膜およびＳｉＯ
膜界面で多くの不純物を捕獲し、その拡散を防ぐことに
よりトランジスタの信頼性が従来に比べ向上している。
【００３０】（実施の形態５）以下に示す本発明実施の
形態５における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態５における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００３１】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜上に、異なる材料の絶縁膜を
積層して形成したものである。具体的には、下記のよう
にして薄膜トランジスタを形成する。
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜上に、異なる材料の絶縁膜を
積層して形成したものである。具体的には、下記のよう
にして薄膜トランジスタを形成する。
【００３２】低融点ガラス基板１上にＣｒ、Ｔｉ、Ｍｏ
もしくはその合金の成膜を行い能動層となるシリコン膜
３と同じもしくはそれよりも大きくパターニングした後
にＳｉＮ膜およびＳｉＯ膜を積層して不純物拡散阻止層
２を形成する。この場合、シリコン膜３の直下にＳｉＮ
膜を形成すると薄膜トランジスタのしきい値電圧が変化
してしまう傾向がみられるため、ＳｉＮ膜の膜厚を１０
０ｎｍ以下とし、ＳｉＮ膜とシリコン膜３との間にＳｉ
Ｏ膜を５００ｎｍ以上形成することが好ましい。例とし
ては５０ｎｍのＣｒパターンを形成した後に５０ｎｍの
ＳｉＮ膜を形成し、３００ｎｍのＳｉＯ膜を２層形成し
不純物拡散阻止層２とする。
もしくはその合金の成膜を行い能動層となるシリコン膜
３と同じもしくはそれよりも大きくパターニングした後
にＳｉＮ膜およびＳｉＯ膜を積層して不純物拡散阻止層
２を形成する。この場合、シリコン膜３の直下にＳｉＮ
膜を形成すると薄膜トランジスタのしきい値電圧が変化
してしまう傾向がみられるため、ＳｉＮ膜の膜厚を１０
０ｎｍ以下とし、ＳｉＮ膜とシリコン膜３との間にＳｉ
Ｏ膜を５００ｎｍ以上形成することが好ましい。例とし
ては５０ｎｍのＣｒパターンを形成した後に５０ｎｍの
ＳｉＮ膜を形成し、３００ｎｍのＳｉＯ膜を２層形成し
不純物拡散阻止層２とする。
【００３３】そして、不純物拡散阻止層２上にはプラズ
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
【００３４】このようにして製造された薄膜トランジス
タは不純物拡散阻止層２を構成するＣｒ膜、ＳｉＮ膜お
よびＳｉＯ膜界面で多くの不純物を捕獲し、その拡散を
防ぐことによりトランジスタの信頼性が従来に比べ向上
している。
タは不純物拡散阻止層２を構成するＣｒ膜、ＳｉＮ膜お
よびＳｉＯ膜界面で多くの不純物を捕獲し、その拡散を
防ぐことによりトランジスタの信頼性が従来に比べ向上
している。
【００３５】（実施の形態６）以下に示す本発明実施の
形態６における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
形態６における薄膜トランジスタも、不純物拡散阻止層
２の構成を除いては、上記の図５に示した従来の薄膜ト
ランジスタと同様であるため、不純物拡散阻止層につい
て詳細に説明する。
【００３６】本実施の形態の薄膜トランジスタの不純物
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜と絶縁膜を積層したものであ
って、金属膜が絶縁膜に挟まれて形成された構造となっ
ている。具体的には、下記のようにして薄膜トランジス
タを形成する。
拡散阻止層２は、ガラス基板中に含有される不要な不純
物の拡散を阻止する金属膜と絶縁膜を積層したものであ
って、金属膜が絶縁膜に挟まれて形成された構造となっ
ている。具体的には、下記のようにして薄膜トランジス
タを形成する。
【００３７】低融点ガラス基板１上に絶縁膜を形成した
後、Ｃｒ、Ｔｉ、Ｍｏもしくはその合金の成膜を行い能
動層となるシリコン膜３と同じもしくはそれよりも大き
くパターニングし、その上に絶縁膜を積層して拡散阻止
層２を形成する。ガラス基板１上の絶縁膜としてＳｉＯ
膜、ＳｉＮ膜などが考えられるが、拡散阻止能の高いＳ
ｉＮ膜を用いることが望ましい。この場合、ＳｉＮ膜の
上に金属膜８を形成するため、シリコン膜３直下にＳｉ
Ｎ膜を形成した時のようなトランジスタ特性の変化は見
られない。またＳｉＮ膜や金属膜は膜の拡散阻止能が高
いため金属膜８の上に形成する絶縁膜の膜厚は薄くする
ことが可能である。具体的には、図４に示すようにＳｉ
Ｎ膜を１００ｎｍ成膜した後、膜厚５０ｎｍのＣｒをシ
リコン膜３よりも一回り大きくパターニングし、その上
に２００ｎｍのＳｉＯ膜を形成して不純物拡散阻止層２
を形成する。この例では、金属膜上の絶縁膜は単層にな
っているが、上記の実施の形態３と同様に、ＳｉＮ膜上
にＳｉＯ膜を形成した複数層を積層した構造としてもよ
い。
後、Ｃｒ、Ｔｉ、Ｍｏもしくはその合金の成膜を行い能
動層となるシリコン膜３と同じもしくはそれよりも大き
くパターニングし、その上に絶縁膜を積層して拡散阻止
層２を形成する。ガラス基板１上の絶縁膜としてＳｉＯ
膜、ＳｉＮ膜などが考えられるが、拡散阻止能の高いＳ
ｉＮ膜を用いることが望ましい。この場合、ＳｉＮ膜の
上に金属膜８を形成するため、シリコン膜３直下にＳｉ
Ｎ膜を形成した時のようなトランジスタ特性の変化は見
られない。またＳｉＮ膜や金属膜は膜の拡散阻止能が高
いため金属膜８の上に形成する絶縁膜の膜厚は薄くする
ことが可能である。具体的には、図４に示すようにＳｉ
Ｎ膜を１００ｎｍ成膜した後、膜厚５０ｎｍのＣｒをシ
リコン膜３よりも一回り大きくパターニングし、その上
に２００ｎｍのＳｉＯ膜を形成して不純物拡散阻止層２
を形成する。この例では、金属膜上の絶縁膜は単層にな
っているが、上記の実施の形態３と同様に、ＳｉＮ膜上
にＳｉＯ膜を形成した複数層を積層した構造としてもよ
い。
【００３８】そして、不純物拡散阻止層２上にはプラズ
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
マＣＶＤ法などを用いて能動層となるシリコン膜３を形
成しパターニングした後、プラズマＣＶＤ法によってゲ
ート絶縁膜４を、スパッター法によってゲート電極５を
形成し、燐イオンをドーピングした後、ソース電極６お
よびドレイン電極７を形成することによって薄膜トラン
ジスタを形成する。
【００３９】このようにして製造された薄膜トランジス
タは不純物拡散阻止層２を構成するＳｉＮ膜、Ｃｒ膜お
よびＳｉＯ膜界面で多くの不純物を捕獲し、その拡散を
防ぐことによりトランジスタの信頼性が従来に比べ向上
している。
タは不純物拡散阻止層２を構成するＳｉＮ膜、Ｃｒ膜お
よびＳｉＯ膜界面で多くの不純物を捕獲し、その拡散を
防ぐことによりトランジスタの信頼性が従来に比べ向上
している。
【００４０】以上本発明の薄膜トランジスタについて、
実施の形態とともに説明を行ったが、本発明において、
不純物拡散阻止層は、複数の層を積層した構造となって
いるため、従来のように１０００ｎｍ以上の膜厚を必要
としないため、実際には不純物拡散阻止層の総膜厚を１
０００ｎｍとすることが好ましい。
実施の形態とともに説明を行ったが、本発明において、
不純物拡散阻止層は、複数の層を積層した構造となって
いるため、従来のように１０００ｎｍ以上の膜厚を必要
としないため、実際には不純物拡散阻止層の総膜厚を１
０００ｎｍとすることが好ましい。
【００４１】また、積層する絶縁膜の各々の膜厚は５０
ｎｍ以上５００ｎｍ以下が好ましく、金属薄膜は２００
ｎｍ以下が好ましい。さらに、ＳｉＮ膜上にＳｉＯ膜を
積層する場合、ＳｉＮ膜を１００ｎｍ以下とし、ＳｉＯ
膜を５００ｎｍ以上とすることが好ましい。
ｎｍ以上５００ｎｍ以下が好ましく、金属薄膜は２００
ｎｍ以下が好ましい。さらに、ＳｉＮ膜上にＳｉＯ膜を
積層する場合、ＳｉＮ膜を１００ｎｍ以下とし、ＳｉＯ
膜を５００ｎｍ以上とすることが好ましい。
【００４２】
【発明の効果】本発明によりガラス基板から半導体膜へ
の不純物拡散を十分に抑えることができるため、しきい
値電圧の変化や特性の劣化が少なく、信頼性の高い薄膜
トランジスタを形成することができる。
の不純物拡散を十分に抑えることができるため、しきい
値電圧の変化や特性の劣化が少なく、信頼性の高い薄膜
トランジスタを形成することができる。
【図１】本発明の実施の形態における多層絶縁膜を不純
物拡散阻止層として用いた薄膜トランジスタの構造を示
す断面図
物拡散阻止層として用いた薄膜トランジスタの構造を示
す断面図
【図２】Ｎａの深さ方向分布を示す図
【図３】本発明の実施の形態における金属および多層絶
縁膜を不純物拡散阻止層として用いた薄膜トランジスタ
の構造を示す断面図
縁膜を不純物拡散阻止層として用いた薄膜トランジスタ
の構造を示す断面図
【図４】本発明の実施の形態における絶縁膜および金属
を不純物拡散阻止層として用いた薄膜トランジスタの構
造を示す断面図
を不純物拡散阻止層として用いた薄膜トランジスタの構
造を示す断面図
【図５】従来の薄膜トランジスタの構造を示す断面図
１ ガラス基板 ２ 不純物拡散阻止層 ３ シリコン膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ ソース電極 ７ ドレイン電極 ８ 金属膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F058 BA05 BB05 BB07 BD01 BD02 BD04 BD10 BF03 BF07 BF21 BF23 BF24 BF25 BF29 BJ02 BJ04 BJ10
Claims (12)
- 【請求項１】ガラス基板上に形成される薄膜トランジス
タであって、トランジスタの能動層を構成するシリコン
薄膜と前記ガラス基板との間に複数層の膜が積層された
構造の不純物拡散阻止層が形成されていることを特徴と
する薄膜トランジスタ。 - 【請求項２】不純物拡散阻止層が複数の絶縁膜により構
成されていることを特徴とする請求項１に記載の薄膜ト
ランジスタ。 - 【請求項３】不純物拡散阻止層がパターニングされた金
属薄膜上に絶縁膜が形成された構造であることを特徴と
する請求項１に記載の薄膜トランジスタ。 - 【請求項４】不純物拡散阻止層が金属薄膜を絶縁膜で挟
んだ構造であることを特徴とする請求項１に記載の薄膜
トランジスタ。 - 【請求項５】複数の絶縁膜の構造がＳｉＮ膜上にＳｉＯ
膜を積層構造であることを特徴とする請求項２に記載の
薄膜トランジスタ。 - 【請求項６】金属薄膜上に形成された絶縁膜が複数の絶
縁膜の構造であり、複数の絶縁膜の構造がＳｉＮ膜上に
ＳｉＯ膜を積層構造であることを特徴とする請求項３ま
たは４に記載の薄膜トランジスタ。 - 【請求項７】金属薄膜がクロム、チタン、モリブデンも
しくはその合金であることを特徴とする請求項３または
４に記載の薄膜トランジスタ。 - 【請求項８】金属薄膜がシリコン薄膜よりも大きくパタ
ーニングされていることを特徴とする請求項３または４
に記載の薄膜トランジスタ。 - 【請求項９】絶縁膜として、プラズマＣＶＤ法によって
形成されたＳｉＯ膜またはＳｉＮ膜を用いることを特徴
とする請求項２〜４いずれかに記載の薄膜トランジス
タ。 - 【請求項１０】絶縁膜として、常圧ＣＶＤ法によって形
成されたＳｉＯ膜を用いることを特徴とする請求項２〜
４いずれかに記載の薄膜トランジスタ。 - 【請求項１１】絶縁膜として、弗化ケイ素もしくは塩化
ケイ素を添加した反応性ガスを原料としプラズマＣＶＤ
法によって形成されたＳｉＯ膜を用いることを特徴とす
る請求項２〜４いずれかに記載の薄膜トランジスタ。 - 【請求項１２】金属薄膜の前に形成される絶縁物がＳｉ
Ｎ膜であり、前記金属薄膜形成後に形成される絶縁物が
ＳｉＯ膜であることを特徴とする請求項４に記載の薄膜
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10253544A JP2000091584A (ja) | 1998-09-08 | 1998-09-08 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10253544A JP2000091584A (ja) | 1998-09-08 | 1998-09-08 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091584A true JP2000091584A (ja) | 2000-03-31 |
Family
ID=17252857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10253544A Pending JP2000091584A (ja) | 1998-09-08 | 1998-09-08 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091584A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662501B1 (ko) * | 2000-12-29 | 2007-01-02 | 매그나칩 반도체 유한회사 | 이미지 센서 제조방법 |
| CN100339756C (zh) * | 2003-03-11 | 2007-09-26 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法 |
| WO2012153364A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法 |
| CN104766890A (zh) * | 2014-01-06 | 2015-07-08 | 上海和辉光电有限公司 | 薄膜晶体管及其制造方法和应用 |
| US11251309B2 (en) | 2017-05-12 | 2022-02-15 | Boe Technology Group Co., Ltd. | Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device |
-
1998
- 1998-09-08 JP JP10253544A patent/JP2000091584A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662501B1 (ko) * | 2000-12-29 | 2007-01-02 | 매그나칩 반도체 유한회사 | 이미지 센서 제조방법 |
| CN100339756C (zh) * | 2003-03-11 | 2007-09-26 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法 |
| WO2012153364A1 (ja) * | 2011-05-10 | 2012-11-15 | パナソニック株式会社 | 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法 |
| US8835235B2 (en) | 2011-05-10 | 2014-09-16 | Panasonic Corporation | Thin-film semiconductor device and method for fabricating thin-film semiconductor device |
| CN104766890A (zh) * | 2014-01-06 | 2015-07-08 | 上海和辉光电有限公司 | 薄膜晶体管及其制造方法和应用 |
| JP2015130509A (ja) * | 2014-01-06 | 2015-07-16 | 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ | 薄膜トランジスタ及びその製造方法 |
| US11251309B2 (en) | 2017-05-12 | 2022-02-15 | Boe Technology Group Co., Ltd. | Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN101064345B (zh) | 薄膜晶体管及其制造方法 | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| JP2000091584A (ja) | 薄膜トランジスタ | |
| WO2015159800A1 (ja) | 液晶表示パネルおよびその製造方法 | |
| JP2004226890A (ja) | 液晶表示装置とその製造方法 | |
| JPH0587029B2 (ja) | ||
| JPH01259565A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH04366924A (ja) | アクティブマトリクス基板 | |
| JPH0456168A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2702865B2 (ja) | 薄膜トランジスタ | |
| JPS61185723A (ja) | 液晶表示装置 | |
| JPH047877A (ja) | 薄膜トランジスタ | |
| JPH039531A (ja) | 薄膜半導体装置 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JPH07115203A (ja) | 薄膜および薄膜の製造方法およびそれを用いた薄膜トランジスタ | |
| JPH06281957A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06281954A (ja) | 液晶表示装置 | |
| JPH0774358A (ja) | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 | |
| JPH0561071A (ja) | 液晶表示装置 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 |