CN104637992B - 具有改善的蚀刻角度的栅极绝缘层及其形成方法 - Google Patents
具有改善的蚀刻角度的栅极绝缘层及其形成方法 Download PDFInfo
- Publication number
- CN104637992B CN104637992B CN201310566294.XA CN201310566294A CN104637992B CN 104637992 B CN104637992 B CN 104637992B CN 201310566294 A CN201310566294 A CN 201310566294A CN 104637992 B CN104637992 B CN 104637992B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride film
- insulating layer
- gate insulating
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000005530 etching Methods 0.000 title claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 183
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 183
- 239000007789 gas Substances 0.000 claims description 55
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 26
- 229910021529 ammonia Inorganic materials 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 238000004062 sedimentation Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 164
- 239000010410 layer Substances 0.000 description 82
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 229910003978 SiClx Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005334 plasma enhanced chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003828 SiH3 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供一种具有改善的蚀刻角度的栅极绝缘层，包括：第一氮化硅膜；设置于第一氮化硅膜之上的第二氮化硅膜；设置于第二氮化硅膜之上的第三氮化硅膜，其中第一氮化硅膜与第三氮化硅膜的厚度小于第二氮化硅膜的厚度，第一氮化硅膜与第三氮化硅膜中的N‑H键含量低于第二氮化硅膜中的N‑H键含量，且第三氮化硅膜与第一氮化硅膜中的N‑H键含量之差不小于5%。还提供上述栅极绝缘层的形成方法。本发明的栅极绝缘层，内在致密性存在差异，使得蚀刻速度产生差异，从而能够形成具有理想蚀刻角度的斜坡状侧面轮廓。此外，本发明的三层氮化硅膜在同一腔室中以相同原料气体一次性连续形成，工艺简单、成本低，且三层均为氮化硅膜，具有良好的界面性能。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种具有改善的蚀刻角度的栅极绝缘层及其制造方法。
背景技术
目前，平板显示器，例如液晶显示装置、有机电致发光显示装置等，主要采用有源矩阵驱动模式，通过驱动电路部分的薄膜晶体管(TFT)作为开关元件，为像素电极输出信号。常见的薄膜晶体管一般包括：绝缘基板、栅极层、栅极绝缘层、有源半导体层和源电极/漏电极层。在制作过程中，薄膜晶体管中各层需经历多个蚀刻处理工艺进行图案化。对于栅极绝缘层，一般采用干法蚀刻例如反应离子蚀刻或等离子蚀刻进行各项异性蚀刻，蚀刻后形成斜坡状侧壁轮廓，对于蚀刻角度θ，即经蚀刻的栅极绝缘层的斜坡状侧面部分与底面部分之间的夹角，达到40～100°较为理想，由此可防止其上有源半导体生长层中产生裂纹以及底部生长部分出现蠕升生长，并有利于形成具有良好表面平坦度的半导体生长层。
目前，薄膜晶体管中的栅极绝缘层多为氧化硅膜与氮化硅膜层叠构成，例如CN101300681A公开了一种氧化硅膜/氮化硅膜双层结构栅极绝缘层，来克服氧化硅膜单层构造栅极绝缘层薄膜化引发的击穿耐压降低的问题。然而，氧化硅膜与氮化硅膜为异质膜，蚀刻速率不同，对这种氧化硅膜/氮化硅膜双层结构栅极绝缘层进行蚀刻时易造成钻蚀(undercut)，不利于后续膜层的生长。
因而，仍需要一种改善的栅极绝缘层，能够在经过蚀刻处理后达到理想的蚀刻角度，以利于后续膜层的生长，同时兼顾栅极绝缘层的介电性能，进而提高薄膜晶体管的性能和品质。
发明内容
为解决上述问题，本发明利用蚀刻速度与材料密度的关系以及氮化硅膜的致密性与其中N-H键含量的关系，通过改变成膜结构和成膜膜质，形成具有三层氮化硅膜层叠结构且各膜层N-H键含量不同即致密度不同的栅极绝缘层，其中中间氮化硅膜作为主体相对疏松以兼顾产能，上层和下层氮化硅膜之间存在一定的密度差而具有不同的蚀刻速度，由此实现理想蚀刻角度。
因此，一方面，本发明提供一种具有改善的蚀刻角度的栅极绝缘层，该栅极绝缘层包括：第一氮化硅膜；设置于所述第一氮化硅膜之上的第二氮化硅膜；设置于所述第二氮化硅膜之上的第三氮化硅膜，其中所述第一氮化硅膜与所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度，所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量，且所述第三氮化硅膜与第一氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明的一种实施方式中，所述第一氮化硅膜中的N-H键含量低于10%，所述第二氮化硅膜中的N-H键含量高于20%，所述第三氮化硅膜中的N-H键含量低于15%，且所述第一氮化硅膜与第三氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为
在根据本发明的另一种实施方式中，所述栅极绝缘层的蚀刻角度介于40～60°之间。
另一方面，本发明提供一种上述栅极绝缘层的形成方法，该方法包括：采用化学气相沉积法，在同一腔室中，采用相同的原料气体和沉积温度，分别以第一功率、第二功率和第三功率连续沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，且所述第一功率和第三功率低于所述第二功率，所述第三功率与所述第一功率之差不低于1000W，制成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层。
在根据本发明方法的一种实施方式中，所述化学气相沉积法为等离子体增强化学气相沉积法。
在根据本发明方法的另一种实施方式中，所述原料气体为甲硅烷、氨气和氮气，甲硅烷与氨气的流量比(即摩尔比)为0.2～0.4。
在根据本发明方法的另一种实施方式中，所述沉积温度为340～380℃。
在根据本发明方法的另一种实施方式中，所述第一功率为800～1000W、所述第二功率为3000～5000W、所述第三功率为1500～2000W。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量，且所述第三氮化硅膜与第一氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜中的N-H键含量低于10%、所述第二氮化硅膜中的N-H键含量高于20%、所述第三氮化硅膜中的N-H键含量低于15%，且所述第一氮化硅膜与第三氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为
再一方面，本发明提供一种上述栅极绝缘层的形成方法，该方法包括：采用化学气相沉积法，在同一腔室中，采用相同的功率、沉积温度和原料气体种类，分别按照第一原料气体比例、第二原料气体比例和第三原料气体比例连续沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，制成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层。
在根据本发明方法的一种实施方式中，所述化学气相沉积法为等离子体增强化学气相沉积法。
在根据本发明方法的另一种实施方式中，所述功率为3000～5000W。
在根据本发明方法的另一种实施方式中，所述沉积温度为340～380℃。
在根据本发明方法的另一种实施方式中，所述原料气体为甲硅烷、氨气和氮气。
在根据本发明方法的另一种实施方式中，所述第一原料气体比例为甲硅烷与氨气的摩尔比介于0.8至1之间、所述第二原料气体比例为甲硅烷与氨气的摩尔比介于0.05至0.1之间、所述第三原料气体比例为甲硅烷与氨气的摩尔比介于0.2至0.4之间。
在根据本发明方法的另一种实施方式中，所述第一原料气体比例为甲硅烷与氨气的摩尔比等于1、所述第二原料气体比例为甲硅烷与氨气的摩尔比等于0.1、所述第三原料气体比例为甲硅烷与氨气的摩尔比等于0.2。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量，且所述第三氮化硅膜与第一氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜中的N-H键含量低于10%、所述第二氮化硅膜中的N-H键含量高于20%、所述第三氮化硅膜中的N-H键含量低于15%，且所述第一氮化硅膜与第三氮化硅膜中的N-H键含量之差不小于5%。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度。
在根据本发明方法的另一种实施方式中，所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为
本发明通过改变栅极绝缘层的成膜结构形成三层氮化硅膜叠层构造，并通过调整成膜工艺条件控制三层氮化硅膜中的N-H键含量，改变三层氮化硅膜的成膜膜质，形成致密氮化硅膜-疏松氮化硅膜-致密氮化硅膜三层成膜膜质不同的栅极绝缘层。在本发明的栅极绝缘层中，位于中间膜质相对疏松的第二氮化硅膜层厚度较大，作为栅极绝缘层的主体，得以兼顾产能，位于外侧相对致密的第一氮化硅膜层和第三氮化硅膜层厚度较小，且第一氮化硅膜层的致密性大于第三氮化硅膜层，特别是两者之中的N-H键含量相差5%以上，使得第一氮化硅膜层的蚀刻速度小于第三氮化硅膜层，从而进行蚀刻处理时易于达到理想蚀刻角度(40～60°)，避免钻蚀的发生。此外，本发明的三层氮化硅膜在同一腔室中采用相同的原料气体一次性连续形成，工艺简单、成本低，且三层均为氮化硅膜，具有良好的界面性能。
附图说明
图1为根据本发明的栅极绝缘层的结构示意图。
图2为根据本发明实施例1的制造栅极绝缘层的方法的工艺流程图。
图3为根据本发明实施例2的制造栅极绝缘层的方法的工艺流程图。
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例，列举这些实例仅出于示例性目的而不以任何方式限制本发明。
本发明提供一种具有改善的蚀刻角度的栅极绝缘层，如图1所示，该栅极绝缘层包括：第一氮化硅膜；设置于所述第一氮化硅膜之上的第二氮化硅膜；设置于所述第二氮化硅膜之上的第三氮化硅膜，其中所述第一氮化硅膜与所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度，所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量，且所述第三氮化硅膜与第一氮化硅膜中的N-H键含量之差不小于5%。
根据本发明，采用具有高介电常数的氮化硅作为形成栅极绝缘层的材料，对于氮化硅的蚀刻处理，一般采用干法蚀刻，例如反应离子蚀刻或等离子蚀刻，进行各项异性蚀刻，蚀刻后通常形成斜坡状侧壁轮廓，对于蚀刻角度θ，即对经蚀刻的栅极绝缘层的斜坡状侧面部分与底面部分之间的角度，达到40～100°较为理想，由此可防止其上有源半导体生长层中产生裂纹以及底部生长部分出现蠕升生长，并有利于形成具有良好表面平坦度的半导体生长层。就相同材料而言，蚀刻速度与材料致密性之间存在反比关系，即材料约致密，蚀刻速度越慢。而氮化硅的致密性与其中的N-H键含量密切相关。在本发明的一种实施方式中，氮化硅膜优选采用甲硅烷、氨气和氮气作为原料气体进行制备，制得的氮化硅膜中一般含有N-H键、Si-H键、Si-Si键、Si-N键，而N-H键与Si-H为长程键相对于Si-Si、Si-N短程键而言稳定性较差，因此N-H键或Si-H的含量越高，氮化硅膜的致密性越差。基于蚀刻速度与材料致密性的相关性以及氮化硅膜质的致密性与膜中N-H键含量之间的相关性，本发明通过调控三层氮化硅膜中的N-H键含量，形成具有不同致密性的三层氮化硅膜，使处于中间的第二氮化硅膜作为主体部分其中N-H键含量较高，优选大于20%，膜质较疏松，以兼顾产能，而第一氮化硅膜中的N-H键含量优选低于10%，第三氮化硅膜中N-H键含量优选低于15%，且两者的N-H键含量相差5%以上，使得第一氮化硅膜比第三氮化硅膜更加致密，从而使第三氮化硅膜的蚀刻速度大于第一氮化硅膜，进而在实施蚀刻处理时具有上述致密性差异的三层氮化硅膜层叠所形成的栅极绝缘层整体上易于达到40～100°，特别是40～60°的蚀刻角度。
本发明还提供了上述栅极绝缘层的形成方法。根据本发明，三层氮化硅膜均由化学气相沉积方法(CVD)形成，可采用低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等，其中优选等离子增强化学气相沉积法。等离子增强化学气相沉积法(PECVD)是一种常用的低温薄膜制备技术，辉光放电和化学气相沉积相结合，特别适用于半导体薄膜和化合物薄膜的制备。PECVD的基本原理是利用低温等离子体作为能量源，将基板置于辉光放电阴极之上，通入适当的反应原料气体，气体经过一系列化学反应和等离子体反应，在基板表面形成一系列薄膜。PECVD设备具有多路气体接入装置，可同时将多种气体导入设备的反应腔室内，进行掺杂非晶硅薄膜的生长。根据本发明的栅极绝缘层，构成层叠结构的三层膜均为氮化硅膜，因而可优选采用PECVD法在同一反应腔室中采用相同的原料气体一次性连续成膜。
就形成氮化硅膜的原料气体而言，作为氮源气体，可使用NH3、NH2H2N、N2等，优选NH3和N2，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等，优选SiH4。
为了使三层氮化硅膜中的N-H键含量不同而形成致密性不同的膜层，可通过调整工艺参数来实现，可采用相同的原料气体种类和比例以及沉积温度，通过调整功率实现对N-H键含量的控制，还可采用相同的原料气体种类以及沉积温度和功率，通过调整原料气体比例实现对N-H键含量的控制。
在本发明中，第一原料气体比例、第二原料气体比例和第三原料气体比例均为原料气体的摩尔比，所提及的流量比均为体积流量比(即摩尔比)。
除非另作限定，本发明所用术语均为本领域技术人员通常理解的含义。
以下通过实施例对本发明作进一步地详细说明。
实施例
实施例1
在本实施例中，采用PECVD方法，使用相同的原料气体种类和比例以及沉积温度，通过调整功率实现对N-H键含量的控制，制造了本发明的栅极绝缘层，如图2所示，具体工艺步骤如下：
在真空腔室中，利用射频频率为13.56MHz的射频源，产生低温等离子体作为气体反应能量源，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，将甲硅烷与氨气的流量比设定为0.2，将沉积温度设定为360℃，以1000W的第一功率，在具有栅极图形的玻璃基板之上沉积厚度为的第一氮化硅膜；
在同一腔室中，保持上述工艺条件，仅改变射频功率，以5000W的第二功率，在所形成的第一氮化硅膜之上连续沉积厚度为的第二氮化硅膜；
接着，在同一腔室中，保持上述工艺条件，仅改变射频功率，以2000W的第三功率，在所形成的第二氮化硅膜之上连续沉积厚度为的第三氮化硅膜，从而制成本发明的栅极绝缘层。
通过傅里叶变换红外光谱来分析上述栅极绝缘层的第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中各元素的成键状态。根据傅里叶变换红外吸收光谱，确定了各膜层中N-H键的浓度，相应计算出各膜层中N-H键所占含量比例：第一氮化硅膜中为10%，第二氮化硅膜中为22%，第三氮化硅膜中为16%。由此可见，根据本实施例的方法形成的栅极绝缘层，第一氮化硅膜的N-H键含量小于第三氮化硅膜中的N-H键含量，且两者之差大于5%。进一步对该栅极绝缘层进行反应离子蚀刻，测得其蚀刻角度为55°。
实施例2
在本实施例中，采用PECVD方法，使用相同的原料气体种类以及沉积温度和功率，通过原料气体比例实现对N-H键含量的控制，制造了本发明的栅极绝缘层，如图3所示，具体工艺步骤如下：
在真空腔室中，利用射频频率为13.56MHz的射频源，产生低温等离子体作为气体反应能量源，将沉积温度设定为360℃，将射频功率设定为4000W，经由多路气体接入装置通入反应气体甲硅烷、氨气和氮气，以甲硅烷与氨气的流量比即第一原料气体比例设定为1，在具有栅极图形的玻璃基板之上沉积厚度为的第一氮化硅膜；
在同一腔室中，保持上述工艺条件，仅改变甲硅烷与氨气的流量比，将第二原料气体比例设定为0.1，在所形成的第一氮化硅膜之上连续沉积厚度为的第二氮化硅膜；
接着，在同一腔室中，保持上述工艺条件，仅改变甲硅烷与氨气的流量比，将第三原料气体比例设定为0.2，在所形成的第二氮化硅膜之上连续沉积厚度为的第三氮化硅膜，从而制成本发明的栅极绝缘层。
通过傅里叶变换红外光谱来分析上述栅极绝缘层的第一氮化硅膜、第二氮化硅膜和第三氮化硅膜中各元素的成键状态。根据傅里叶变换红外吸收光谱，确定了各膜层中N-H键的浓度，相应计算出各膜层中N-H键所占含量比例分别为：第一氮化硅膜中为12%，第二氮化硅膜中为24%，第三氮化硅膜中为18%。由此可见，根据本实施例的方法形成的栅极绝缘层，第一氮化硅膜的N-H键含量小于第三氮化硅膜中的N-H键含量，且两者之差大于5%。进一步对该栅极绝缘层进行反应离子蚀刻，测得其蚀刻角度为60°。
综上所述，本发明通过调整工艺参数连续形成三层具有不同N-H键含量的氮化硅膜层所构成的栅极绝缘层，由于内在致密性存在差异，使得蚀刻速度产生差异，从而能够形成具有理想蚀刻角度的斜坡状侧面轮廓。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (14)
1.一种具有改善的蚀刻角度的栅极绝缘层，该栅极绝缘层包括：第一氮化硅膜、设置于所述第一氮化硅膜之上的第二氮化硅膜、设置于所述第二氮化硅膜之上的第三氮化硅膜，其中所述第一氮化硅膜与所述第三氮化硅膜的厚度小于所述第二氮化硅膜的厚度，所述第一氮化硅膜与所述第三氮化硅膜中的N-H键含量低于所述第二氮化硅膜中的N-H键含量，所述第一氮化硅膜中的N-H键含量低于10％，所述第二氮化硅膜中的N-H键含量高于20％，所述第三氮化硅膜中的N-H键含量低于15％，且所述第三氮化硅膜与所述第一氮化硅膜中的N-H键含量之差不小于5％，其中所述栅极绝缘层的蚀刻角度介于40～60°之间。
2.如权利要求1所述的栅极绝缘层，其中所述第一氮化硅膜和所述第三氮化硅膜的厚度为所述第二氮化硅膜的厚度为
3.一种如权利要求1或2所述的栅极绝缘层的形成方法，该方法包括：采用化学气相沉积法，在同一腔室中，采用相同的原料气体和沉积温度，分别以第一功率、第二功率和第三功率连续沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，且所述第一功率和第三功率低于所述第二功率，所述第三功率与所述第一功率之差不低于1000W，制成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层。
4.如权利要求3所述的方法，其中所述化学气相沉积法为等离子体增强化学气相沉积法。
5.如权利要求3所述的方法，其中所述原料气体为甲硅烷、氨气和氮气，甲硅烷与氨气的流量比为0.2～0.4。
6.如权利要求3所述的方法，其中所述沉积温度为340～380℃。
7.如权利要求3所述的方法，其中所述第一功率为800～1000W、所述第二功率为3000～5000W、所述第三功率为1500～2000W。
8.一种如权利要求1或2所述的栅极绝缘层的形成方法，该方法包括：采用化学气相沉积法，在同一腔室中，采用相同的功率、沉积温度和原料气体种类，分别按照第一原料气体比例、第二原料气体比例和第三原料气体比例连续沉积第一氮化硅膜、第二氮化硅膜和第三氮化硅膜，制成所述第一氮化硅膜、第二氮化硅膜和第三氮化硅膜顺次层叠的栅极绝缘层。
9.如权利要求8所述的方法，其中所述化学气相沉积法为等离子体增强化学气相沉积法。
10.如权利要求8所述的方法，其中所述功率为3000～5000W。
11.如权利要求8所述的方法，其中所述沉积温度为340～380℃。
12.如权利要求8所述的方法，其中所述原料气体为甲硅烷、氨气和氮气。
13.如权利要求12所述的方法，其中所述第一原料气体比例为甲硅烷与氨气的摩尔比介于0.8至1之间、所述第二原料气体比例为甲硅烷与氨气的摩尔比介于0.05至0.1之间、所述第三原料气体比例为甲硅烷与氨气的摩尔比介于0.2至0.4之间。
14.如权利要求13所述的方法，其中所述第一原料气体比例为甲硅烷与氨气的摩尔比等于1、所述第二原料气体比例为甲硅烷与氨气的摩尔比等于0.1、所述第三原料气体比例为甲硅烷与氨气的摩尔比等于0.2。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310566294.XA CN104637992B (zh) | 2013-11-13 | 2013-11-13 | 具有改善的蚀刻角度的栅极绝缘层及其形成方法 |
| TW102147046A TWI543270B (zh) | 2013-11-13 | 2013-12-18 | 具有改善的蝕刻角度的閘極絕緣層及其形成方法 |
| US14/463,244 US20150129989A1 (en) | 2013-11-13 | 2014-08-19 | Gate insulating layer and method for forming the same |
| KR1020140129039A KR20150055540A (ko) | 2013-11-13 | 2014-09-26 | 개선된 에칭 각도를 구비하는 게이트 절연층 및 그 형성방법 |
| US14/989,043 US20160118239A1 (en) | 2013-11-13 | 2016-01-06 | Gate insulating layer and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310566294.XA CN104637992B (zh) | 2013-11-13 | 2013-11-13 | 具有改善的蚀刻角度的栅极绝缘层及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637992A CN104637992A (zh) | 2015-05-20 |
| CN104637992B true CN104637992B (zh) | 2019-08-23 |
Family
ID=53043041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310566294.XA Active CN104637992B (zh) | 2013-11-13 | 2013-11-13 | 具有改善的蚀刻角度的栅极绝缘层及其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20150129989A1 (zh) |
| KR (1) | KR20150055540A (zh) |
| CN (1) | CN104637992B (zh) |
| TW (1) | TWI543270B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449362B (zh) * | 2016-10-10 | 2019-02-01 | 上海华力微电子有限公司 | 一种改善应力记忆工艺效果的方法 |
| CN107665817A (zh) * | 2017-09-21 | 2018-02-06 | 武汉新芯集成电路制造有限公司 | 一种栅极绝缘层的制备方法 |
| CN116960162A (zh) | 2017-10-12 | 2023-10-27 | 应用材料公司 | 减少等离子体引起的损坏的工艺 |
| CN110120343B (zh) * | 2018-02-06 | 2021-10-01 | 中芯国际集成电路制造（天津）有限公司 | 氮化硅膜和半导体器件的制造方法 |
| CN112909087A (zh) * | 2021-03-08 | 2021-06-04 | 滁州惠科光电科技有限公司 | 一种显示面板、薄膜晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465296A (zh) * | 2007-12-19 | 2009-06-24 | 三菱电机株式会社 | 薄膜晶体管及其制造方法和显示装置 |
| CN102629555A (zh) * | 2011-10-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630413B2 (en) * | 2000-04-28 | 2003-10-07 | Asm Japan K.K. | CVD syntheses of silicon nitride materials |
| US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6844523B2 (en) * | 2001-09-07 | 2005-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment |
| US7968889B2 (en) * | 2005-11-02 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof |
| WO2007091301A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| CN102522430B (zh) * | 2007-03-23 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP5408930B2 (ja) * | 2007-08-31 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2013
- 2013-11-13 CN CN201310566294.XA patent/CN104637992B/zh active Active
- 2013-12-18 TW TW102147046A patent/TWI543270B/zh active
-
2014
- 2014-08-19 US US14/463,244 patent/US20150129989A1/en not_active Abandoned
- 2014-09-26 KR KR1020140129039A patent/KR20150055540A/ko not_active Application Discontinuation
-
2016
- 2016-01-06 US US14/989,043 patent/US20160118239A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465296A (zh) * | 2007-12-19 | 2009-06-24 | 三菱电机株式会社 | 薄膜晶体管及其制造方法和显示装置 |
| CN102629555A (zh) * | 2011-10-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637992A (zh) | 2015-05-20 |
| TW201519324A (zh) | 2015-05-16 |
| US20160118239A1 (en) | 2016-04-28 |
| KR20150055540A (ko) | 2015-05-21 |
| TWI543270B (zh) | 2016-07-21 |
| US20150129989A1 (en) | 2015-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104637992B (zh) | 具有改善的蚀刻角度的栅极绝缘层及其形成方法 | |
| JP6820153B2 (ja) | ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積 | |
| US9935183B2 (en) | Multilayer passivation or etch stop TFT | |
| CN103828061B (zh) | 使用氩气稀释来沉积含硅层的方法 | |
| JP2938361B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US20020076944A1 (en) | Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film | |
| TW200408015A (en) | Atomic layer deposition of high K metal silicates | |
| WO2005104206A1 (en) | Method of controlling the uniformity of pecvd-deposited thin films | |
| CN104218090B (zh) | 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 | |
| CN101199044A (zh) | 硅基电介质的化学气相沉积方法 | |
| US20040209487A1 (en) | Pecvd silicon oxide thin film deposition | |
| KR101308572B1 (ko) | 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법 | |
| TW201528524A (zh) | 薄膜電晶體及其製造方法和應用 | |
| Byun et al. | Characteristics of silicon nitride deposited by very high frequency (162 MHz)-plasma enhanced atomic layer deposition using bis (diethylamino) silane | |
| Kakiuchi et al. | Controllability of structural and electrical properties of silicon films grown in atmospheric-pressure very high-frequency plasma | |
| CN104851790A (zh) | 制造栅极绝缘层的方法 | |
| KR20150004651U (ko) | 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버 | |
| US6734119B2 (en) | Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure | |
| CN115732459A (zh) | 具有不同尺寸的接触点的半导体元件及其制备方法 | |
| WO2020257314A1 (en) | Method of forming inductively coupled high density plasma films for thin film transistor structures | |
| Herth et al. | ICPECVD-dielectric thin-films CMOS-compatible: Trends in eco-friendly deposition | |
| CN104051243A (zh) | 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管 | |
| KR970000722B1 (ko) | 산화탄탈륨 박막형성방법 및 그 응용 | |
| JP2005327836A (ja) | 成膜方法 | |
| JP2004158685A (ja) | 多結晶シリコン薄膜およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |
|
| CP03 | Change of name, title or address |