CN104051243A - 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管 - Google Patents

一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管 Download PDF

Info

Publication number
CN104051243A
CN104051243A CN201310078664.5A CN201310078664A CN104051243A CN 104051243 A CN104051243 A CN 104051243A CN 201310078664 A CN201310078664 A CN 201310078664A CN 104051243 A CN104051243 A CN 104051243A
Authority
CN
China
Prior art keywords
electrode
source
layer
film transistor
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310078664.5A
Other languages
English (en)
Inventor
郭立强
万青
杨园园
竺立强
吴国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201310078664.5A priority Critical patent/CN104051243A/zh
Publication of CN104051243A publication Critical patent/CN104051243A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种非晶态碳化硅薄膜的制备方法,以硅源、碳源作为反应源,氩气作为保护气体,在掺杂剂的作用下,通过化学气相沉积技术得到。本发明还公开了一种非晶态碳化硅薄膜晶体管,该非晶态碳化硅薄膜晶体管包括衬底、阻隔层、源电极和漏电极、栅电极、栅绝缘层、沟道层、钝化层,其中,沟道层采用上述化学气相沉积技术得到的非晶态碳化硅薄膜。本发明非晶态碳化硅薄膜的制作方法操作简便,适于大面积连续生产。本发明非晶态碳化硅薄膜晶体管是在廉价的衬底上得到的,无需考虑碳化硅本体的翘曲等问题,且得到的薄膜晶体管具有耐压、抗击穿的特点。

Description

一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管
技术领域
本发明涉及功能薄膜的制备方法及应用领域,尤其涉及一种非晶态碳化硅功能薄膜的制备方法及非晶态碳化硅薄膜晶体管。
背景技术
碳化硅薄膜具有一系列优异特性,如:禁带宽度大、击穿电场高、热导率大、电子饱和漂移速度高、介电常数小、抗辐射能力强和化学稳定性好等,是制作一种半导体器件的重要材料。
碳化硅薄膜制备的方法有:物理气相沉积、化学气相沉积、等离子增强化学气相沉积、电子回旋共振、脉冲激光沉积、反应磁控溅射、激光烧结法液相外延法、分子束外延法和各种外延沉积技术等。
西口太郎(申请号:201180002919.9)提出了一种通过对坩埚内的原料进行加热使其升华且将所得原料气体沉积在晶种上而生长碳化硅晶体的方法。传统的金属氧化物型场效应管(MOSFET)主要结构包括发射区、沟道区以及漂移区等组成,通过施加与材料表面垂直的电场,在靠近栅极的表面形成反型层,构成导电沟道,由于单极性的导电原理,MOSFET器件具有高开关速度的优点。而更高耐压的碳化硅MOSFET器件在设计、应用过程中,由于栅极绝缘材料的击穿导致器件提前穿通的情况,限制了MOSFET更高耐压的设计与应用。
普通的MOSFET结构基础上,盛况等人(申请号:201010592964.1,201120104328.X)在栅极下的衬底表面增加浓度不高的掺杂区,使得在器件承受高压时,栅极绝缘层中的电场减弱,从而降低绝缘层击穿的几率,提高碳化硅MOSFET的整体耐压值;这种器件应用于高压条件下的电气设备如交流电机、变频器、开关电源、牵引传动等场合的新型碳化硅MOSFET。
片冈光浩等人(申请号:03152590.3)首先提出在一种碳化硅衬底,直接刻蚀沟槽的碳化硅半导体器件。相似的情况,R.西米尼克等人(申请号:201110231060.0)提出一种延伸到碳化硅半导体本体中,且栅极电介质和栅电极在沟槽内形成的碳化硅沟槽半导体器件。
在利用碳化硅的半导体器件中,击穿电场强度随晶体平面取向而变化,而具有晶态成分的碳化硅半导体器件包括比较多的缺陷,因此增加了被击穿的概率。杉本博司等人(申请号:200680034006.4)提出在n(p)-型碳化硅倾斜的衬底的主表面上形成通过外延生长的方法制成的n(p)阻隔层从而提高了碳化硅半导体的电介质强度。碳化硅半导体衬底具有相对于(0001)平面或(000-1)平面的偏移角并且具有沿<11-20>方向的偏移方向,据于此,也可设计一种性能好的碳化硅半导体器件(申请号:201210009800.0)。A·施普利等人(申请号:201110283503.0)提供了一种制造碳化硅半导体器件的方法,包括:将包含硅的第一层施加到包含碳化硅的第二层,由此在第一层和第二层之间定义了界面,并氧化第一层的一些或全部。
总之,目前碳化硅半导体器件基本都是依据碳化硅本体或外延的特点而设计和制备的,为此,井上博挥等人(申请号:201080045944.0)还专门提出了一种碳化硅衬底。
但无论如何,在碳化硅衬底上形成有源层、电极等来制作半导体器件,需要利用步进机等的曝光步骤,因此无法避免在曝光过程中,碳化硅衬底发生翘曲的问题。为避免碳化硅本体在制作器件时出现的翘曲等问题,本发明提供了一种新的非晶态碳化硅薄膜和非晶态碳化硅薄膜半导体器件的制备方法,通过该方法制作器件具有耐压、抗击穿等特点;另外本制作方法具有操作简便,适于大面积连续生产的优点。
发明内容
针对现有技术的不足,本发明提供一种非晶态碳化硅薄膜的制备方法,由此方法得到的碳化硅薄膜在制作半导体器件时,能够避免现有技术中以碳化硅作为衬底时出现的翘曲问题。
本发明为解决上述技术问题采取如下技术方案:
一种非晶态碳化硅薄膜的制备方法,以硅源、碳源作为反应源,氩气作为保护气体,在掺杂剂的作用下,通过化学气相沉积技术得到;
所述的硅源选自三氯氢硅、四氯化硅、乙硅烷或硅烷;
所述的碳源选自甲烷;
所述的掺杂剂为n型掺杂剂或p型掺杂剂;
其中,掺杂剂和硅源流量混合比例为1%~20%,碳源和硅源流量混合比例为1:2~1:1。
其中的n型掺杂剂、p型掺杂剂可分别选择磷烷和氨气。
作为一种优选方式,所述的化学气相沉积技术是指等离子体化学气相沉积技术,腔室压强为20~200Pa;射频功率为50~350W;衬底温度为室温至350℃。
作为另一种优选方式,所述的化学气相沉积技术是指大气压化学气相沉积技术,腔室压强为常压;射频功率为50~350W;衬底温度为100~400℃。
本发明还提供了一种以上述化学气相沉积技术得到的非晶态碳化硅薄膜作为沟道层的碳化硅薄膜晶体管,具有耐压、抗击穿等特点。
一种非晶态碳化硅薄膜晶体管,包括由下至上依次叠置的衬底、栅绝缘层、沟道层、钝化层;
配置于所述衬底上、被栅绝缘层包覆的的栅电极;
配置于所述沟道层上、被钝化层包覆的源电极、漏电极;
分别向上延伸出钝化层的栅外延电极、源外延电极、漏外延电极;
所述的沟道层为利用上述化学气相沉积技术制备的非晶态碳化硅薄膜,厚度为10~1000nm。
上述薄膜晶体管中的空间相对术语,如“配置于……上”等用来描述如附图中示出的一个元件或特征与其他元件或特征的关系,应该理解的是,空间相对术语意在包括除附图中描述的方位之外的装置在使用或操作中的不同方位。例如,将附图中的装置翻转,则被描述为“在”其他元件“以下”的元件将随后被定位为“在”其他元件“之上”。
上述薄膜晶体管为底栅结构的薄膜晶体管,当然也可以制作顶栅结构的薄膜晶体管,在沟道层、源电极和漏电极上形成栅绝缘层,在栅绝缘层上形成栅电极,具体结构如下:
一种非晶态碳化硅薄膜晶体管,包括由下至上依次叠置的衬底、阻隔层、沟道层、栅绝缘层、钝化层;
配置于所述阻隔层上、被沟道层包覆的源电极、漏电极;
被栅绝缘层及钝化层共同包覆的栅电极;
分别向上延伸出钝化层的栅外延电极、源外延电极、漏外延电极;
所述的沟道层为利用上述化学气相沉积技术制备的非晶态碳化硅薄膜,厚度为10~1000nm。
由于沟道层为薄膜晶体管的关键部分,上述两种结构的薄膜晶体管中的沟道层均采用本发明化学气相沉积技术得到的非晶态碳化硅薄膜。对于顶栅结构的薄膜晶体管,首先利用化学气相沉积技术,分别利用三氯氢硅、四氯化硅、乙硅烷、硅烷为硅源,载气(氩气、氮气等)携带的去离子水或氧气为为氧源,为使碳化硅薄膜与衬底形成良好接触和避免碳化硅薄膜翘曲,首先在衬底表面生长一层二氧化硅(或氮化硅)薄膜阻隔层;然后采用本发明化学气相沉积技术在衬底上制备非晶态碳化硅薄膜作为薄膜晶体管的沟道层。对于底栅结构的薄膜晶体管,直接在栅绝缘层上制备非晶态碳化硅薄膜作为薄膜晶体管的沟道层。
虽然上述底栅结构和顶栅结构中由于栅电极位置的不同而导致各结构层的位置也存在差异,但并不影响各结构层材料的选择。
作为优选,所述的衬底为硅片或玻璃。
所述的阻隔层的材料为二氧化硅或氮化硅,阻隔层的厚度为100~2000nm。
所述的栅绝缘层的材料为二氧化硅、氮化硅、有机聚合物或无机聚合物,栅绝缘层的厚度为200~5000nm。
所述的栅电极、源电极和漏电极的材料均选用金属或金属氧化物,所述的栅电极、源电极和漏电极的厚度均为50~500nm。
所述的钝化层的材料选自氧化铝、二氧化硅或氮化硅,钝化层的厚度为30~500nm。
与现有技术相比,本发明非晶态碳化硅薄膜及非晶态碳化硅薄膜晶体管的制备方法简单、制作原材料来源丰富、价格便宜,且无需考虑碳化硅本体发生翘曲等现象的问题。本发明非晶态碳化硅薄膜及非晶态碳化硅薄膜晶体管的制备工艺与微电子加工工艺兼容,不需改变其他现有生产设备,重复性和均匀性高,适于大面积连续生产;本发明薄膜晶体管具有耐压、抗击穿的特点,可在显示、开关、变频、信号转换等控制领域得到广泛应用。
附图说明
图1为本发明化学气相沉积系统的结构示意图;
图2为本发明制备的顶栅结构碳化硅薄膜晶体管的剖面图;
图3为本发明制备的底栅结构碳化硅薄膜晶体管的剖面图;
图中,1,出气孔;2,匀气盘;3,样品;4,衬底;5,沟道层;6,源电极;7,栅绝缘层;8,钝化层;9,源外延电极;10,栅外延电极;11,栅电极;12,漏外延电极;13,漏电极;14,阻隔层。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案作进一步说明,但本发明并不限于此。图1为本发明化学气相沉积系统的结构示意图,硅源、碳源等从出气孔1通入化学气相沉积系统,经过匀气盘2的作用使反应气体均匀分散开,在衬底上生长一定时间后得到所需样品3。在图2和图3中,为了清晰起见,夸大了层的厚度。
以下实施例中所用的原材料如下:
硅烷:浓度为99.9%;甲烷:浓度为99.9%;磷烷(氨气):浓度为99.9%;氧气:浓度为99.95%;氩气:浓度为99.95%,氮气浓度为99.95%。
本发明非晶态碳化硅薄膜晶体管制备方法包括如下步骤:
1、衬底的准备,其中衬底选用硅片、玻璃、塑料、纸、陶瓷等廉价衬底材料。
2、栅电极、源电极和漏电极的制备,其中栅电极、源电极和漏电极均选用金属及导电的金属氧化物材料。
3、栅绝缘层的制备,其中栅绝缘层的材料选用二氧化硅、氮化硅、有(无)机聚合物、高介电常数等材料。
4、沟道层的制备,其中沟道层选用n(p)型掺杂碳化硅薄膜。
5、钝化层的制备,其中钝化层选用氧化铝、二氧化硅、氮化硅等钝化材料。
实施例1:
1)如图2所示,选用玻璃作为衬底4,对衬底4进行严格清洗。依次将衬底4浸入酒精、去离子水超声清洗10分钟;再用去离子水反复冲洗;最后用氮气枪吹干。
2)利用PECVD技术生长厚度为200nm的二氧化硅,作为阻隔层14。
3)利用磁控溅射技术生长厚度为100nm的ITO源电极6和漏电极13,其中源电极6和漏电极13生长时,采用掩模技术生成图案,长度为50μm,宽度为1000μm。
4)利用PECVD技术生长厚度为200nm的n型碳化硅薄膜作为沟道层5。通入流量为10sccm的甲烷,流量为20sccm的硅烷,流量为4sccm的磷烷作为n型掺杂剂;控制反应腔室压强为40Pa;调整射频功率为100W;衬底温度为室温至350℃;生长时间约为20分钟。
5)利用PECVD技术生长厚度为1μm的二氧化硅,作为栅绝缘层7。
6)利用磁控溅射技术生长厚度为100nm的IZO栅电极11。
7)利用ALD技术沉积厚度为300nm的氧化铝,作为薄膜晶体管的钝化层8。
8)利用磁控溅射技术生长金属铝外延电极(包括栅外延电极9、源外延电极10和漏外延电极12)。
9)完成如图2所示的顶栅结构薄膜晶体管器件的制作。
实施例2:
1)如图2所示,选用玻璃作为衬底4,对衬底4进行严格清洗。依次将衬底浸入酒精、去离子水超声清洗10分钟;再用去离子水反复冲洗;最后用氮气枪吹干。
2)利用PECVD技术生长厚度为100nm的氮化硅薄膜,作为阻隔层14。
3)利用磁控溅射技术生长厚度为60nm的IZO源电极6和漏电极13,其中源电极6和漏电极13生长时,采用掩模技术生成图案,长度为50μm,宽度为1000μm。
4)利用大气压CVD技术生长厚度为200nm的p型碳化硅薄膜作为沟道层5。通入流量为30sccm的甲烷,流量为40sccm的硅烷,流量为5sccm的氨气作为p型掺杂剂;调整射频功率为150W;衬底温度为室温至350℃;生长时间约为20分钟。
5)利用PECVD技术生长厚度为1μm的二氧化硅,作为栅绝缘层7。
6)利用磁控溅射技术生长厚度为60nm的ITO栅电极11。
7)利用ALD技术沉积厚度为100nm的氧化铝,作为薄膜晶体管的钝化层8。
8)利用磁控溅射技术生长金属铝外延电极(包括栅外延电极9、源外延电极10和漏外延电极12)。
9)完成如图2所示的顶栅结构薄膜晶体管器件的制作。
实施例3:
1)如图3所示,选用玻璃作为衬底4,对衬底4进行严格清洗。依次将衬底浸入酒精、去离子水超声清洗10分钟;再用去离子水反复冲洗;最后用氮气枪吹干。
2)利用磁控溅射技术生长厚度为60nm的ITO栅电极11。
3)利用PECVD技术生长厚度为1μm的二氧化硅,作为栅绝缘层7。
4)利用PECVD技术生长厚度为200nm的p型碳化硅薄膜作为沟道层5。通入流量为10sccm的甲烷,流量为20sccm的硅烷,流量为4sccm的氨气作为p型掺杂剂;控制反应腔室压强为40Pa;调整射频功率为100W;衬底温度为室温至350℃;生长时间约为20分钟。
5)利用磁控溅射技术生长厚度为60nm的IZO源电极6和漏电极13,其中源电极6和漏电极13生长时,采用掩模技术生成图案,长度为50μm,宽度为1000μm。
6)利用ALD技术沉积厚度为100nm的氧化铝,作为薄膜晶体管的钝化层8。
7)利用磁控溅射技术生长金属铝外延电极(包括栅外延电极9、源外延电极10和漏外延电极12)。
8)完成如图3所示的底栅结构薄膜晶体管器件的制作。
实施例4:
1)如图3所示,选用玻璃作为衬底4,对衬底4进行严格清洗。依次将衬底浸入酒精、去离子水超声清洗10分钟;再用去离子水反复冲洗;最后用氮气枪吹干。
2)利用磁控溅射技术生长厚度为80nm的ITO栅电极11。
3)利用PECVD技术生长厚度为1.5μm的二氧化硅,作为栅绝缘层7。
4)利用大气压CVD技术生长厚度为150nm的n型碳化硅薄膜作为沟道层5。通入流量为30sccm的甲烷,流量为40sccm的硅烷,流量为5sccm的磷烷作为n型掺杂剂;调整射频功率为150W;衬底温度为室温至350℃;生长时间约为20分钟。
5)利用磁控溅射技术生长厚度为60nm的IZO源电极6和漏电极13,其中源电极6和漏电极13生长时,采用掩模技术生成图案,长度为50μm,宽度为1000μm。
6)利用ALD技术沉积厚度为200nm的氧化铝,作为薄膜晶体管的钝化层8。
7)利用磁控溅射技术生长金属铝外延电极(包括栅外延电极9、源外延电极10和漏外延电极12)。
8)完成如图3所示的底栅结构薄膜晶体管器件的制作。

Claims (10)

1.一种非晶态碳化硅薄膜的制备方法,其特征在于,以硅源、碳源作为反应源,氩气作为保护气体,在掺杂剂的作用下,在衬底上通过化学气相沉积技术得到;
所述的硅源选自三氯氢硅、四氯化硅、乙硅烷或硅烷;
所述的碳源选自甲烷;
所述的掺杂剂为n型掺杂剂或p型掺杂剂;
其中,掺杂剂和硅源流量混合比例为1%~20%,碳源和硅源流量混合比例为1:2~1:1。
2.根据权利要求1所述的非晶态碳化硅薄膜的制备方法,其特征在于,所述的化学气相沉积技术是指等离子体化学气相沉积技术,腔室压强为20~200Pa;射频功率为50~350W;衬底温度为室温至350℃。
3.根据权利要求1所述的非晶态碳化硅薄膜的制备方法,其特征在于,所述化学气相沉积技术是指大气压化学气相沉积技术,腔室压强为常压;射频功率为50~350W;衬底温度为100~400℃。
4.一种非晶态碳化硅薄膜晶体管,包括由下至上依次叠置的衬底、栅绝缘层、沟道层、钝化层;
配置于所述衬底上、被栅绝缘层包覆的的栅电极;
配置于所述沟道层上、被钝化层包覆的源电极、漏电极;
分别向上延伸出钝化层的栅外延电极、源外延电极、漏外延电极;
其特征在于,所述的沟道层为利用权利要求1的方法制备的非晶态碳化硅薄膜,厚度为10~1000nm。
5.一种非晶态碳化硅薄膜晶体管,包括由下至上依次叠置的衬底、阻隔层、沟道层、栅绝缘层、钝化层;
配置于所述阻隔层上、被沟道层包覆的源电极、漏电极;
被栅绝缘层及钝化层共同包覆的栅电极;
分别向上延伸出钝化层的栅外延电极、源外延电极、漏外延电极;
其特征在于,所述的沟道层为利用权利要求1的方法制备的非晶态碳化硅薄膜,厚度为10~1000nm。
6.根据权利要求4或5所述的非晶态碳化硅薄膜晶体管,其特征在于,所述的衬底为硅片或玻璃。
7.根据权利要求5所述的非晶态碳化硅薄膜晶体管,其特征在于,所述的阻隔层的材料为二氧化硅或氮化硅,阻隔层的厚度为100~2000nm。
8.根据权利要求4或5所述的非晶态碳化硅薄膜晶体管,其特征在于,所述的栅绝缘层的材料为二氧化硅、氮化硅、有机聚合物或无机聚合物,栅绝缘层的厚度为200~5000nm。
9.根据权利要求4或5所述的非晶态碳化硅薄膜晶体管,其特征在于,所述的栅电极、源电极、漏电极的材料均选用金属或金属氧化物,所述的栅电极、源电极、漏电极的厚度均为50~500nm。
10.根据权利要求4或5所述的非晶态碳化硅薄膜晶体管,其特征在于,所述的钝化层的材料选自氧化铝、二氧化硅或氮化硅,钝化层的厚度为30~500nm。
CN201310078664.5A 2013-03-12 2013-03-12 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管 Pending CN104051243A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310078664.5A CN104051243A (zh) 2013-03-12 2013-03-12 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310078664.5A CN104051243A (zh) 2013-03-12 2013-03-12 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管

Publications (1)

Publication Number Publication Date
CN104051243A true CN104051243A (zh) 2014-09-17

Family

ID=51503930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310078664.5A Pending CN104051243A (zh) 2013-03-12 2013-03-12 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管

Country Status (1)

Country Link
CN (1) CN104051243A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109180221A (zh) * 2018-10-26 2019-01-11 武汉工程大学 一种在石墨模板上大面积沉积碳化硅薄膜的制备方法
CN113105245A (zh) * 2021-04-12 2021-07-13 合肥碳艺科技有限公司 碳化硅纳米颗粒及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199882A1 (en) * 2004-03-12 2005-09-15 Igor Sankin Self-aligned silicon carbide semiconductor devices and methods of making the same
CN1944308A (zh) * 2006-10-31 2007-04-11 浙江大学 一种在玻璃基板上沉积氢化非晶硅碳合金薄膜的方法
CN101104952A (zh) * 2007-07-24 2008-01-16 中国电子科技集团公司第五十五研究所 高掺杂浓度的碳化硅外延生长的方法
CN101789450A (zh) * 2010-01-26 2010-07-28 友达光电股份有限公司 薄膜晶体管及制造富硅沟道层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199882A1 (en) * 2004-03-12 2005-09-15 Igor Sankin Self-aligned silicon carbide semiconductor devices and methods of making the same
CN1944308A (zh) * 2006-10-31 2007-04-11 浙江大学 一种在玻璃基板上沉积氢化非晶硅碳合金薄膜的方法
CN101104952A (zh) * 2007-07-24 2008-01-16 中国电子科技集团公司第五十五研究所 高掺杂浓度的碳化硅外延生长的方法
CN101789450A (zh) * 2010-01-26 2010-07-28 友达光电股份有限公司 薄膜晶体管及制造富硅沟道层的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109180221A (zh) * 2018-10-26 2019-01-11 武汉工程大学 一种在石墨模板上大面积沉积碳化硅薄膜的制备方法
CN113105245A (zh) * 2021-04-12 2021-07-13 合肥碳艺科技有限公司 碳化硅纳米颗粒及其制备方法和应用

Similar Documents

Publication Publication Date Title
US9478619B2 (en) Diamond semiconductor device and method for manufacturing same
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
WO2020186699A1 (zh) 场效应晶体管及其制备方法
CN104218090B (zh) 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
CN112993032A (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
US20160118239A1 (en) Gate insulating layer and method for forming the same
CN112133756A (zh) 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN103367416B (zh) 离子注入的一维电子气GaN基HEMT器件及制备方法
CN103779424B (zh) 一种非晶态氮化镓或氮化铟薄膜晶体管及其制备方法
CN104051243A (zh) 一种非晶态碳化硅薄膜的制备方法及其薄膜晶体管
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
KR101382649B1 (ko) 절연성 탄화규소 단결정 박막에서의 그래핀 성장
CN105428235A (zh) 一种降低GaN器件漏电流的方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN103972092B (zh) 晶体管的制作方法和确定栅极周围侧墙厚度的方法
CN103545204B (zh) Pmos晶体管的制作方法
CN105572990B (zh) 阵列基板及其制造方法、液晶显示面板
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN105229794B (zh) 在钝化层或蚀刻停止层中具有插入物的tft
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
CN108977887A (zh) 单晶氮化铟的生长方法
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN117613081A (zh) 基于异质结构的n型金刚石hemt器件及其制备方法
CN115084276B (zh) 一种非晶氧化物半导体薄膜晶体管及其制备方法
JPH01227475A (ja) アモルファスシリコン薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917