TWI543270B - 具有改善的蝕刻角度的閘極絕緣層及其形成方法 - Google Patents

具有改善的蝕刻角度的閘極絕緣層及其形成方法 Download PDF

Info

Publication number
TWI543270B
TWI543270B TW102147046A TW102147046A TWI543270B TW I543270 B TWI543270 B TW I543270B TW 102147046 A TW102147046 A TW 102147046A TW 102147046 A TW102147046 A TW 102147046A TW I543270 B TWI543270 B TW I543270B
Authority
TW
Taiwan
Prior art keywords
nitride film
tantalum nitride
item
bond
gate insulating
Prior art date
Application number
TW102147046A
Other languages
English (en)
Other versions
TW201519324A (zh
Inventor
陳韋廷
黃家琦
黄俊杰
胡友元
Original Assignee
上海和輝光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海和輝光電有限公司 filed Critical 上海和輝光電有限公司
Publication of TW201519324A publication Critical patent/TW201519324A/zh
Application granted granted Critical
Publication of TWI543270B publication Critical patent/TWI543270B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有改善的蝕刻角度的閘極絕緣層及其形成方法
本發明涉及半導體領域，特別是涉及一種具有改善的蝕刻角度的閘極絕緣層及其製造方法。
目前，平板顯示器，例如液晶顯示裝置、有機電致發光顯示裝置等，主要採用主動矩陣驅動模式，通過驅動電路部分的薄膜電晶體(TFT)作爲開關元件，爲像素電極輸出信號。常見的薄膜電晶體一般包括：絕緣基板、閘極層、閘極絕緣層、主動半導體層和源電極/漏電極層。在製作過程中，薄膜電晶體中各層需經歷多個蝕刻處理工藝進行圖案化。對於閘極絕緣層，一般採用幹法蝕刻例如反應離子蝕刻或等離子蝕刻進行各項異性蝕刻，蝕刻後形成斜坡狀側壁輪廓，對於蝕刻角度θ，即經蝕刻的閘極絕緣層的斜坡狀側面部分與底面部分之間的夾角，達到40~100°較爲理想，由此可防止其上主動半導體生長層中産生裂紋以及底部生長部分出現蠕升生長，並有利於形成具有良好表面平坦度的半導體生長層。
目前，薄膜電晶體中的閘極絕緣層多爲氧化矽膜與氮化矽膜層疊構成，例如CN101300681A公開了一種氧化矽膜/氮化矽膜雙層結構閘極絕緣層，來克服氧化矽膜單層構造閘極絕緣層薄膜化引發的擊穿耐壓降低的問題。然而，氧化矽膜與氮化矽膜爲異質膜，蝕刻速率不同，對這種氧化矽膜/氮化矽膜雙層結構閘極絕緣層進行蝕刻時易造成鑽蝕(undercut)，不利於後續膜層的生長。
因而，仍需要一種改善的閘極絕緣層，能夠在經過蝕刻處理後達到理想的蝕刻角度，以利於後續膜層的生長，同時兼顧閘極絕緣層的介電性能，進而提高薄膜電晶體的性能和品質。
爲解决上述問題，本發明利用蝕刻速度與材料密度的關係以及氮化矽膜的緻密性與其中N-H鍵含量的關係，通過改變成膜結構和成膜膜質，形成具有三層氮化矽膜層疊結構且各膜層N-H鍵含量不同即緻密度不同的閘極絕緣層，其中中間氮化矽膜作爲主體相對疏鬆以兼顧産能，上層和下層氮化矽膜之間存在一定的密度差而具有不同的蝕刻速度，由此實現理想蝕刻角度。
因此，一方面，本發明提供一種具有改善的蝕刻角度的閘極絕緣層，該閘極絕緣層包括：第一氮化矽膜；設置於所述第一氮化矽膜之上的第二氮化矽膜；設置於所述第二氮化矽膜之上的第三氮化矽膜，其中所述第一氮化矽膜與所述第三氮化矽膜的厚度小於所述第二氮化矽膜的厚度，所述第一氮化矽膜與所述第三氮化矽膜中的N-H鍵含量低於所述第二氮化矽膜中的N-H鍵含量，且所述第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明的一種實施方式中，所述第一氮化矽膜中的N-H鍵含量低於10%，所述第二氮化矽膜中的N-H鍵含量高於20%，所述第三氮化矽膜中的N-H鍵含量低於15%，且所述第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度爲10~500 Å，所述第二氮化矽膜的厚度爲500~1000 Å。
在根據本發明的另一種實施方式中，所述閘極絕緣層的蝕刻角度介於40~60°之間。
另一方面，本發明提供一種上述閘極絕緣層的形成方法，該方法包括：採用化學氣相沉積法，在同一腔室中，採用相同的原料氣體和沉積溫度，分別以第一功率、第二功率和第三功率連續沉積第一氮化矽膜、第二氮化矽膜和第三氮化矽膜，且所述第一功率和第三功率低於所述第二功率，所述第三功率與所述第一功率之差不低於1000W，製成所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜順次層疊的閘極絕緣層。
在根據本發明方法的一種實施方式中，所述化學氣相沉積法爲等離子體增强化學氣相沉積法。
在根據本發明方法的另一種實施方式中，所述原料氣體爲甲矽烷、氨氣和氮氣，甲矽烷與氨氣的流量比(即摩爾比)爲0.2~0.4。
在根據本發明方法的另一種實施方式中，所述沉積溫度爲340~380°C。
在根據本發明方法的另一種實施方式中，所述第一功率爲800~1000W、所述第二功率爲3000~5000W、所述第三功率爲1500~2000W。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜與所述第三氮化矽膜中的N-H鍵含量低於所述第二氮化矽膜中的N-H鍵含量，且所述第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜中的N-H鍵含量低於10%、所述第二氮化矽膜中的N-H鍵含量高於20%、所述第三氮化矽膜中的N-H鍵含量低於15%，且所述第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度小於所述第二氮化矽膜的厚度。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度爲10~500 Å，所述第二氮化矽膜的厚度爲500~1000 Å。
再一方面，本發明提供一種上述閘極絕緣層的形成方法，該方法包括：採用化學氣相沉積法，在同一腔室中，採用相同的功率、沉積溫度和原料氣體種類，分別按照第一原料氣體比例、第二原料氣體比例和第三原料氣體比例連續沉積第一氮化矽膜、第二氮化矽膜和第三氮化矽膜，製成所述第一氮化矽膜、第二氮化矽膜和第三氮化矽膜順次層疊的閘極絕緣層。
在根據本發明方法的一種實施方式中，所述化學氣相沉積法爲等離子體增强化學氣相沉積法。
在根據本發明方法的另一種實施方式中，所述功率爲3000~5000W。
在根據本發明方法的另一種實施方式中，所述沉積溫度爲340~380°C。
在根據本發明方法的另一種實施方式中，所述原料氣體爲甲矽烷、氨氣和氮氣。
在根據本發明方法的另一種實施方式中，所述第一原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.8至1之間、所述第二原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.05至0.1之間、所述第三原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.2至0.4之間。
在根據本發明方法的另一種實施方式中，所述第一原料氣體比例爲甲矽烷與氨氣的摩爾比等於1、所述第二原料氣體比例爲甲矽烷與氨氣的摩爾比等於0.1、所述第三原料氣體比例爲甲矽烷與氨氣的摩爾比等於0.2。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜與所述第三氮化矽膜中的N-H鍵含量低於所述第二氮化矽膜中的N-H鍵含量，且所述第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜中的N-H鍵含量低於10%、所述第二氮化矽膜中的N-H鍵含量高於20%、所述第三氮化矽膜中的N-H鍵含量低於15%，且所述第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度小於所述第二氮化矽膜的厚度。
在根據本發明方法的另一種實施方式中，所述第一氮化矽膜和所述第三氮化矽膜的厚度爲10~500 Å，所述第二氮化矽膜的厚度爲500~1000 Å。
本發明通過改變閘極絕緣層的成膜結構形成三層氮化矽膜疊層構造，並通過調整成膜工藝條件控制三層氮化矽膜中的N-H鍵含量，改變三層氮化矽膜的成膜膜質，形成緻密氮化矽膜-疏鬆氮化矽膜-緻密氮化矽膜三層成膜膜質不同的閘極絕緣層。在本發明的閘極絕緣層中，位於中間膜質相對疏鬆的第二氮化矽膜層厚度較大，作爲閘極絕緣層的主體，得以兼顧産能，位於外側相對緻密的第一氮化矽膜層和第三氮化矽膜層厚度較小，且第一氮化矽膜層的緻密性大於第三氮化矽膜層，特別是兩者之中的N-H鍵含量相差5%以上，使得第一氮化矽膜層的蝕刻速度小於第三氮化矽膜層，從而進行蝕刻處理時易於達到理想蝕刻角度(40~60°)，避免鑽蝕的發生。此外，本發明的三層氮化矽膜在同一腔室中採用相同的原料氣體一次性連續形成，工藝簡單、成本低，且三層均爲氮化矽膜，具有良好的界面性能。
1‧‧‧第一氮化矽膜
2‧‧‧第二氮化矽膜
3‧‧‧第三氮化矽膜
圖1爲根據本發明的閘極絕緣層的結構示意圖。圖2爲根據本發明實施例1的製造閘極絕緣層的方法的工藝流程圖。圖3爲根據本發明實施例2的製造閘極絕緣層的方法的工藝流程圖。
下面根據具體實施例對本發明的技術方案做進一步說明。本發明的保護範圍不限於以下實施例，列舉這些實例僅出於示例性目的而不以任何方式限制本發明。
本發明提供一種具有改善的蝕刻角度的閘極絕緣層，如圖1所示，該閘極絕緣層包括：第一氮化矽膜1；設置於所述第一氮化矽膜1之上的第二氮化矽膜2；設置於所述第二氮化矽膜2之上的第三氮化矽膜3，其中所述第一氮化矽膜1與所述第三氮化矽膜3的厚度小於所述第二氮化矽膜2的厚度，所述第一氮化矽膜1與所述第三氮化矽膜3中的N-H鍵含量低於所述第二氮化矽膜2中的N-H鍵含量，且所述第三氮化矽膜3與第一氮化矽膜1中的N-H鍵含量之差不小於5%。
根據本發明，採用具有高介電常數的氮化矽作爲形成閘極絕緣層的材料，對於氮化矽的蝕刻處理，一般採用幹法蝕刻，例如反應離子蝕刻或等離子蝕刻，進行各項異性蝕刻，蝕刻後通常形成斜坡狀側壁輪廓，對於蝕刻角度θ，即對經蝕刻的閘極絕緣層的斜坡狀側面部分與底面部分之間的角度，達到40~100°較爲理想，由此可防止其上主動半導體生長層中産生裂紋以及底部生長部分出現蠕升生長，並有利於形成具有良好表面平坦度的半導體生長層。就相同材料而言，蝕刻速度與材料緻密性之間存在反比關係，即材料越緻密，蝕刻速度越慢。而氮化矽的緻密性與其中的N-H鍵含量密切相關。在本發明的一種實施方式中，氮化矽膜優選採用甲矽烷、氨氣和氮氣作爲原料氣體進行製備，製得的氮化矽膜中一般含有N-H鍵、Si-H鍵、Si-Si鍵、Si-N鍵，而N-H鍵與Si-H爲長程鍵相對於Si-Si、Si-N短程鍵而言穩定性較差，因此N-H鍵或Si-H的含量越高，氮化矽膜的緻密性越差。基於蝕刻速度與材料緻密性的相關性以及氮化矽膜質的緻密性與膜中N-H鍵含量之間的相關性，本發明通過調控三層氮化矽膜中的N-H鍵含量，形成具有不同緻密性的三層氮化矽膜，使處於中間的第二氮化矽膜2作爲主體部分其中N-H鍵含量較高，優選大於20%，膜質較疏鬆，以兼顧産能，而第一氮化矽膜1中的N-H鍵含量優選低於10%，第三氮化矽膜3中N-H鍵含量優選低於15%，且兩者的N-H鍵含量相差5%以上，使得第一氮化矽膜1比第三氮化矽膜3更加緻密，從而使第三氮化矽膜3的蝕刻速度大於第一氮化矽膜1，進而在實施蝕刻處理時具有上述緻密性差異的三層氮化矽膜層疊所形成的閘極絕緣層整體上易於達到40~100°，特別是40~60°的蝕刻角度。
本發明還提供了上述閘極絕緣層的形成方法。根據本發明，三層氮化矽膜均由化學氣相沉積方法(CVD)形成，可採用低壓化學氣相沉積法、熱氣相沉積法、催化化學氣相沉積法、等離子增强化學氣相沉積法等，其中優選等離子增强化學氣相沉積法。等離子增强化學氣相沉積法(PECVD)是一種常用的低溫薄膜製備技術，輝光放電和化學氣相沉積相結合，特別適用於半導體薄膜和化合物薄膜的製備。PECVD的基本原理是利用低溫等離子體作爲能量源，將基板置於輝光放電陰極之上，通入適當的反應原料氣體，氣體經過一系列化學反應和等離子體反應，在基板表面形成一系列薄膜。PECVD設備具有多路氣體接入裝置，可同時將多種氣體導入設備的反應腔室內，進行摻雜非晶矽薄膜的生長。根據本發明的閘極絕緣層，構成層疊結構的三層膜均爲氮化矽膜，因而可優選採用PECVD法在同一反應腔室中採用相同的原料氣體一次性連續成膜。
就形成氮化矽膜的原料氣體而言，作爲氮源氣體，可使用NH3 、NH2 H2 N、N2 等，優選NH3 和N2 ，作爲矽源氣體，可使用SiH4 、Si2 H6 、SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl3 、SiF4 等，優選SiH4 。
爲了使三層氮化矽膜中的N-H鍵含量不同而形成緻密性不同的膜層，可通過調整工藝參數來實現，可採用相同的原料氣體種類和比例以及沉積溫度，通過調整功率實現對N-H鍵含量的控制，還可採用相同的原料氣體種類以及沉積溫度和功率，通過調整原料氣體比例實現對N-H鍵含量的控制。
在本發明中，第一原料氣體比例、第二原料氣體比例和第三原料氣體比例均爲原料氣體的摩爾比，所提及的流量比均爲體積流量比(即摩爾比)。
除非另作限定，本發明所用術語均爲本領域技術人員通常理解的含義。
以下通過實施例對本發明作進一步地詳細說明。實施例1：在本實施例中，採用PECVD方法，使用相同的原料氣體種類和比例以及沉積溫度，通過調整功率實現對N-H鍵含量的控制，製造了本發明的閘極絕緣層，如圖2所示，具體工藝步驟如下：
在真空腔室中，利用射頻頻率爲13.56MHz的射頻源，産生低溫等離子體作爲氣體反應能量源，經由多路氣體接入裝置通入反應氣體甲矽烷、氨氣和氮氣，將甲矽烷與氨氣的流量比設定爲0.2，將沉積溫度設定爲360°C，以1000W的第一功率，在具有閘極圖形的玻璃基板之上沉積厚度爲80Å的第一氮化矽膜；
在同一腔室中，保持上述工藝條件，僅改變射頻功率，以5000W的第二功率，在所形成的第一氮化矽膜之上連續沉積厚度爲600Å的第二氮化矽膜；
接著，在同一腔室中，保持上述工藝條件，僅改變射頻功率，以2000W的第三功率，在所形成的第二氮化矽膜之上連續沉積厚度爲80Å的第三氮化矽膜，從而製成本發明的閘極絕緣層。
通過傅裏葉變換紅外光譜來分析上述閘極絕緣層的第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中各元素的成鍵狀態。根據傅裏葉變換紅外吸收光譜，確定了各膜層中N-H鍵的濃度，相應計算出各膜層中N-H鍵所占含量比例：第一氮化矽膜中爲10%，第二氮化矽膜中爲22%，第三氮化矽膜中爲16%。由此可見，根據本實施例的方法形成的閘極絕緣層，第一氮化矽膜的N-H鍵含量小於第三氮化矽膜中的N-H鍵含量，且兩者之差大於5%。進一步對該閘極絕緣層進行反應離子蝕刻，測得其蝕刻角度爲55°。
實施例2：在本實施例中，採用PECVD方法，使用相同的原料氣體種類以及沉積溫度和功率，通過原料氣體比例實現對N-H鍵含量的控制，製造了本發明的閘極絕緣層，如圖3所示，具體工藝步驟如下：
在真空腔室中，利用射頻頻率爲13.56MHz的射頻源，産生低溫等離子體作爲氣體反應能量源，將沉積溫度設定爲360°C，將射頻功率設定爲4000W，經由多路氣體接入裝置通入反應氣體甲矽烷、氨氣和氮氣，以甲矽烷與氨氣的流量比即第一原料氣體比例設定爲1，在具有閘極圖形的玻璃基板之上沉積厚度爲80Å的第一氮化矽膜；
在同一腔室中，保持上述工藝條件，僅改變甲矽烷與氨氣的流量比，將第二原料氣體比例設定爲0.1，在所形成的第一氮化矽膜之上連續沉積厚度爲600Å的第二氮化矽膜；
接著，在同一腔室中，保持上述工藝條件，僅改變甲矽烷與氨氣的流量比，將第三原料氣體比例設定爲0.2，在所形成的第二氮化矽膜之上連續沉積厚度爲80Å的第三氮化矽膜，從而製成本發明的閘極絕緣層。
通過傅裏葉變換紅外光譜來分析上述閘極絕緣層的第一氮化矽膜、第二氮化矽膜和第三氮化矽膜中各元素的成鍵狀態。根據傅裏葉變換紅外吸收光譜，確定了各膜層中N-H鍵的濃度，相應計算出各膜層中N-H鍵所占含量比例分別爲：第一氮化矽膜中爲12%，第二氮化矽膜中爲24%，第三氮化矽膜中爲18%。由此可見，根據本實施例的方法形成的閘極絕緣層，第一氮化矽膜的N-H鍵含量小於第三氮化矽膜中的N-H鍵含量，且兩者之差大於5%。進一步對該閘極絕緣層進行反應離子蝕刻，測得其蝕刻角度爲60°。
綜上所述，本發明通過調整工藝參數連續形成三層具有不同N-H鍵含量的氮化矽膜層所構成的閘極絕緣層，由於內在緻密性存在差異，使得蝕刻速度産生差異，從而能夠形成具有理想蝕刻角度的斜坡狀側面輪廓。
本領域技術人員應當注意的是，本發明所描述的實施方式僅僅是示範性的，可在本發明的範圍內作出各種其他替換、改變和改進。因而，本發明不限於上述實施方式，而僅由申請專利範圍限定。
 
1‧‧‧第一氮化矽膜
2‧‧‧第二氮化矽膜
3‧‧‧第三氮化矽膜

Claims (24)

  1. 【第1項】
    一種具有改善的蝕刻角度的閘極絕緣層，該閘極絕緣層包括：一第一氮化矽膜；
    一第二氮化矽膜，該第二氮化矽膜設置於該第一氮化矽膜之上；
    一第三氮化矽膜，該第三氮化矽膜設置於該第二氮化矽膜之上；
    其中該第一氮化矽膜與該第三氮化矽膜的厚度小於該第二氮化矽膜的厚度，該第一氮化矽膜與該第三氮化矽膜中的N-H鍵含量低於該第二氮化矽膜中的N-H鍵含量，且該第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
  2. 【第2項】
    如申請專利範圍第1項所述的閘極絕緣層，其中該第一氮化矽膜中的N-H鍵含量低於10%，該第二氮化矽膜中的N-H鍵含量高於20%，該第三氮化矽膜中的N-H鍵含量低於15%，且該第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
  3. 【第3項】
    如申請專利範圍第1項所述的閘極絕緣層，其中該第一氮化矽膜和該第三氮化矽膜的厚度爲10~500 Å，該第二氮化矽膜的厚度爲500~1000 Å。
  4. 【第4項】
    如申請專利範圍第1項所述的閘極絕緣層，其中該閘極絕緣層的蝕刻角度介於40~60°之間。
  5. 【第5項】
    一種如申請專利範圍第1項所述的閘極絕緣層的形成方法，該方法包括：採用化學氣相沉積法，在同一腔室中，採用相同的原料氣體和沉積溫度，分別以第一功率、第二功率和第三功率連續沉積第一氮化矽膜、第二氮化矽膜和第三氮化矽膜，且該第一功率和第三功率低於該第二功率，該第三功率與該第一功率之差不低於1000W，製成該第一氮化矽膜、第二氮化矽膜和第三氮化矽膜順次層疊的閘極絕緣層。
  6. 【第6項】
    如申請專利範圍第5項所述的方法，其中該化學氣相沉積法爲等離子體增强化學氣相沉積法。
  7. 【第7項】
    如申請專利範圍第5項所述的方法，其中該原料氣體爲甲矽烷、氨氣和氮氣，甲矽烷與氨氣的流量比爲0.2~0.4。
  8. 【第8項】
    如申請專利範圍第5項所述的方法，其中該沉積溫度爲340~380°C。
  9. 【第9項】
    如申請專利範圍第5項所述的方法，其中該第一功率爲800~1000W、該第二功率爲3000~5000W、該第三功率爲1500~2000W。
  10. 【第10項】
    如申請專利範圍第5項所述的方法，其中該第一氮化矽膜與該第三氮化矽膜中的N-H鍵含量低於該第二氮化矽膜中的N-H鍵含量，且該第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
  11. 【第11項】
    如申請專利範圍第10項所述的方法，其中該第一氮化矽膜中的N-H鍵含量低於10%、該第二氮化矽膜中的N-H鍵含量高於20%、該第三氮化矽膜中的N-H鍵含量低於15%，且該第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
  12. 【第12項】
    如申請專利範圍第5項所述的方法，其中該第一氮化矽膜和該第三氮化矽膜的厚度小於該第二氮化矽膜的厚度。
  13. 【第13項】
    如申請專利範圍第12項所述的方法，其中該第一氮化矽膜和該第三氮化矽膜的厚度爲10~500 Å，該第二氮化矽膜的厚度爲500~1000 Å。
  14. 【第14項】
    一種如申請專利範圍第1項所述的閘極絕緣層的形成方法，該方法包括：採用化學氣相沉積法，在同一腔室中，採用相同的功率、沉積溫度和原料氣體種類，分別按照第一原料氣體比例、第二原料氣體比例和第三原料氣體比例連續沉積第一氮化矽膜、第二氮化矽膜和第三氮化矽膜，製成該第一氮化矽膜、第二氮化矽膜和第三氮化矽膜順次層疊的閘極絕緣層。
  15. 【第15項】
    如申請專利範圍第14項所述的方法，其中該化學氣相沉積法爲等離子體增强化學氣相沉積法。
  16. 【第16項】
    如申請專利範圍第14項所述的方法，其中該功率爲3000~5000W。
  17. 【第17項】
    如申請專利範圍第14項所述的方法，其中該沉積溫度爲340~380°C。
  18. 【第18項】
    如申請專利範圍第14項所述的方法，其中該原料氣體爲甲矽烷、氨氣和氮氣。
  19. 【第19項】
    如申請專利範圍第18項所述的方法，其中該第一原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.8至1之間、該第二原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.05至0.1之間、該第三原料氣體比例爲甲矽烷與氨氣的摩爾比介於0.2至0.4之間。
  20. 【第20項】
    如申請專利範圍第19項所述的方法，其中該第一原料氣體比例爲甲矽烷與氨氣的摩爾比等於1、該第二原料氣體比例爲甲矽烷與氨氣的摩爾比等於0.1、該第三原料氣體比例爲甲矽烷與氨氣的摩爾比等於0.2。
  21. 【第21項】
    如申請專利範圍第14項所述的方法，其中該第一氮化矽膜與該第三氮化矽膜中的N-H鍵含量低於該第二氮化矽膜中的N-H鍵含量，且該第三氮化矽膜與第一氮化矽膜中的N-H鍵含量之差不小於5%。
  22. 【第22項】
    如申請專利範圍第21項所述的方法，其中該第一氮化矽膜中的N-H鍵含量低於10%、該第二氮化矽膜中的N-H鍵含量高於20%、該第三氮化矽膜中的N-H鍵含量低於15%，且該第一氮化矽膜與第三氮化矽膜中的N-H鍵含量之差不小於5%。
  23. 【第23項】
    如申請專利範圍第14項所述的方法，其中該第一氮化矽膜和該第三氮化矽膜的厚度小於該第二氮化矽膜的厚度。
  24. 【第24項】
    如申請專利範圍第23項所述的方法，其中該第一氮化矽膜和該第三氮化矽膜的厚度爲10~500 Å，該第二氮化矽膜的厚度爲500~1000 Å。
TW102147046A 2013-11-13 2013-12-18 具有改善的蝕刻角度的閘極絕緣層及其形成方法 TWI543270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310566294.XA CN104637992B (zh) 2013-11-13 2013-11-13 具有改善的蚀刻角度的栅极绝缘层及其形成方法

Publications (2)

Publication Number Publication Date
TW201519324A TW201519324A (zh) 2015-05-16
TWI543270B true TWI543270B (zh) 2016-07-21

Family

ID=53043041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147046A TWI543270B (zh) 2013-11-13 2013-12-18 具有改善的蝕刻角度的閘極絕緣層及其形成方法

Country Status (4)

Country Link
US (2) US20150129989A1 (zh)
KR (1) KR20150055540A (zh)
CN (1) CN104637992B (zh)
TW (1) TWI543270B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449362B (zh) * 2016-10-10 2019-02-01 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法
CN107665817A (zh) * 2017-09-21 2018-02-06 武汉新芯集成电路制造有限公司 一种栅极绝缘层的制备方法
KR102573763B1 (ko) * 2017-10-12 2023-08-31 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스
CN110120343B (zh) * 2018-02-06 2021-10-01 中芯国际集成电路制造（天津）有限公司 氮化硅膜和半导体器件的制造方法
CN112909087A (zh) * 2021-03-08 2021-06-04 滁州惠科光电科技有限公司 一种显示面板、薄膜晶体管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6844523B2 (en) * 2001-09-07 2005-01-18 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
US7968889B2 (en) * 2005-11-02 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
EP1983559B1 (en) * 2006-02-07 2016-04-20 Fujitsu Ltd. Semiconductor device and process for producing the same
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
CN102629555B (zh) * 2011-10-11 2014-11-26 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法

Also Published As

Publication number Publication date
US20160118239A1 (en) 2016-04-28
KR20150055540A (ko) 2015-05-21
US20150129989A1 (en) 2015-05-14
CN104637992A (zh) 2015-05-20
CN104637992B (zh) 2019-08-23
TW201519324A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
TWI543270B (zh) 具有改善的蝕刻角度的閘極絕緣層及其形成方法
CN103828061B (zh) 使用氩气稀释来沉积含硅层的方法
CN101465296B (zh) 薄膜晶体管及其制造方法和显示装置
US9935183B2 (en) Multilayer passivation or etch stop TFT
TWI505477B (zh) 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置
US20110014795A1 (en) Method of Forming Stress-Tuned Dielectric Film Having Si-N Bonds by Modified PEALD
CN104766890B (zh) 薄膜晶体管及其制造方法和应用
JP3553410B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US9048099B2 (en) Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US6902960B2 (en) Oxide interface and a method for fabricating oxide thin films
TW201705492A (zh) 薄膜電晶體
TW202118071A (zh) 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法
US20050202652A1 (en) High-density plasma hydrogenation
US7662683B2 (en) Method for forming gate dielectric layer
KR20150004651U (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
WO2020257314A1 (en) Method of forming inductively coupled high density plasma films for thin film transistor structures
TWI773844B (zh) 薄膜電晶體及其製造方法
US9391133B2 (en) Capacitor and preparation method thereof
TWI831926B (zh) 多晶矽襯墊
KR20090010757A (ko) 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
WO2022073176A1 (en) Plasma-enhanced chemical vapor deposition processes for depositing passivation films on microelectronic structures
KR20060029377A (ko) 플래쉬 메모리소자의 유전체막 형성방법
Won et al. Thin‐Film PECVD (AKT)
KR20230170095A (ko) 수퍼사이클 원자 층 증착에 의한 신규의 비정질 하이-k 금속 산화물 유전체들의 방법들 및 애플리케이션들