CN104966740B - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN104966740B CN104966740B CN201510431173.3A CN201510431173A CN104966740B CN 104966740 B CN104966740 B CN 104966740B CN 201510431173 A CN201510431173 A CN 201510431173A CN 104966740 B CN104966740 B CN 104966740B
- Authority
- CN
- China
- Prior art keywords
- layer
- defect
- prevents
- tft
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 230000007547 defect Effects 0.000 claims abstract description 150
- 239000012212 insulator Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000002265 prevention Effects 0.000 claims description 74
- 238000009792 diffusion process Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 25
- 238000003851 corona treatment Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 229910004304 SiNy Inorganic materials 0.000 claims description 7
- 229910004301 SiNz Inorganic materials 0.000 claims description 6
- 230000026267 regulation of growth Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000005286 illumination Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于薄膜晶体管技术领域。所述薄膜晶体管包括：衬底、栅电极、栅极绝缘层、以及有源层，栅极绝缘层包括：内部缺陷防止层和界面缺陷防止层，内部缺陷防止层位于界面缺陷防止层和栅电极之间，内部缺陷防止层用于减少栅极绝缘层的内部缺陷，界面缺陷防止层用于减少栅极绝缘层和有源层的接触界面的缺陷。本发明通过上述方式设置栅极绝缘层，可以减少栅极绝缘层内部以及栅极绝缘层与有源层接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层内部以及栅极绝缘层与有源层接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，降低薄膜晶体管的不良率。
Description
技术领域
本发明涉及薄膜晶体管技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，简称“TFT”)是液晶显示装置中的关键器件，对显示装置的工作性能起到十分重要的作用。
现有的薄膜晶体管主要包括依次层叠在衬底上的栅电极、栅极绝缘层、有源层、欧姆接触层、源漏电极、钝化层、以及像素电极。
在光照条件下，现有的薄膜晶体管会产生光生载流子，该光生载流子会在栅极绝缘层内缺陷态或者栅极绝缘层与有源层界面缺陷态中累积，进而造成薄膜晶体管的阀值电压的偏移现象，使得关态电流(Ioff)偏大，薄膜晶体管的稳定性差。
发明内容
为了解决现有的薄膜晶体管在光照条件下稳定性差的问题，本发明实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置。所述技术方案如下：
一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：衬底、栅电极、栅极绝缘层以及有源层，所述栅极绝缘层夹设于所述栅电极和所述有源层之间，所述栅极绝缘层包括：内部缺陷防止层和界面缺陷防止层，所述内部缺陷防止层位于所述界面缺陷防止层和所述栅电极之间，所述内部缺陷防止层用于减少所述栅极绝缘层的内部缺陷，所述界面缺陷防止层用于减少所述栅极绝缘层和所述有源层的接触界面的缺陷。
具体地，所述界面缺陷防止层的材料为氮化硅。
进一步地，所述界面缺陷防止层为SiNx，其中，x的取值范围为1.33～10。
进一步地，所述界面缺陷防止层的厚度为5～50nm。
具体地，所述内部缺陷防止层的材料为SiNy，其中，0＜y＜x。
可选地，所述内部缺陷防止层包括生长速度控制层和第一缺陷防止层，所述第一缺陷防止层位于所述生长速度控制层和所述界面缺陷防止层之间，所述生长速度控制层为SiNy1，所述第一缺陷防止层为SiNy2，其中，0＜y1＜y2。
进一步地，y2的取值范围为0.5～10，y1的取值范围为0.1～1.33。
进一步地，所述第一缺陷防止层的厚度为5～50nm，所述生长速度控制层的厚度为30～400nm。
可选地，所述栅极绝缘层还包括：设于所述栅电极和所述内部缺陷防止层之间的扩散阻挡层，所述扩散阻挡层用于阻挡所述栅电极向所述栅极绝缘层扩散。
进一步地，所述扩散阻挡层的材料为SiNz，其中，z的取值范围为1.33～10。
进一步地，所述扩散阻挡层的厚度为5～50nm。
可选地，所述内部缺陷防止层还包括：设于所述扩散阻挡层和所述生长速度控制层之间的第二缺陷防止层。
进一步地，所述第二缺陷防止层的材料为SiNy3，其中，0＜y1＜y3。
进一步地，y3的取值范围为0.5～10。
进一步地，所述第二缺陷防止层的厚度为5～50nm。
另一方面，提供了一种薄膜晶体管制备方法，所述方法包括：
提供一衬底；
在所述衬底上生长栅电极；
在所述栅电极上生长栅极绝缘层；
在所述栅极绝缘层上生长有源层；
所述在所述栅电极上生长栅极绝缘层，包括：
在所述栅电极上生长内部缺陷防止层，所述内部缺陷防止层用于减少所述栅极绝缘层的内部缺陷；
在所述内部缺陷防止层上生长界面缺陷防止层，所述界面缺陷防止层用于减少所述栅极绝缘层和所述有源层的接触界面的缺陷。
具体地，所述界面缺陷防止层的材料为氮化硅。
进一步地，所述界面缺陷防止层为SiNx，其中，x的取值范围为1.33～10。
具体地，所述内部缺陷防止层的材料为SiNy，其中，0＜y＜x。
可选地，所述在所述栅电极上生长内部缺陷防止层，包括：
在所述栅电极上生长生长速度控制层；
在所述生长速度控制层上生长第一缺陷防止层，所述生长速度控制层为SiNy1，所述第一缺陷防止层为SiNy2，其中，0＜y1＜y2。
进一步地，y2的取值范围为0.5～10，y1的取值范围为0.1～1.33。
进一步地，所述在所述栅电极上生长内部缺陷防止层，还包括：
在生长所述第一缺陷防止层之前，对所述生长速度控制层的表面采用N2进行等离子体处理。
可选地，所述在所述栅电极上生长栅极绝缘层，还包括：
在所述栅电极和所述内部缺陷防止层之间生长扩散阻挡层，所述扩散阻挡层用于阻挡所述栅电极向所述栅极绝缘层扩散。
进一步地，所述扩散阻挡层的材料为SiNz，其中，z的取值范围为1.33～10。
可选地，所述在所述栅电极上生长内部缺陷防止层，还包括：
在所述扩散阻挡层和所述生长速度控制层之间生长第二缺陷防止层。
进一步地，所述第二缺陷防止层的材料为SiNy3，其中，0＜y1＜y3。
进一步地，y3的取值范围为0.5～10。
可选地，所述在所述栅电极上生长内部缺陷防止层，还包括：
在生成所述第二缺陷防止层之前，对所述扩散阻挡层表面采用N2进行等离子体处理。
可选地，在生长所述栅极绝缘层之前，所述方法还包括以下步骤中的至少一种：
采用H2对所述栅电极的表面进行等离子体处理；
采用N2对所述栅电极的表面进行等离子体处理。
另一方面，提供了一种阵列基板，所述阵列基板包括前述的薄膜晶体管。
另一方面，提供了一种显示装置，所述显示装置包括前述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
通过将薄膜晶体管的栅极绝缘层设置为包括内部缺陷防止层和界面缺陷防止层，其中，内部缺陷防止层用于减少栅极绝缘层的内部缺陷，界面缺陷防止层用于减少栅极绝缘层和有源层的接触界面的缺陷，这样可以减少栅极绝缘层内部以及栅极绝缘层与有源层接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层内部以及栅极绝缘层与有源层接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，进而防止了Ioff(关态电流)的增加、提高了薄膜晶体管的稳定性，减少了薄膜晶体管的不良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的一种栅极绝缘层的结构示意图；
图3是本发明实施例提供的一种栅极绝缘层的结构示意图；
图4是本发明实施例提供的一种薄膜晶体管制备方法流程图；
图5是本发明实施例提供的一种栅极绝缘层制备方法流程图；
图6是本发明实施例提供的一种栅极绝缘层制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1提供了一种薄膜晶体管的结构示意图，参见图1，该薄膜晶体管包括：衬底1、栅电极2、栅极绝缘层3、以及有源层4，该栅极绝缘层3夹设于栅电极2和有源层4之间。
在本实施例中，薄膜晶体管还可以包括：欧姆接触层5、源漏电极6、钝化层7、以及像素电极8。这些层仅作为示例，在具体实现时，可以包括更多的层结构或更少的层结构。
在本实施例中，栅电极2可以采用铜、铝等材质并通过溅镀法来制备，由于铜具有电阻低、耗能少等特点，本实施例中的栅电极2主要采用铜来制备，其生长厚度可以为150～600nm。并且，对于具有由铜制作的栅电极的薄膜晶体管在光照条件下更容易出现阈值电压偏移、关态电流偏大的问题，故本发明实施例尤其适用于具有由铜制作的栅电极的薄膜晶体管。
栅极绝缘层3可以采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，简称“PECVD”)来制备，该方法具有基本温度低、生长速度快的特征，既节能又能提高生成效率，其外，栅极绝缘层3的厚度可以为250～500nm。
有源层4可以为采用PECVD制备的非晶硅有源层，其生长厚度可以为150～250nm。欧姆接触层5可以采用PECVD制备，其厚度可以为25～70nm。源漏电极6可以采用溅镀法来制备，其材质可以与栅电极1一致，其厚度可以为150～650nm。钝化层7的材质可以为氮化硅，其厚度可以为200～750nm。像素电极8可以为采用溅镀法制备，其材质可以为透明导电膜，其厚度可以为30～150nm。有源层4、欧姆接触层5、源漏电极6、钝化层7、像素电极8的具体结构均为举例，本发明并不以此为限。
图2提供了一种栅极绝缘层的结构示意图，参见图2，该栅极绝缘层3可以包括：内部缺陷防止层32和界面缺陷防止层33，该内部缺陷防止层32位于界面缺陷防止层33和栅电极2之间，内部缺陷防止层32用于减少栅极绝缘层3的内部缺陷，界面缺陷防止层33用于减少栅极绝缘层3和有源层4的接触界面的缺陷。
在本实施例中，内部缺陷防止层32用于减少栅极绝缘层3的内部缺陷，界面缺陷防止层33用于减少栅极绝缘层3和有源层4的接触界面的缺陷，这样可以减少栅极绝缘层3内部以及栅极绝缘层3与有源层4接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层3内部以及栅极绝缘层3与有源层4接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，进而防止了Ioff(关态电流)的增加、提高了薄膜晶体管的稳定性，减少了薄膜晶体管的不良率。
可选地，该界面缺陷防止层33的材料可以为SiNx，其中，x的取值范围为1.33～10，界面缺陷防止层33的厚度可以为5～50nm。
在本实施例中，界面缺陷防止层33的材料可以为氮化硅，其N含量比例越高，界面缺陷防止层33与有源层4的晶格匹配越好，栅极绝缘层3和有源层4的接触界面的缺陷越少。
进一步地，内部缺陷防止层32的材料可以为SiNy，其中，0＜y＜x，即内部缺陷防止层32中的N含量比例小于界面缺陷防止层33中的N含量比例。
在本实施例中，内部缺陷防止层32中的N含量比例小于界面缺陷防止层33中的N含量比例，栅极绝缘层3中N含量缓慢变化，有助于内部缺陷防止层32减少栅极绝缘层3的内部缺陷。
可以选地，在栅电极2上生长栅极绝缘层3之前，可以对栅电极2的表面经过以下方式中的至少一种处理：
采用H2进行等离子体处理；
采用N2进行等离子体处理。
在本实施例中，如果栅电极2采用了易氧化的金属制备，则可以先采用H2对其表面进行等离子体处理，这样可以对栅电极2表面的氧化物进行还原处理。还可以采用N2对其表面进行等离子体处理，这样可以对栅电极2表面进行一次清洁处理，以减少栅电极2表面的缺陷，同时还能增加栅电极2表面N的悬挂键，这样在后续生长栅极绝缘层3时，能减少缺陷态的产生。
在一种优选的实现方式中，可以先采用H2进行等离子体处理，然后采用N2进行等离子体处理。
图3提供了一种栅极绝缘层的结构示意图，参见图3，内部缺陷防止层32的材料可以为氮化硅，内部缺陷防止层32可以包括：生长速度控制层322和第一缺陷防止层323，该第一缺陷防止层323位于生长速度控制层322和界面缺陷防止层33之间，生长速度控制层322为SiNy1，第一缺陷防止层323为SiNy2，其中，0＜y1＜y2。
在本实施例中，内部缺陷防止层32的材料可以为氮化硅，生长速度控制层322中的N含量比例小于第一缺陷防止层323中的N含量比例。由于N含量比例越小的氮化硅，其生长速度越快，生长速度控制层322的生长速度快，可以用于提高栅极绝缘层3的生长速度，减少薄膜晶体管的制备时间，提高薄膜晶体管的产能。
在本实施例中，第一缺陷防止层323中的N含量比例大于生长速度控制层322中的N含量比例，小于界面缺陷防止层33中的N含量比例，栅极绝缘层3中N含量缓慢变化，有助于第一缺陷防止层323减少栅极绝缘层3的内部缺陷。
可选地，y2的取值范围可以为0.5～10，优选为1.0～8，y1的取值范围可以为0.1～1.33。
进一步地，第一缺陷防止层323的厚度可以为5～50nm，生长速度控制层322的厚度可以为30～400nm。上述厚度即可以保证第一缺陷防止层323能起到缺陷防止的作用，又兼顾了栅极绝缘层3的生长时间。
图3提供了一种栅极绝缘层的结构示意图，参见图3，该栅极绝缘层3还包括：设于栅电极2和内部缺陷防止层32之间的扩散阻挡层31，该扩散阻挡层用于阻挡栅电极2向栅极绝缘层3扩散。
在本实施例中，如果栅电极2采用易扩散金属元素(例如：铜)制成，在栅电极2的表面生长扩散阻挡层31，可以阻挡栅电极2中的金属元素扩散至栅极绝缘层3，进而扩散至有源层4中，降低了金属元素对载流子的迁移效率的影响。
具体地，该扩散阻挡层31的材料可以为SiNz，其中，z的取值范围可以为1.33～10。
进一步地，扩散阻挡层31的厚度可以为5～50nm。
参见图3，该内部缺陷防止层32还包括：设于扩散阻挡层31和生长速度控制层322之间的第二缺陷防止层321，在本实施例中，该第二缺陷防止层321用于减少栅极绝缘层3的内部缺陷。
具体地，该第二缺陷防止层321的材料可以为SiNy3，其中，0＜y1＜y3。
进一步地，y3的取值范围可以为0.5～10，优选为1.0～8。
进一步地，该第二缺陷防止层321的厚度可以为5～50nm。
在本实施例中，第二缺陷防止层321与第一缺陷防止层323的作用一致，均可以降低栅极绝缘层3生长过程中，因界面晶格不匹配而产生的缺陷态数量。
可选地，扩散阻挡层31和生长速度控制层322的表面均可以采用N2进行等离子体处理，以清洁扩散阻挡层31和生长速度控制层322的表面，进而进一步减少第二缺陷防止层321和第一缺陷防止层323中缺陷态的产生。
需要说明的是，在本实施例中，扩散阻挡层31、第二缺陷防止层321、生长速度控制层322中的N含量比例逐渐降低，生长速度控制层322、第一缺陷防止层323、界面缺陷防止层33中的N含量比例逐渐增高，这样渐变的设置栅极绝缘层3中N含量比例，可以有利于第二缺陷防止层321和第一缺陷防止层323来减少栅极绝缘层3的内部缺陷。
此外，需要说明的是，在本实施例中，扩散阻挡层31、第二缺陷防止层321、生长速度控制层322、第一缺陷防止层323、以及界面缺陷防止层33均由氮化硅制成，但是，在其他实施例中，这些层还可以采用氧化硅制成；或者，部分层采用氧化硅制成，而部分层采用氮化硅制成，例如，第二缺陷防止层321采用氧化硅制成，其余层采用氮化硅制成。
图4是一种薄膜晶体管制备方法流程图，可以用于制备如图1所示的薄膜晶体管，参见图4，该方法包括：
步骤S11，提供一衬底。
步骤S12，在衬底上生长栅电极。
具体地，栅电极可以采用金属制成，例如铜、铝等。
步骤S13，在栅电极上生长栅极绝缘层。
步骤S14，在栅极绝缘层上生长有源层。
可选地，在生长栅极绝缘层之前，该方法还包括以下步骤中的至少一种：
采用H2对栅电极的表面进行等离子体处理；
采用N2对栅电极的表面进行等离子体处理。
在本实施例中，如果栅电极采用了易氧化的金属制备，则可以先采用H2对其表面进行等离子体处理，这样可以对栅电极表面的氧化物进行还原处理。还可以采用N2对其表面进行等离子体处理，这样可以对栅电极表面进行一次清洁处理，以减少栅电极表面的缺陷，同时还能增加栅电极表面N的悬挂键，这样在后续生长栅极绝缘层时，能减少缺陷态的产生。
在本实施例中，该方法还可以包括：在有源层上生长欧姆接触层；在欧姆接触层上生长源漏电极；在源漏电极上生长钝化层；在钝化层上生长像素电极。
图5是一种栅极绝缘层制备方法流程图，参见图5，该方法包括：
步骤S21，在栅电极上生长内部缺陷防止层，内部缺陷防止层用于减少栅极绝缘层的内部缺陷。
步骤S22，在内部缺陷防止层上生长界面缺陷防止层，界面缺陷防止层用于减少栅极绝缘层和有源层的接触界面的缺陷。
在本实施例中，栅极绝缘层包括内部缺陷防止层和界面缺陷防止层，其中，内部缺陷防止层可以通过增加栅极绝缘层中N-N键的比例，来降低栅极绝缘层生长过程中，因界面晶格不匹配而产生的缺陷态数量；界面缺陷防止层可以形成一个良好的接触界面，以减少与有源层之间因晶格不匹配而在接触界面形成的缺陷态数量。通过上述方式设置栅极绝缘层，能减少栅极绝缘层内部以及栅极绝缘层与有源层接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层内部以及栅极绝缘层与有源层接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，进而防止了Ioff(关态电流)的增加、提高了薄膜晶体管的稳定性，减少了薄膜晶体管的不良率。
具体地，界面缺陷防止层的材料可以为SiNx，其中，x的取值范围为1.33～10。
进一步地，内部缺陷防止层的材料也可以为SiNy，其中，0＜y＜x。
在本实施例中，内部缺陷防止层中的N含量比例小于界面缺陷防止层中的N含量比例，栅极绝缘层中N含量缓慢变化，有助于减少栅极绝缘层的内部缺陷。
图6是一种栅极绝缘层制备方法流程图，参见图6，该方法包括：
步骤S31，在栅电极上生成扩散阻挡层，该扩散阻挡层用于阻挡栅电极向栅极绝缘层扩散。
具体地，该扩散阻挡层的材料可以为SiNz，其中，z的取值范围为1.33～10。
在本实施例中，如果栅电极采用易扩散金属元素(例如：铜)制成，在栅电极的表面生长扩散阻挡层，可以阻挡栅电极中的金属元素向栅极绝缘层扩散，进而扩散至有源层中，这样可以减少金属元素对载流子的迁移效率的影响。
步骤S32，在扩散阻挡层上生成第二缺陷防止层，该第二缺陷防止用于减少栅极绝缘层的内部缺陷。
可选地，该第二缺陷防止层的材料可以为SiNy3。y3的取值范围可以为0.5～10，优选为1.0～8。
在本实施例中，第二缺陷防止层可以通过增加栅极绝缘层中N-N键的比例，来降低栅极绝缘层生长过程中，因界面晶格不匹配而产生的缺陷态数量。
可选地，在执行上述步骤S32之前，该方法还可以包括：
在生成第二缺陷防止层之前，对扩散阻挡层表面采用N2进行等离子体处理。
在本实施例中，对扩散阻挡层表面采用N2进行等离子体处理，可以清洁扩散阻挡层的表面，进而能减少第二缺陷防止层中缺陷态的产生。
步骤S33，在第二缺陷防止层上生成生长速度控制层。
在本实施例中，该生长速度控制层用于控制栅极绝缘层的生长速度。
可选地，该生长速度控制层的材料可以为SiNy1，其中，0＜y1＜y3。y1的取值范围可以为0.1～1.33。
在本实施例中，由于N含量比例越小的氮化硅，其生长速度越快，生长速度控制层322的生长速度相对较快，可以用于提高栅极绝缘层3的生长速度，减少薄膜晶体管的制备时间，提高薄膜晶体管的产能。
步骤S34，在生长速度控制层上生长第一缺陷防止层，该第一缺陷防止层用于减少栅极绝缘层的内部缺陷。
可选地，该第一缺陷防止层的材料可以为SiNy2，其中，0＜y1＜y2。y2的取值范围可以为0.5～10，优选为1.0～8。
在本实施例中个，第一缺陷防止层可以通过增加栅极绝缘层中N-N键的比例，来降低栅极绝缘层生长过程中，因界面晶格不匹配而产生的缺陷态数量。
可选地，在执行步骤S34之前，该方法还可以包括：
在生长第一缺陷防止层之前，对生长速度控制层的表面采用N2进行等离子体处理。
在本实施例中，对生长速度控制层的表面采用N2进行等离子体处理，可以清洁生长速度控制层的表面，进而可以减少第一缺陷防止层中缺陷态的产生。
步骤S35，在第一缺陷防止层上生长界面缺陷防止层，界面缺陷防止层用于减少栅极绝缘层和有源层的接触界面的缺陷。
可选地，该界面缺陷防止层的材料可以为SiNx，其中，x的取值范围为1.33～10，内部缺陷防止层的材料可以为SiNy，其中，0＜y＜x。
在本实施例中，界面缺陷防止层的材料可以为氮化硅，其N含量比例越高，界面缺陷防止层与有源层的晶格匹配越好，栅极绝缘层和有源层的接触界面的缺陷越少。
本发明实施例还提供了一种阵列基板，该阵列基板包括前述的薄膜晶体管。
本发明实施例还提供了一种显示装置，该显示装置包括前述的阵列基板。在显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (29)
1.一种薄膜晶体管，所述薄膜晶体管包括：衬底、栅电极、栅极绝缘层以及有源层，所述栅极绝缘层夹设于所述栅电极和所述有源层之间，其特征在于，所述栅极绝缘层包括：内部缺陷防止层、扩散阻挡层和界面缺陷防止层，所述内部缺陷防止层位于所述界面缺陷防止层和所述栅电极之间，所述扩散阻挡层位于所述栅电极和所述内部缺陷防止层之间，所述内部缺陷防止层用于减少所述栅极绝缘层的内部缺陷，所述界面缺陷防止层用于减少所述栅极绝缘层和所述有源层的接触界面的缺陷，所述扩散阻挡层用于阻挡所述栅电极向所述栅极绝缘层扩散；
所述内部缺陷防止层包括生长速度控制层和第一缺陷防止层，所述第一缺陷防止层位于所述生长速度控制层和所述界面缺陷防止层之间，所述生长速度控制层的生长速度快于所述第一缺陷防止层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述界面缺陷防止层的材料为氮化硅。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述界面缺陷防止层为SiNx，其中，x的取值范围为1.33～10。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述界面缺陷防止层的厚度为5～50nm。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述内部缺陷防止层的材料为SiNy，其中，0＜y＜x。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述生长速度控制层为SiNy1，所述第一缺陷防止层为SiNy2，其中，0＜y1＜y2。
7.根据权利要求6所述的薄膜晶体管，其特征在于，y2的取值范围为0.5～10，y1的取值范围为0.1～1.33。
8.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一缺陷防止层的厚度为5～50nm，所述生长速度控制层的厚度为30～400nm。
9.根据权利要求6所述的薄膜晶体管，其特征在于，所述扩散阻挡层的材料为SiNz，其中，z的取值范围为1.33～10。
10.根据权利要求6所述的薄膜晶体管，其特征在于，所述扩散阻挡层的厚度为5～50nm。
11.根据权利要求6所述的薄膜晶体管，其特征在于，所述内部缺陷防止层还包括：设于所述扩散阻挡层和所述生长速度控制层之间的第二缺陷防止层。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述第二缺陷防止层的材料为SiNy3，其中，0＜y1＜y3。
13.根据权利要求12所述的薄膜晶体管，其特征在于，y3的取值范围为0.5～10。
14.根据权利要求11所述的薄膜晶体管，其特征在于，所述第二缺陷防止层的厚度为5～50nm。
15.一种薄膜晶体管制备方法，所述方法包括：
提供一衬底；
在所述衬底上生长栅电极；
在所述栅电极上生长栅极绝缘层；
在所述栅极绝缘层上生长有源层；
其特征在于，所述在所述栅电极上生长栅极绝缘层，包括：
在所述栅电极上生长内部缺陷防止层，所述内部缺陷防止层用于减少所述栅极绝缘层的内部缺陷；
在所述栅电极和所述内部缺陷防止层之间生长扩散阻挡层，所述扩散阻挡层用于阻挡所述栅电极向所述栅极绝缘层扩散；
在所述内部缺陷防止层上生长界面缺陷防止层，所述界面缺陷防止层用于减少所述栅极绝缘层和所述有源层的接触界面的缺陷；
所述在所述栅电极上生长内部缺陷防止层，包括：
在所述栅电极上生长生长速度控制层；在所述生长速度控制层上生长第一缺陷防止层；所述生长速度控制层的生长速度快于所述第一缺陷防止层。
16.根据权利要求15所述的方法，其特征在于，所述界面缺陷防止层的材料为氮化硅。
17.根据权利要求16所述的方法，其特征在于，所述界面缺陷防止层为SiNx，其中，x的取值范围为1.33～10。
18.根据权利要求16所述的方法，其特征在于，所述内部缺陷防止层的材料为SiNy，其中，0＜y＜x。
19.根据权利要求18所述的方法，其特征在于，所述生长速度控制层为SiNy1，所述第一缺陷防止层为SiNy2，其中，0＜y1＜y2。
20.根据权利要求19所述的方法，其特征在于，y2的取值范围为0.5～10，y1的取值范围为0.1～1.33。
21.根据权利要求19所述的方法，其特征在于，所述在所述栅电极上生长内部缺陷防止层，还包括：
在生长所述第一缺陷防止层之前，对所述生长速度控制层的表面采用N2进行等离子体处理。
22.根据权利要求19所述的方法，其特征在于，所述扩散阻挡层的材料为SiNz，其中，z的取值范围为1.33～10。
23.根据权利要求19所述的方法，其特征在于，所述在所述栅电极上生长内部缺陷防止层，还包括：
在所述扩散阻挡层和所述生长速度控制层之间生长第二缺陷防止层。
24.根据权利要求23所述的方法，其特征在于，所述第二缺陷防止层的材料为SiNy3，其中，0＜y1＜y3。
25.根据权利要求24所述的方法，其特征在于，y3的取值范围为0.5～10。
26.根据权利要求23所述的方法，其特征在于，所述在所述栅电极上生长内部缺陷防止层，还包括：
在生成所述第二缺陷防止层之前，对所述扩散阻挡层表面采用N2进行等离子体处理。
27.根据权利要求15-26任一项所述的方法，其特征在于，在生长所述栅极绝缘层之前，所述方法还包括以下步骤中的至少一种：
采用H2对所述栅电极的表面进行等离子体处理；
采用N2对所述栅电极的表面进行等离子体处理。
28.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-14任一项所述的薄膜晶体管。
29.一种显示装置，其特征在于，所述显示装置包括权利要求28所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510431173.3A CN104966740B (zh) | 2015-07-21 | 2015-07-21 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510431173.3A CN104966740B (zh) | 2015-07-21 | 2015-07-21 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966740A CN104966740A (zh) | 2015-10-07 |
| CN104966740B true CN104966740B (zh) | 2018-02-02 |
Family
ID=54220754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510431173.3A Active CN104966740B (zh) | 2015-07-21 | 2015-07-21 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966740B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068771B (zh) * | 2017-06-01 | 2020-08-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW367564B (en) * | 1995-09-25 | 1999-08-21 | Toshiba Corp | Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor |
| JP5308019B2 (ja) * | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| CN102629555B (zh) * | 2011-10-11 | 2014-11-26 | 北京京东方光电科技有限公司 | 栅极绝缘层、tft、阵列基板、显示装置以及制备方法 |
| CN104218090B (zh) * | 2013-05-31 | 2017-01-04 | 上海和辉光电有限公司 | 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置 |
-
2015
- 2015-07-21 CN CN201510431173.3A patent/CN104966740B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966740A (zh) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| TWI624949B (zh) | 半導體裝置 | |
| CN102623459B (zh) | 一种薄膜晶体管存储器及其制备方法 | |
| TWI463682B (zh) | 異質接面太陽能電池 | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| JP2013522813A (ja) | 透明導電性酸化物、金属、及び酸化物の組み合わせに基づく透明電極 | |
| TW201248783A (en) | Wiring structure and sputtering target | |
| TW201021131A (en) | Capping layers for metal oxynitride TFTs | |
| CN104362179B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| JP2009152293A (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
| US9818605B2 (en) | Oxide TFT, preparation method thereof, array substrate, and display device | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN102723359A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN104037233B (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN104465516B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| TW201616658A (zh) | 薄膜電晶體基板及包含其之顯示裝置 | |
| CN104124281B (zh) | 双极性薄膜晶体管及其制备方法 | |
| US20170084643A1 (en) | Storage Capacitors for Displays and Methods for Forming the Same | |
| CN104966740B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| Zeng et al. | A room temperature strategy towards enhanced performance and bias stability of oxide thin film transistor with a sandwich structure channel layer | |
| WO2024082635A1 (zh) | 太阳电池的制备方法及太阳电池 | |
| Jhu et al. | Reduction of defect formation in amorphous indium-gallium-zinc-oxide thin film transistors by N2O plasma treatment | |
| Remashan et al. | ZnO-based thin film transistors having high refractive index silicon nitride gate | |
| TW201242039A (en) | Power-generating module with solar cell and method for fabricating the same | |
| CN109616533A (zh) | 一种晶硅异质结太阳电池及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |