CN104124281B - 双极性薄膜晶体管及其制备方法 - Google Patents

双极性薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104124281B
CN104124281B CN201410376451.5A CN201410376451A CN104124281B CN 104124281 B CN104124281 B CN 104124281B CN 201410376451 A CN201410376451 A CN 201410376451A CN 104124281 B CN104124281 B CN 104124281B
Authority
CN
China
Prior art keywords
thin film
film transistor
oxide
channel layer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410376451.5A
Other languages
English (en)
Other versions
CN104124281A (zh
Inventor
梁凌燕
曹鸿涛
罗浩
刘权
李秀霞
邓福岭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201410376451.5A priority Critical patent/CN104124281B/zh
Publication of CN104124281A publication Critical patent/CN104124281A/zh
Application granted granted Critical
Publication of CN104124281B publication Critical patent/CN104124281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种双极性薄膜晶体管及其制备方法,其中双极性薄膜晶体管包括衬底;位于衬底表面的栅电极和位于栅电极表面的栅介质层;位于栅介质层表面的氧化物沟道层;位于氧化物沟道层表面的源电极和漏电极;以及位于源电极和漏电极之间的氧化物沟道层表面的覆盖层。其中,覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度。其通过在氧化物沟道层表面沉积一层覆盖层,由覆盖层中的负电荷俘获氧化物沟道层中的自由空穴,达到调节氧化物沟道层中空穴浓度的目的,从而改善双极性薄膜晶体管的对称性。有效地解决了现有的磁控溅射沉积制备的底栅结构的双极性薄膜晶体管对称性较差的问题。

Description

双极性薄膜晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种双极性薄膜晶体管及其制备方法。
背景技术
透明电子学是近期一个快速发展的领域。与传统的电子学器件相比,透明电子学器件在面向消费者的众多应用领域,特别是在显示器件领域具有更大的优势。由于氧化物双极性薄膜晶体管可以用来制备CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)电路,因此其可用来制备多种集成电路与功能模块,使整个电路模块透明化。采用氧化物双极性薄膜晶体管制备的这些透明电路可应用于光电子器件、镜片、车窗、广告、医疗设备等领域。
目前,已报道的氧化物双极性薄膜晶体管多数表现为单类型电荷传导,即电子传导(n型)或空穴传导(p型)。但是基于单类型电荷传导的氧化物双极性薄膜晶体管用于制备CMOS电路时,制备工艺和器件结构较为复杂。而在双极性薄膜晶体管中,由于空穴和电子必须从源漏电极有效注入沟道,并通过静电势极性(即栅电压的正负)的控制分别操纵空穴和电子的输运。因此,采用双极性薄膜晶体管可简化电路的设计和制备流程,不需要繁多的图形化以及后续的掺杂步骤,从而大大减少相关器件、电路制造的复杂程度。
双极性薄膜晶体管沟道的电学性能影响了双极性薄膜晶体管的场效应迁移率、开关比和开启电压。而场效应迁移率、开关比和开启电压则表征了双极性薄膜晶体管的对称性。目前,用于制备双极性薄膜晶体管的沟道的氧化物半导体材料为氧化亚锡,且以氧化亚锡为沟道的双极性薄膜晶体管的结构为传统的底栅结构。
如:基于传统的底栅结构,在n型重掺杂热氧化硅片(n+-Si)上,采用脉冲激光沉积方法制备的以ITO(氧化铟锡)为源电极和漏电极的双极性氧化亚锡薄膜晶体管。以及采用电子束蒸发沉积方法,在p型重掺杂热氧化硅片(p+-Si)上制备了以Ni/Au为源电极和漏电极的双极性氧化亚锡薄膜晶体管。
虽然通过上述方法制备出了具有双极性的薄膜晶体管,但是,由于电子束蒸发沉积方法和脉冲激光沉积方法均不利于大面积制备,因而很难实现产业化生产。而磁控溅射沉积方法,具有大面积均匀制备的特点,在产业化方面具有显著优势,是实现产业化生产的首选。
但是,采用磁控溅射沉积方法制备出的基于底栅结构的双极性薄膜晶体管多表现为单极p型。即使具有双极性性能,其对称性也很差(开启电压很大,或n区开关比远小于p区开关比),从而影响其在CMOS逻辑电路中的应用。
发明内容
基于此,有必要针对磁控溅射沉积方法制备的基于底栅结构的双极性薄膜晶体管的双极性较差的问题,提供一种双极性薄膜晶体管及其制备方法。
为实现本发明目的提供的一种双极性薄膜晶体管,包括:
衬底;
位于所述衬底表面的栅电极和位于所述栅电极表面的栅介质层;
位于所述栅介质层表面的氧化物沟道层;
位于所述氧化物沟道层表面的源电极和漏电极;以及
位于所述源电极和所述漏电极之间的所述氧化物沟道层表面的覆盖层;
其中,所述覆盖层中的负电荷用于调节所述氧化物沟道层中的空穴浓度。
在其中一个实施例中,所述覆盖层的材质为绝缘的金属氧化物或氧化物半导体。
在其中一个实施例中,所述覆盖层的材质为氧化铝或氧化硅。
在其中一个实施例中,所述覆盖层的厚度大于或等于2nm。
在其中一个实施例中,所述氧化物沟道层的材质为含零价锡的氧化亚锡;
所述零价锡在所述氧化亚锡中所占的原子百分比为5%~42%。
在其中一个实施例中,所述氧化物沟道层的厚度为10nm~50nm。
在其中一个实施例中,所述源电极和所述漏电极均为Ni/Au合金金属电极。
相应的,为实现上述任一种双极性薄膜晶体管,本发明还提供了一种双极性薄膜晶体管制备方法,包括如下步骤:
在衬底表面由下而上依次制备栅电极和栅介质层;
采用磁控溅射沉积方法,在所述栅介质层表面沉积氧化物沟道层;
在所述氧化物沟道层表面制备源电极和漏电极;
在所述源电极和所述漏电极之间的所述氧化物沟道层表面沉积覆盖层,然后进行退火处理;
其中,覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度。
在其中一个实施例中,采用所述磁控溅射沉积方法,在所述栅介质层表面沉积所述氧化物沟道层时,工作气体为氩气和氧气的混合气体,且所述氧气的含量为9.1%~15.5%;
溅射功率为预设功率;气体压强为预设压强。
在其中一个实施例中,所述进行退火处理时,退火温度为180℃~300℃;退火时间为0.5小时~8小时;退火气氛为空气。
上述双极性薄膜晶体管及其制备方法的有益效果:其中,双极性薄膜晶体管包括衬底,位于衬底表面的栅电极和位于栅电极表面的栅介质层,位于栅介质层表面的氧化物沟道层,位于氧化物沟道层表面的源电极和漏电极,以及位于源电极和漏电极之间的氧化物沟道层表面的覆盖层。其中,覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度。其相对于传统的底栅结构的双极性薄膜晶体管,在氧化物沟道层表面,即氧化物沟道层的背沟道面(氧化物沟道层与栅介质层接触面的对面)增加了一层覆盖层。通过覆盖层中的负电荷俘获氧化物沟道层中的自由空穴,达到调节氧化物沟道层中的空穴浓度的目的,进而改善双极性薄膜晶体管的对称性。有效地解决了现有的磁控溅射沉积制备的底栅结构的双极性薄膜晶体管对称性较差的问题。
附图说明
图1为传统的双极性薄膜晶体管的结构示意图;
图2为本发明的双极性薄膜晶体管一具体实施例的结构示意图;
图3为本发明的双极性薄膜晶体管制备方法流程图;
图4为采用本发明的双极性薄膜晶体管制备方法实施例1至实施例4分别制备的双极性薄膜晶体管和对比例1制备的双极性薄膜晶体管的转移特性曲线数据图;
图5为采用本发明的双极性薄膜晶体管制备方法实施例2、实施例5和实施例6分别制备的双极性薄膜晶体管的转移特性曲线数据图;
图6为采用本发明的双极性薄膜晶体管制备方法实施例7至实施例10分别制备的双极性薄膜晶体管的转移特性曲线数据图;
图7为对比例2至对比例5分别制备的双极性薄膜晶体管的转移特性曲线数据图。
具体实施方式
为使本发明技术方案更加清楚,以下结合附图及具体实施例对本发明做进一步详细说明。
参见图2,作为一具体实施例的双极性薄膜晶体管,包括:
衬底110。
位于衬底110表面的栅电极120和位于栅电极120表面的栅介质层130。
位于栅介质层130表面的氧化物沟道层140。
位于氧化物沟道层140表面的源电极150和漏电极160。以及
位于源电极150和漏电极160之间的氧化物沟道层140表面的覆盖层170。
其中,覆盖层170中的负电荷用于调节氧化物沟道层140中的空穴浓度。
需要说明的是,栅介质层130表面以及氧化物沟道层140侧壁也可同时沉积源电极150和漏电极160。
其相较于传统的底栅结构(参见图1)的双极性薄膜晶体管来说,在传统的双极性薄膜晶体管的底栅结构的基础上,在氧化物沟道层140的表面,即氧化物沟道层140的背沟道面增加了一层覆盖层170。通过覆盖层170中带负电的电荷(负电荷)俘获氧化物沟道层140中的自由空穴,达到调节氧化物沟道层140中的空穴浓度的目的。
由于氧化物沟道层140中的空穴浓度影响双极性薄膜晶体管的场效应迁移率、开关比和开启电压,从而影响双极性薄膜晶体管的对称性。因此,通过增加一层覆盖层170,由覆盖层170中的负电荷来调节氧化物沟道层140中的空穴浓度,进而改善制备的双极性薄膜晶体管的场效应迁移率、开关比和开启电压,使得双极性薄膜晶体管呈现出良好的对称性。
另外,覆盖层170还可以作为氧化物沟道层140与空气之间的扩散阻挡层,将氧化物沟道层140与空气隔离,防止空气中的水汽、氧和其它杂质进入氧化物沟道层140中与氧化物沟道层140发生反应,影响氧化物沟道层140的电学输运性能,从而避免外界缺陷的引入,保证氧化物沟道层140的稳定性。
其中,需要说明的是,当将覆盖层170沉积在氧化物沟道层140表面时,由于覆盖层170具有作为扩散阻挡层的作用,将氧化物沟道层140与空气隔离。因此,覆盖层170应该具有较高的化学稳定性,与氧化物沟道层140之间很难发生化学反应。并且,覆盖层170位于源电极150和漏电极160之间。因此,覆盖层170应具有绝缘性,避免与源电极150和漏电极160接触导通。由此,覆盖层170的材质应选为绝缘的金属氧化物或氧化物半导体。
而氧化铝作为绝缘的金属氧化物的一种,以及氧化硅作为氧化物半导体中的一种,由于均具有来源广泛,价格便宜,制备工艺简单的特点,并且与CMOS工艺兼容性均良好。因此,覆盖层170的材质可优选为氧化铝或氧化硅。
同时,由于覆盖层170仅用于调节氧化物沟道层140的空穴浓度和隔离外界空气,对其结构和性能没有更高要求。因此,在沉积覆盖层170时,只需沉积的覆盖层170能够成膜即可。即,覆盖层170的厚度只要大于或等于2nm就能够实现改善双极性薄膜晶体管的对称性的目的。
由此,对于覆盖层170的制备工艺并无太多限定。可采用任意一种镀膜工艺,如:磁控溅射沉积、电子束蒸发沉积和化学气相沉积等。这也就扩宽了双极性薄膜晶体管制备方法的多样性。如:当采用磁控溅射沉积方法在栅介质层130表面制备完氧化物沟道层140,并在氧化物沟道层140表面制备源电极150和漏电极160之后,可根据实际情况需要,分别采用磁控溅射沉积、电子束蒸发沉积或化学气相沉积等镀膜工艺,在源电极150和漏电极160之间的氧化物沟道层140表面沉积覆盖层170。
值得说明的是,氧化物沟道层140的材质、厚度及结构同样也影响着双极性薄膜晶体管的场效应迁移率、开关比和开启电压,进而影响双极性薄膜晶体管的对称性。
由于氧化亚锡(SnO)的价带顶具有锡5s轨道构成特点(各向同性、较浅的能级),导带底则主要由锡5p轨道构成,且具有类自由电子传输的特点。因此,氧化亚锡可同时作为空穴和电子传输的导体。此外,氧化亚锡除具有较宽的光学直接带隙(约为2.7ev),使其保持较高的透明性外,还具有窄的理论间接带隙(约为0.5ev)。由此,可优选含零价锡的氧化亚锡作为氧化物沟道层140。
并且,零价锡在氧化亚锡的原子百分比含量同样会影响双极性薄膜晶体管的性能参数。零价锡原子百分比含量过高或过低,双极性薄膜晶体管的场效应迁移率、开关比和开启电压均会恶化。因此,零价锡的含量选取很重要。在本发明的双极性薄膜晶体管中,零价锡在氧化亚锡中的原子百分比含量可为0%~42%。优选为5%~42%。
另外,氧化物沟道层140的厚度同样会影响双极性薄膜晶体管的性能参数。过厚,源电极150和漏电极160之间的接触电阻过大,且氧化物沟道层140中的本底载流子过多,影响双极性薄膜晶体管的开关比和开启电压。过薄,氧化物沟道层140的成膜质量不易提高,呈高阻态,无法体现双极性薄膜晶体管的性能。因此,在本发明的双极性薄膜晶体管中,采用磁控溅射沉积的氧化物沟道层140的厚度为10nm~50nm。优选为,20nm~25nm。
氧化物沟道层140的结构同样会影响双极性薄膜晶体管的性能参数。决定氧化物沟道层140结构的因素包括沉积氧化物沟道层140时的工艺参数,如:沉积时的工作气体、沉积速率和沉积温度等;以及对沉积的氧化物沟道层140的退火处理过程。
因此,为实现上述任一种双极性薄膜晶体管,本发明还提供了一种双极性薄膜晶体管制备方法。
参见图3,作为一具体实施例的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S100,在衬底表面由下而上依次制备栅电极和栅介质层。
步骤S200,采用磁控溅射沉积方法,在栅介质层表面沉积氧化物沟道层。
步骤S300,在氧化物沟道层表面制备源电极和漏电极。
步骤S400,在源电极和漏电极之间的氧化物沟道层表面沉积覆盖层后,进行退火处理。
其中,覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度。
采用本发明提供的双极性薄膜晶体管制备方法,通过在衬底表面由下而上依次制备栅电极和栅介质层后,采用磁控溅射沉积方法,在栅介质层表面沉积氧化物沟道层。并在氧化物沟道层表面制备源电极和漏电极,实现双极性薄膜晶体管的底栅结构的制备后,在源电极和漏电极之间的氧化物沟道层表面沉积覆盖层,并进行退火处理。最终制备了基于底栅结构的具备良好对称性的双极性薄膜晶体管。
其通过在现有的双极性薄膜晶体管制备方法中,增加在源电极和漏电极之间的氧化物沟道层表面沉积一层覆盖层的步骤。一方面,通过沉积的覆盖层中带负电的电荷俘获氧化物沟道层中的自由空穴,实现对氧化物沟道层的空穴浓度的调节。最终通过调节氧化物沟道层的空穴浓度,实现对双极性薄膜晶体管的对称性的改善作用。从而有效地解决了现有的采用磁控溅射沉积方法制备的基于底栅结构的双极性薄膜晶体管双极性较差的问题。
另一方面,通过增加在氧化物沟道层表面沉积一层覆盖层的步骤,使得沉积的覆盖层作为氧化物沟道层与空气之间的扩散阻挡层,防止了空气中的氧、水汽以及其它杂质等扩散进氧化物沟道层中,在避免氧化物沟道层的缺陷引入的同时,保证了氧化物沟道层的稳定性。
综上所述,覆盖层只用于调节氧化物沟道层的空穴浓度和阻挡外界空气。因此,其制备方法和制备工艺不需限定。只要制备的覆盖层成膜即可。
由于氧化物沟道层的结构同样会影响双极性薄膜晶体管的性能参数,而氧化物沟道层的制备工艺参数(即工艺窗口,如:工作气体、沉积速率、沉积温度等)则决定了氧化物沟道层的电学输运性能。
因此,在本发明的双极性薄膜晶体管制备方法中,采用磁控溅射沉积氧化物沟道层时,其工作气体为氩气和氧气的混合气体,且氧气的含量为9.1%~16.7%。氧气含量过低,沉积的氧化物沟道层中金属锡含量过高;氧气含量过高,则沉积的氧化物沟道层中会产生二氧化锡,相应的氧化亚锡薄膜结晶度会下降。因此,氧气的含量为9.1%~16.7%,优选为10.4%~15.5%。
其中,沉积速率一般由溅射功率和气体压强等参数影响。因此通过调节溅射功率为预设功率(可为40W),气体压强为预设压强(可为0.24Pa),达到控制氧化物沟道层的沉积速率的目的。
同时,沉积温度可为5℃~600℃,优选为10℃~50℃。
另外,影响氧化物沟道层结构的还有退火处理过程。其中,进行退火处理时一般包括退火气氛、退火温度和退火时间的设置。本发明的双极性薄膜晶体管制备方法中,对沉积后的氧化物沟道层进行退火处理时,退火气氛为空气,退火温度为180℃~300℃;退火时间为0.5小时~8小时。
需要说明的是,退火处理过程为控制氧化物沟道层结晶的过程。氧化物沟道层结晶质量的好坏直接影响氧化物沟道层的结构,最终影响了双极性薄膜晶体管的性能。而退火温度则直接影响氧化物沟道层的结晶。退火温度过低,氧化物沟道层未结晶,呈高阻态,双极性薄膜晶体管无性能。退火温度过高,氧化物沟道层与栅介质层之间的界面,以及栅介质层可能受损。严重的,会导致氧化物沟道层表面龟裂,使得双极性薄膜晶体管性能恶化。因此,根据作为氧化物沟道层的氧化亚锡的结晶温度,可选择退火温度为180℃~300℃。优选为,200℃~250℃。
同理,退火时间的长短同样会影响氧化物沟道层的结晶质量。退火时间过短,氧化物沟道层可能未结晶,呈高阻态,相应的双极性薄膜晶体管无性能。退火时间过长,则会导致氧化物沟道层与栅介质层之间的界面态增加,使得双极性薄膜晶体管性能恶化。因此,本发明的双极性薄膜晶体管制备方法中,进行退火处理时的退火时间为0.5小时~8小时,优选为0.5小时~4小时。
以下以具体的实施例及相应的对比例,以及数据图对本发明的双极性薄膜晶体管制备方法做更进一步的详细说明。
实施例1
本发明的一具体实施例的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S110,选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行清洗烘干。其中,选取n型重掺杂热氧化硅片作为衬底,该n型重掺杂热氧化硅片能够同时兼做衬底、栅电极和栅介质层,省去了再制备栅电极和栅介质层的步骤,节省了工艺时间和工艺资源。并且,通过对n型重掺杂热氧化硅片进行清洗和烘干,保证了衬底的洁净度,避免了污染后续制备的氧化物沟道层的现象。
其中,栅介质层为n+-Si/SiO2(100)的热氧化层,厚度约为112nm。
需要说明的是,对n型重掺杂热氧化硅片的清洗可采用超声波进行清洗。同时,对清洗后的n型重掺杂热氧化硅片可通过烘干去除残留在n型重掺杂热氧化硅片表面的清洗液及杂质,也可采用高纯液氮吹干。
步骤S210,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。工作气体为氩气和氧气的混合气体,且氧气的含量为11.8%。溅射功率为40W,气体压强为0.24Pa。沉积温度为室温。最终制备的氧化亚锡薄膜的厚度为24nm,长和宽分别为100μm和600μm。
步骤S310,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au(即Ni和Au的合金)源电极和Ni/Au漏电极。作为源电极和漏电极的金属材料必须具备良好的导电性和欧姆接触性。Ni与氧化亚锡薄膜能直接形成良好的欧姆接触,而Au具有优良的导电性和稳定性,不易氧化,可与引线形成优良接触。因此,可通过电子束蒸发沉积制备Ni浸Au,即Ni/Au作为源电极和漏电极。
其中,Ni/Au源电极和Ni/Au漏电极均沉积在栅介质层表面、氧化物沟道层的表面,以及氧化物沟道层的侧壁。
步骤S410,采用磁控溅射沉积方法在Ni/Au源电极和Ni/Au漏电极之间的氧化亚锡薄膜表面沉积氧化铝薄膜作为覆盖层。
由于只需要作为覆盖层的氧化铝能够成膜即可,因此,采用磁控溅射设备进行氧化铝薄膜的溅射沉积时,其工艺参数不需特别设定。在本实施例1中,作为覆盖层的氧化铝薄膜的厚度为2nm。
步骤S411,沉积完覆盖层后,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。
其中,实施例2、实施例3和实施例4采用与实施例1相同的制备工艺,只在步骤S410中,进行磁控溅射沉积氧化铝薄膜覆盖层时,所沉积的氧化铝薄膜的厚度分别为13nm、40nm和170nm。
对比例1
传统的双极性薄膜制备方法,包括如下步骤:
步骤S110’,同样选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行与本发明提供的实施例1至实施例4相同的清洗烘干。
步骤S210’,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。工作气体为氩气和氧气的混合气体,且氧气的含量为11.8%。溅射功率为40W,气体压强为0.24Pa。沉积温度为室温。最终制备的氧化亚锡薄膜的厚度为24nm,长和宽分别为100μm和600μm。
步骤S310’,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au源电极和Ni/Au漏电极。
其中,Ni/Au源电极和Ni/Au漏电极均沉积在栅介质层表面、氧化物沟道层的表面,以及氧化物沟道层的侧壁。
步骤S410’,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。
采用半导体参数仪(Keithley 4200)对采用本发明的实施例1至实施例4的双极性薄膜晶体管制备方法分别制备的各双极性薄膜晶体管,以及对比例1的传统的双极性薄膜晶体管制备方法制备的双极性薄膜晶体管的转移特性进行表征。
在此,需要提前说明的是,双极性薄膜晶体管存在n区和p区两个工作区。两个工作区的场效应迁移率、开关比是否相当(即是否在同一数量级),双极性薄膜晶体管的开启电压(即源漏电流IDS最低处对应的栅极电压值)是否接近于零是衡量双极性薄膜晶体管是否对称以及对称性是否良好的依据。
双极性薄膜晶体管的场效应迁移率和开关比越大,对称性越好,表明双极性薄膜晶体管的性能越好。因此,可通过对制备的双极性薄膜晶体管的场效应迁移率、开关比和开启电压进行测试,以检测所制备的双极性薄膜晶体管是否对称,以及对称性是否良好。
其中,场效应迁移率可通过公式:
μ=(dIDS/dVGS)(L/WCOVDS)
计算得出。其中,IDS为源漏电流;VGS为栅电压;VDS为源漏电压;CO为栅介质层单位面积电容;L和W分别为源电极和漏电极之间的氧化物沟道层的长和宽。dIDS/dVG为IDS对VGS的导数。根据公式计算得到的实施例1至实施例4,以及对比例1分别制备的各双极性薄膜晶体管的场效应迁移率如表1所示。
同理,开关比=Ion/Ioff,其中,Ion为开态电流,在p工作区代表最大负栅电压下对应的IDS,在n工作区代表最大正栅电压下对应的IDS;Ioff为关态电流,对应最小的IDS。据此得到的实施例1至实施例4,以及对比例1分别制备的各双极性薄膜晶体管的p区和n区的开关比如表1所示。
参见图4,为在源漏电压VDS=-1V时,各双极性薄膜晶体管的转移特性曲线图。根据图4,得到各双极性薄膜晶体管的相关性能参数(场效应迁移率、开关比和开启电压),如表1所示。
表1
根据图4和表1,可以看出,采用对比例1制备的传统结构的双极性薄膜晶体管(对应氧化铝薄膜的厚度为0nm)只存在p区的场效应迁移率(为0.9cm2V-1s-1)和p区的开关比(为168),并且开启电压VON非常大,为48.1V。因此,对比例1制备的双极性薄膜晶体管为单极p型工作模式,几乎没有双极性,也就不具有对称性。
而采用本发明的双极性薄膜晶体管制备方法实施例1至实施例4分别制备的有覆盖层的双极性薄膜晶体管的转移曲线全部为明显的“V”形。这是双极性薄膜晶体管的双极性的体现。即实施例1至实施例4分别制备的各双极性薄膜晶体管均存在P区和n区的场效应迁移率和开关比,从而实现了双极性薄膜晶体管由单极p型转化为双极性工作模式(即同时存在p型和n型)。
并且根据表1看到,实施例1至实施例4制备的各双极性薄膜晶体管的开启电压VON均小于10V,并且随着覆盖层(氧化铝薄膜)的厚度的增加,其开启电压VON依次减小。同时,p区和n区的场效应迁移率,以及开关比均处于同一量级,呈现出良好的对称性。表明本发明的双极性薄膜晶体管制备方法通过增加在氧化物沟道层表面沉积一层覆盖层的步骤,制备的具有覆盖层的双极性薄膜晶体管能够从单极p型转化为双极性工作模式,具有良好的双极性。并且其场效应迁移率和开关比均处于同一量级,具有良好的对称性。
实施例5
本发明的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S120,选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行清洗烘干。该步骤与实施例1中的步骤S110相同。
步骤S220,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。工作气体为氩气和氧气的混合气体,且氧气的含量为11.8%。溅射功率为40W,气体压强为0.24Pa。沉积温度为室温。最终制备的氧化亚锡薄膜的厚度为24nm,长和宽分别为100μm和600μm。即该步骤与实施例1中的步骤S210相同。
步骤S320,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au源电极和Ni/Au漏电极。即该步骤与实施例1中的步骤S310相同。
步骤S420,用磁控溅射沉积方法在Ni/Au源电极和Ni/Au漏电极之间的氧化亚锡薄膜表面沉积氧化硅薄膜作为覆盖层。其中,所用的靶材为氧化硅陶瓷靶。制备的氧化硅薄膜的厚度为13nm。
步骤S421,沉积完覆盖层后,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。即该步骤与实施例1中的步骤S411相同。
实施例6
本发明的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S130,选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行清洗烘干。即该步骤与实施例1中的步骤S110相同。
步骤S230,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。工作气体为氩气和氧气的混合气体,且氧气的含量为11.8%;溅射功率为40W,气体压强为0.24Pa;沉积温度为室温。最终制备的氧化亚锡薄膜的厚度为24nm,长和宽分别为100μm和600μm。即该步骤与实施例1中的步骤S210相同。
步骤S330,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au源电极和Ni/Au漏电极。即该步骤与实施例1中的步骤S310相同。
步骤S430,采用电子束蒸发镀膜设备和颗粒状氧化铝蒸发料,在Ni/Au源电极和Ni/Au漏电极之间的氧化亚锡薄膜表面沉积氧化铝薄膜作为覆盖层。其中,氧化铝薄膜的厚度为13nm。
步骤S431,沉积完覆盖层后,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。即该步骤与实施例1中的步骤S411相同。
同样采用半导体参数仪(Keithley 4200)对实施例2、实施例5和实施例6分别制备的双极性薄膜晶体管的转移特性进行表征。
参见图5,为在源漏电压VDS=-1V时,实施例2、实施例5和实施例6分别制备的各双极性薄膜晶体管的转移特性曲线图。根据图5,得到实施例2、实施例5和实施例6制备的各双极性薄膜晶体管的相关性能参数(场效应迁移率、开启电压和开关比),如表2所示。
表2
根据图5和表2,可以看出,相较于采用磁控溅射沉积方法沉积氧化铝薄膜作为覆盖层(实施例2)制备的双极性薄膜晶体管性能参数,尽管采用磁控溅射沉积方法沉积氧化硅薄膜作为覆盖层(实施例5)和采用电子束蒸发沉积氧化铝薄膜作为覆盖层(实施例6)分别制备的双极性薄膜晶体管的对称性略差(即p区和n区的场效应迁移率和开关比均较小),但是仍然都表现出了明显的对称性。从而进一步说明了不论采用何种镀膜工艺,只要在源电极和漏电极之间的氧化物沟道层表面沉积一层覆盖层,即可有效改善以磁控溅射沉积的氧化亚锡薄膜作为氧化物沟道层的双极性薄膜晶体管的对称性。
实施例7
本发明的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S140,选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行清洗烘干。该步骤与实施例1中的步骤S110相同。
步骤S240,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。溅射功率为40W,气体压强为0.24Pa;沉积温度为室温。
其中,工作气体为氩气和氧气的混合气体,且氧气的含量为10.4%。最终制备的氧化亚锡薄膜的厚度均为24nm,长和宽分别为100μm和600μm。即该步骤与实施例1中的步骤S210相同。
步骤S340,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au源电极和Ni/Au漏电极。即该步骤与实施例1中的步骤S310相同。
步骤S440,用磁控溅射沉积方法在Ni/Au源电极和Ni/Au漏电极之间的氧化亚锡薄膜表面沉积氧化铝薄膜作为覆盖层。其中,所用的靶材为氧化铝陶瓷靶。制备的氧化铝薄膜的厚度为13nm。
步骤S441,沉积完覆盖层后,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。
其中,实施例8至实施例10采用与实施例7相同的制备工艺。只在步骤S240中,进行氧化亚锡薄膜的沉积时,所采用的氩气和氧气的混合气体中,氧气的含量分别为13.0%、14.3%和15.5%。
对比例2
传统的双极性薄膜晶体管制备方法,包括如下步骤:
步骤S140’,同样选择100晶向的n型重掺杂热氧化硅片,n+-Si/SiO2(100)作为衬底,并进行清洗烘干。
步骤S240’,采用磁控溅射沉积方法,在n+-Si/SiO2(100)表面沉积氧化亚锡薄膜作为氧化物沟道层。其中,采用磁控溅射设备进行氧化亚锡薄膜的溅射沉积时,所采用的靶材为金属锡靶。溅射功率为40W,气体压强为0.24Pa。沉积温度为室温。
其中,工作气体为氩气和氧气的混合气体,且该对比例中氧气的含量为10.4%。最终制备的氧化亚锡薄膜的厚度为24nm,长和宽分别为100μm和600μm。
步骤S340’,采用电子束蒸发镀膜设备和颗粒状金属Ni、Au蒸发料,用掩膜板法,制备Ni/Au源电极和Ni/Au漏电极。
步骤S440’,进行退火处理。其中,退火温度为200℃,退火时间为1小时,退火气氛为空气。
其中,对比例3、对比例4和对比例5采用与对比例2相同的制备工艺,只是在步骤S240’中,进行氧化亚锡薄膜的磁控溅射沉积时,氧气的含量分别为13.0%、14.7%和15.5%。
同样,采用半导体参数仪(Keithley 4200)对实施例7至实施例10分别制备的双极性薄膜晶体管和对比例2至对比例5分别制备的双极性薄膜晶体管的转移特性进行表征。
参见图6和图7,分别为在源漏电压VDS=-1V时,实施例2、实施例7至实施例10制备的双极性薄膜晶体管的转移特性曲线图,以及对比例1至对比例5分别制备的双极性薄膜晶体管的转移特性曲线图。根据图6,得到实施例2、实施例7至实施例10制备的双极性薄膜晶体管的相关性能如表3所示。
表3
根据图6和表3,可以看出,工作气体为氩气和氧气的混合气体,且氧气的含量分别为10.4%、11.8%、13.0%、14.3%和15.5%时,采用本发明的双极性薄膜晶体管制备方法实施例2、实施例7至实施例10制备的双极性薄膜晶体管均表现出明显的双极性,对称性也较好。其中,氧气含量为11.8%时,即实施例2制备的双极性薄膜晶体管的对称性和其他综合性能最优。随着氧气含量相对于11.8%减少或增多,制备出的双极性薄膜晶体管的性能都有所下降,但依然表现出良好的双极性和对称性。
分别对实施例7至实施例10制备的双极性薄膜晶体管进行X射线光电子能谱测定,氧气含量分别为10.4%~15.5%,对应的氧化物沟道层中零价锡的原子百分比对应为42%~5%。
参见图7,为采用传统的双极性薄膜晶体管制备方法(即对比例1至对比例5)制备的双极性薄膜晶体管的转移特性曲线图。氧气含量分别为10.4%(对比例2)、11.8%(对比例1)、13.0%(对比例3)时制备的各晶体管的表现为p型。氧气含量为14.3%(对比例4)时制备的晶体管无晶体管特性。氧气含量为15.5%(对比例5)时制备的晶体管转变为单极n型模式。
通过与对比例1至对比例5分别制备的双极性薄膜晶体管进行对比,可以证明采用本发明提供的双极性薄膜晶体管制备方法制备的双极性薄膜晶体管能够有效地从单极p型转化为双极性工作模式,并且有效地改善了双极性薄膜晶体管的对称性。进而有效地解决了现有的磁控溅射沉积方法制备的底栅结构的双极性薄膜晶体管对称性很差的问题。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种双极性薄膜晶体管,其特征在于,包括:
衬底;
位于所述衬底表面的栅电极和位于所述栅电极表面的栅介质层;
位于所述栅介质层表面的氧化物沟道层;
位于所述氧化物沟道层表面的源电极和漏电极;以及
位于所述源电极和所述漏电极之间的所述氧化物沟道层表面的覆盖层;
其中,所述覆盖层中的负电荷用于调节所述氧化物沟道层中的空穴浓度,所述覆盖层的厚度为2nm至40nm。
2.根据权利要求1所述的双极性薄膜晶体管,其特征在于,所述覆盖层的材质为绝缘的金属氧化物或氧化物半导体。
3.根据权利要求2所述的双极性薄膜晶体管,其特征在于,所述覆盖层的材质为氧化铝或氧化硅。
4.根据权利要求1所述的双极性薄膜晶体管,其特征在于,所述氧化物沟道层的材质为含零价锡的氧化亚锡;
所述零价锡在所述氧化亚锡中所占的原子百分比为5%~42%。
5.根据权利要求1所述的双极性薄膜晶体管,其特征在于,所述氧化物沟道层的厚度为10nm~50nm。
6.根据权利要求1所述的双极性薄膜晶体管,其特征在于,所述源电极和所述漏电极均为Ni/Au合金金属电极。
7.一种双极性薄膜晶体管制备方法,其特征在于,包括如下步骤:
在衬底表面由下而上依次制备栅电极和栅介质层;
采用磁控溅射沉积方法,在所述栅介质层表面沉积氧化物沟道层;
在所述氧化物沟道层表面制备源电极和漏电极;
在所述源电极和所述漏电极之间的所述氧化物沟道层表面沉积覆盖层,然后进行退火处理;
其中,所述覆盖层中的负电荷用于调节氧化物沟道层中的空穴浓度,所述覆盖层的厚度为2nm至40nm。
8.根据权利要求7所述的双极性薄膜晶体管制备方法,其特征在于,采用所述磁控溅射沉积方法,在所述栅介质层表面沉积所述氧化物沟道层时,工作气体为氩气和氧气的混合气体,且所述氧气的含量为9.1%~15.5%;
溅射功率为预设功率;气体压强为预设压强。
9.根据权利要求7所述的双极性薄膜晶体管制备方法,其特征在于,所述进行退火处理时,退火温度为180℃~300℃;退火时间为0.5小时~8小时;退火气氛为空气。
CN201410376451.5A 2014-08-01 2014-08-01 双极性薄膜晶体管及其制备方法 Active CN104124281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410376451.5A CN104124281B (zh) 2014-08-01 2014-08-01 双极性薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410376451.5A CN104124281B (zh) 2014-08-01 2014-08-01 双极性薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104124281A CN104124281A (zh) 2014-10-29
CN104124281B true CN104124281B (zh) 2017-03-29

Family

ID=51769630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410376451.5A Active CN104124281B (zh) 2014-08-01 2014-08-01 双极性薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104124281B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992981B (zh) * 2015-05-26 2018-03-06 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN109728101A (zh) * 2017-10-30 2019-05-07 中国科学院宁波材料技术与工程研究所 场效应晶体管、显示元件、图像显示装置及其制作方法
CN110660865A (zh) * 2018-06-29 2020-01-07 山东大学苏州研究院 一种可靠的双极性SnO薄膜晶体管及其制备方法
CN112086519B (zh) * 2019-06-13 2021-10-26 山东大学 一种氢离子浓度传感器芯片及其制备方法与应用
CN110739221B (zh) * 2019-10-23 2022-07-05 昆明物理研究所 带隙可调的锡氧化物薄膜制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764065A (zh) * 2010-01-20 2010-06-30 中国科学院宁波材料技术与工程研究所 一种p型氧化亚锡沟道薄膜晶体管的制备方法
CN102263134A (zh) * 2011-07-22 2011-11-30 北京大学深圳研究生院 一种双极性薄膜晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
WO2010010802A1 (ja) * 2008-07-24 2010-01-28 独立行政法人科学技術振興機構 pチャネル薄膜トランジスタとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764065A (zh) * 2010-01-20 2010-06-30 中国科学院宁波材料技术与工程研究所 一种p型氧化亚锡沟道薄膜晶体管的制备方法
CN102263134A (zh) * 2011-07-22 2011-11-30 北京大学深圳研究生院 一种双极性薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN104124281A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
Huang et al. High-mobility solution-processed tin oxide thin-film transistors with high-κ alumina dielectric working in enhancement mode
Zhang et al. Ultraviolet-assisted low-thermal-budget-driven α-InGaZnO thin films for high-performance transistors and logic circuits
Kwon et al. Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors
CN104124281B (zh) 双极性薄膜晶体管及其制备方法
JP6169605B2 (ja) 薄膜トランジスタの製造方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
Kwon et al. Improvement in negative bias stress stability of solution-processed amorphous In–Ga–Zn–O thin-film transistors using hydrogen peroxide
JP6120386B2 (ja) 薄膜トランジスタおよびその製造方法
Lee et al. Verification of charge transfer in metal-insulator-oxide semiconductor diodes via defect engineering of insulator
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
KR20140033348A (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
Liu et al. Suppression of photo-bias induced instability for amorphous indium tungsten oxide thin film transistors with bi-layer structure
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
TWI525838B (zh) Thin film transistor
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
Baig et al. Yttrium doped copper (II) oxide hole transport material as efficient thin film transistor
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
Hamlin et al. Heterojunction transistors printed via instantaneous oxidation of liquid metals
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
CN105552080A (zh) 基于金属氧化物薄膜晶体管的非挥发性存储器的制备方法
Wei et al. Mobility enhancement of tin oxide thin-film transistor by indium-doping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant