CN109728101A - 场效应晶体管、显示元件、图像显示装置及其制作方法 - Google Patents

场效应晶体管、显示元件、图像显示装置及其制作方法 Download PDF

Info

Publication number
CN109728101A
CN109728101A CN201711039054.9A CN201711039054A CN109728101A CN 109728101 A CN109728101 A CN 109728101A CN 201711039054 A CN201711039054 A CN 201711039054A CN 109728101 A CN109728101 A CN 109728101A
Authority
CN
China
Prior art keywords
effect transistor
field effect
channel
field
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711039054.9A
Other languages
English (en)
Inventor
戴明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201711039054.9A priority Critical patent/CN109728101A/zh
Publication of CN109728101A publication Critical patent/CN109728101A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种场效应晶体管，该场效应晶体管省去栅极，包括源极和漏极，上述源极和上述漏极之间形成沟道，上述漏极的电压用于控制沟道的开通与断开。省去了栅极，简化了场效应管的结构，降低了制作场效应管的加工难度，提高场效应管生产效率，同时还减小了场效应管的体积，便于使用。

Description

场效应晶体管、显示元件、图像显示装置及其制作方法
技术领域
本发明涉及晶体管技术领域，特别是涉及一种场效应晶体管、显示元件、图像显示装置及其制作方法。
背景技术
MOSFET(Meral Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)是一种可以广泛使用在模拟电路与数字电路的场效应晶体管，是集成电路的核心器件之一，也是组成逻辑门、存储器等功能单元的基本元件。
现有的场效应晶体管MOSFET一般包括栅极、源极、漏极、沟道和绝缘层，通过对栅极施加电压，调节沟道的开启与闭合，可以控制漏极和源极的通断。但是，这样的MOSFET结构层多复杂，而且加工难度大。
发明内容
基于此，有必要针对场效应晶体管结构层多且复杂、加工难度大的问题，提供一种场效应晶体管、显示元件、图像显示装置及其制作方法。
根据本发明实施例的第一方面，提供一种场效应晶体管，所述场效应晶体管省去栅极，包括源极和漏极，所述源极和所述漏极之间形成沟道，所述漏极与所述源极之间加载的电压可控制所述沟道的开通与断开。
在其中一个实施例中，所述沟道的沟道长度为0.001nm-10μm。
在其中一个实施例中，所述沟道的沟道长度为0.001nm-9.999nm。
在其中一个实施例中，所述沟道的沟道长度为0.001nm-0.999nm。
在其中一个实施例中，所述场效应晶体管还包括衬底，所述源极和漏极设置于所述衬底上。
在其中一个实施例中，还包括绝缘层，所述绝缘层贴合于所述沟道，所述源极和漏极设置在所述绝缘层上。
在其中一个实施例中，所述源极和所述漏极为半导体材料或金属材料。
根据本发明实施例的第二方面，提供一种显示元件，包括：
光控制元件，用于根据驱动信号控制光输出；
显示元件驱动，包括如上述实施例任一所述的场效应晶体管，用于驱动上述光控制元件。
根据本发明实施例的第三方面，提供一种图像显示装置，包括：
如上述实施例所述的显示元件。
根据本发明实施例的第四方面，提供一种光电器件，包括：
如上述实施例任一所述的场效应晶体管。
根据本发明实施例的第五方面，提供一种制作如上述实施例中任一所述的场效应晶体管的制作方法，包括以下步骤：
提供衬底；
在衬底上形成两个PN结；
从所述两个PN结分别引出源极和漏极。
与现有技术相比，本发明提供的场效应管省去栅极，在源极和漏极之间形成沟道，通过漏极的电压控制沟道的开通与断开，简化了场效应晶体管的结构，同时降低了场效应晶体管加工难度。
附图说明
图1为本发明一示例性实施例示出的一种场效应管结构示意图；
图2为本发明一示例性实施例示出的另一种场效应管结构示意图；
图3为本发明一示例性实施例示出的又一种场效应管结构示意图；
图4为本发明一示例性实施例示出的又一种场效应管结构示意图；
图5为本发明一示例性实施例示出的又一种场效应管结构示意图；
图6为本发明一示例性实施例示出的又一种场效应管结构示意图；
图7为本发明一示例性实施例示出的一种漏极电压影响沟道能级示意图；
图8为本发明一示例性实施例示出的漏源电压与电流开关比关系示意图；
图9为本发明一示例性实施例提供的一种场效应管制作流程图；
图10A-10E为本发明一示例性实施例示出的一种场效应管制作流程示意图；
图11为本发明一示例性实施例示出的一种PMOS反相器的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种场效应管的结构示意图，如图1所示，场效应管为N沟道场效应管，包括源极S和漏极D，该源极S和漏极D之间形成沟道，漏源电压UDS控制沟道的开通与断开。可以省去传统技术中场效应管的栅极，无需通过漏源电压与栅源电压辅助控制沟道的开通与断开，另外，省去栅极还可以减小场效应管本身的体积，方便使用。
在另一实施例中，场效应管还可包括衬底，如图1-2所示，源极S和漏极D设置于所述衬底上，该衬底可以是P型半导体材料，也可以是N型半导体材料。当衬底是P型半导体材料时，在衬底上分别掺杂N型半导体形成两个PN结，从上述两个PN结分别引出源极S和漏极D。当衬底是N型半导体材料时，在衬底上分别掺杂P型半导体形成两个PN结，同样可以在该两个PN结引出源极S和漏极D。
在另一实施例中，还可在衬底上掺杂金属材料，如图3所示，在P型衬底上掺杂金属材料M，形成两个类似PN结的PM结，分别在两个PM结上引出源极S和漏极D。如图4所示，在N型衬底上掺杂金属材料M，形成两个类似PN结的NM结，可以分别在两个NM结上引出源极S和漏极D。在本实施例中，金属材料可以是铝等，任何可以掺杂在衬底上形成NM结或者PM结的金属材料都在本发明的实施例的保护范围之内。
在另一实施例中，还可在衬底上分别设置两个不同于衬底材料的凸起作为源极S和漏极D，如图5所示。
在另一实施例中，场效应管还可包括绝缘层，如图6所示，该绝缘层贴合于沟道，可以在绝缘层上开设两个孔，便于半导体材料或者金属材料的掺杂。
下面以N沟道场效应管为例，结合图7介绍本发明的实施例的场效应晶体管的工作原理。图7是根据一示例性实施例示出的一种漏极电压影响沟道能级示意图，如图7所示，横坐标用L表示沟道的长度，纵坐标表示导电粒子数量，进而表示导电能力，在沟道长度不变时，当漏极与源极之间加载的漏源电压VDS越大，导电粒子数量越多，导电能力越强；当控制漏源电压VDS不变时，沟道长度越短越容易产生能带弯曲，实现沟道的导通，即漏源电压VDS可以控制沟道的开通与断开。在传统技术中，场效应晶体管包括源极、漏极和栅极，由于场效应晶体管的体积比较大，沟道长度较长，仅仅在漏极和源极之间加载漏源电压无法达到使得沟道导通的能级，而在栅极和源极之间加载栅源电压可以降低使得沟道导通的能级，使得沟道导通。
在本发明的实施例中，场效应晶体管省去了栅极，减小了场效应晶体管的尺寸，从而减小了沟道长度，使得场效应晶体管在不加载栅极和源极之间的栅源电压VGS的情况下，就可以使得能带弯曲，进而使得沟道导通。
在另一实施例中，沟道的长度可以为0.001nm-10μm。特别地，沟道长度可以为0.001nm-100nm，优选地，沟道长度可以缩短至0.001nm-9.999nm，进一步地，沟道长度可以缩短为0.001nm-0.999nm，当然，本发明的实施例对沟道的沟道长度并不进行限制，任何可以实现本发明实施例的场效应管的沟道长度都在本发明的保护范围之内。
图8是根据一示例性实施例示出的漏源电压与电流开关比关系示意图，如图8所示，横坐标表示漏源电压VDS，纵坐标表示电流开关比IDS，该电流开关比可以表示沟道在导通状态下的电流与沟道在断开状态下的电流之比，电流开关比越大，表示场效应管性能越好，从图8可以看出本发明的实施例提供的场效应管随着漏源电压VDS的增加，电流开关比逐渐增大。
与上述场效应管的实施例相对应，本发明还提供了场效应管制作方法流程的实施例，下面结合图9和图10A-10E介绍本发明一示例性实施例示出的一种场效应管制作流程。
如图9所示，本发明一示例性实施例提供的一种场效应管制作流程包括以下步骤：
在步骤901中，制作衬底。
在本实施例中，如图9A所示，可以取一块P型半导体作为衬底，用B表示，当然，本发明对衬底材料并不进行限制，任何可以作为衬底的材料都在本发明的保护范围之内。
在步骤902中，生成绝缘层。
在本实施例中，如图9B所示，可以通过氧化工艺在衬底上生成一层薄膜绝缘层，该绝缘层可以是SiO2等，本发明的实施例对此并不进行限制。
在步骤903中，腐蚀两个孔。
在本实施例中，如图9C所示，可以通过光刻工艺腐蚀出两个孔。
在步骤904中，形成PN结。
在本实施例中，如图9D所示，可以扩散两个N型区，当然，不限于扩散N型区，可以是金属M型区等。当衬底是N型半导体时，也可以扩散出两个P型区或金属M型区。
在步骤905中，引出源极和漏极。
在本实施例中，如图9E所示，可以从步骤904中扩散的两个N型区分别引出源极S和漏极D。
另外，本发明还提供了应用上述任一实施例中的场效应管制成的一种显示元件驱动，该显示元件驱动和光控制元件都设置在显示元件中，用于驱动信号控制光输出，上述显示元件还可用在图像显示装置中。
图11是本发明一示例性实施例示出的一种PMOS反相器的示意图，如图11所示，该PMOS(Positive Channel Metal Oxide Semiconductor，N型衬底、P沟道、靠空穴的流动运送电流的MOS管)反相器是N型衬底，其中，多数载流子是电子，少数载流子是空穴，源漏区的掺杂类型是P型，PMOS反相器工作时，在漏源电压的作用下，形成从源端到漏端的源漏电流。应用该PMOS反相器的电路是逻辑电路，设有高低两个电平，当Vin输入为0时，那么Vout输出为1；当Vin输入为1时，那么Vout输出为0。
当然，本发明的实施例提供的场效应管还可用于存储、光电器件、传感器、电池以及显示单元驱动等领域，本发明对此并不进行限制。
与现有技术相比，本发明实施例提供的场效应管包括源极和漏极，源极和漏极之间形成沟道，通过漏源电压控制沟道的开通与断开，省去了栅极，简化了场效应管的结构，降低了制作场效应管的加工难度，提高场效应管生产效率，同时还减小了场效应管的体积，便于使用。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种场效应晶体管，其特征在于，所述场效应晶体管省去栅极，包括源极和漏极，所述源极和所述漏极之间形成沟道，所述漏极与所述源极之间加载的电压可控制所述沟道的开通与断开。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述沟道的沟道长度为0.001nm-10μm。
3.根据权利要求1所述的场效应晶体管，其特征在于，所述沟道的沟道长度为0.001nm-9.999nm。
4.根据权利要求1所述的场效应晶体管，其特征在于，所述沟道的沟道长度为0.001nm-0.999nm。
5.根据权利要求1所述的场效应晶体管，其特征在于，所述场效应晶体管还包括衬底，所述源极和漏极设置于所述衬底上。
6.根据权利要求1所述的场效应晶体管，其特征在于，还包括绝缘层，所述绝缘层贴合于所述沟道，所述源极和漏极设置在所述绝缘层上。
7.根据权利要求1所述的场效应晶体管，其特征在于，所述源极和所述漏极为半导体材料或金属材料。
8.一种显示元件，其特征在于，包括：
光控制元件，用于根据驱动信号控制光输出；
显示元件驱动，包括如权利要求1至6任一所述的场效应晶体管，用于驱动上述光控制元件。
9.一种图像显示装置，其特征在于，包括：
如权利要求7所述的显示元件。
10.一种光电器件，其特征在于，包括：
如权利要求1至6任一所述的场效应晶体管。
11.一种制作如权利要求1-6任一所述的场效应晶体管的制作方法，其特征在于，包括以下步骤：
提供衬底；
在衬底上形成两个PN结；
从所述两个PN结分别引出源极和漏极。
CN201711039054.9A 2017-10-30 2017-10-30 场效应晶体管、显示元件、图像显示装置及其制作方法 Pending CN109728101A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711039054.9A CN109728101A (zh) 2017-10-30 2017-10-30 场效应晶体管、显示元件、图像显示装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711039054.9A CN109728101A (zh) 2017-10-30 2017-10-30 场效应晶体管、显示元件、图像显示装置及其制作方法

Publications (1)

Publication Number Publication Date
CN109728101A true CN109728101A (zh) 2019-05-07

Family

ID=66292586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711039054.9A Pending CN109728101A (zh) 2017-10-30 2017-10-30 场效应晶体管、显示元件、图像显示装置及其制作方法

Country Status (1)

Country Link
CN (1) CN109728101A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86105609A (zh) * 1985-07-26 1987-04-29 能量转换装置公司 双注入场效应晶体管
US5686755A (en) * 1993-01-04 1997-11-11 Texas Instruments Incorporated LDMOS resurf high voltage transistor
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
CN101179094A (zh) * 2007-12-13 2008-05-14 上海宏力半导体制造有限公司 具有平行层状漏极结构的mosfet及其漏极制造方法
CN104124281A (zh) * 2014-08-01 2014-10-29 中国科学院宁波材料技术与工程研究所 双极性薄膜晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86105609A (zh) * 1985-07-26 1987-04-29 能量转换装置公司 双注入场效应晶体管
US5686755A (en) * 1993-01-04 1997-11-11 Texas Instruments Incorporated LDMOS resurf high voltage transistor
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
CN101179094A (zh) * 2007-12-13 2008-05-14 上海宏力半导体制造有限公司 具有平行层状漏极结构的mosfet及其漏极制造方法
CN104124281A (zh) * 2014-08-01 2014-10-29 中国科学院宁波材料技术与工程研究所 双极性薄膜晶体管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
喻梦霞，李桂萍: "《微波固态电路》", 31 August 2008 *
梁龙学: "《模拟电子技术》", 30 April 2011 *

Similar Documents

Publication Publication Date Title
CN107437933A (zh) 一种高端负载开关电路及ic
CN104049666A (zh) 一种二端恒流器件
Tiwari et al. Methods to reduce ambipolar current of various TFET structures: a review
US8853824B1 (en) Enhanced tunnel field effect transistor
CN105914192B (zh) 基于级联电路的半导体封装结构
Lee et al. Multiple silicon nanowire complementary tunnel transistors for ultralow-power flexible logic applications
TW201128777A (en) Field effect transistor with conduction band electron channel and uni-terminal response
CN109728101A (zh) 场效应晶体管、显示元件、图像显示装置及其制作方法
CN205754944U (zh) 一种双端恒流led驱动芯片
CN108462391A (zh) 一种阻抗网络dc-dc变换器
Zhang et al. Double-gate-all-around tunnel field-effect transistor
CN104426359B (zh) 一种集成结型场效应晶体管的自举电路及自举方法
Narula et al. Correlation betweenWork function and silicon thickness of double gate junctionless field effect transistor
CN103117739B (zh) 氮化镓基增强耗尽型电平转换电路
TW589790B (en) Soft start circuit
CN101901837A (zh) 一种栅控pn场效应晶体管及其控制方法
CN103532542B (zh) 一种用于时钟树的反相器电路
CN108429454A (zh) 一种双开关dc-dc变换器
Haris et al. Dual material gate dopingless InAs TFET for low power applications
TWI556430B (zh) 非對稱閘極的穿隧式電晶體
Singh et al. Drain Current and Transconductance Analysis of GaN GAA Nanowire FET with High K Dielectric
CN202433801U (zh) 参考电压电路
Liang et al. Experimental investigation of a novel junction-modulated hetero-layer tunnel FET with the striped gate for low power applications
Kato et al. Impact of switching voltage on complementary steep-slope tunnel field effect transistor circuits
Bhardwaj et al. Design and performance enhancement of vertical nanowire TFET using triple metal gate technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190507